JPH0561803A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0561803A JPH0561803A JP22545691A JP22545691A JPH0561803A JP H0561803 A JPH0561803 A JP H0561803A JP 22545691 A JP22545691 A JP 22545691A JP 22545691 A JP22545691 A JP 22545691A JP H0561803 A JPH0561803 A JP H0561803A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- command
- command parameters
- parameter
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】ＣＰＵが動作するのに必要なコマンド・パラメ
ータ設定の多いＩ／Ｏに対してのアクセスを高速メモリ
を介して行うことにより、ＣＰＵのＩ／Ｏ専有時間を短
くする。 【構成】Ｉ／Ｏａ１，Ｉ／Ｏｂ２は、Ｉ／Ｏｃ４，Ｉ／
Ｏｄ５に比べ、頻繁にアクセスされ、また、動作するの
に必要なコマンド・パラメータ設定が多いため、Ｉ／Ｏ
ｃ４，Ｉ／Ｏｄ５とは分離されたローカルＩ／ＯＢＦＳ
Ｌ８に接続され、ＣＰＵａ３がコマンド・パラメータを
Ｉ／Ｏａ１，Ｉ／Ｏｂ２に設定する場合には、一旦メモ
リ空間に割り当てられ、高速メモリで構成されたＩ／Ｏ
テーブル６に設定され、その後、Ｉ／Ｏコントローラ７
によってＩ／Ｏテーブル６から読み出されたコマンド・
パラメータを所要のタイミングでＩ／Ｏａ１，Ｉ／Ｏｂ
２に書き込むため、ＣＰＵａ３はＩ／Ｏテーブル６にコ
マンド・パラメータを設定した後は、次の動作に移行で
きる。 【効果】上記により、処理性能の向上を図ることができ
る。
ータ設定の多いＩ／Ｏに対してのアクセスを高速メモリ
を介して行うことにより、ＣＰＵのＩ／Ｏ専有時間を短
くする。 【構成】Ｉ／Ｏａ１，Ｉ／Ｏｂ２は、Ｉ／Ｏｃ４，Ｉ／
Ｏｄ５に比べ、頻繁にアクセスされ、また、動作するの
に必要なコマンド・パラメータ設定が多いため、Ｉ／Ｏ
ｃ４，Ｉ／Ｏｄ５とは分離されたローカルＩ／ＯＢＦＳ
Ｌ８に接続され、ＣＰＵａ３がコマンド・パラメータを
Ｉ／Ｏａ１，Ｉ／Ｏｂ２に設定する場合には、一旦メモ
リ空間に割り当てられ、高速メモリで構成されたＩ／Ｏ
テーブル６に設定され、その後、Ｉ／Ｏコントローラ７
によってＩ／Ｏテーブル６から読み出されたコマンド・
パラメータを所要のタイミングでＩ／Ｏａ１，Ｉ／Ｏｂ
２に書き込むため、ＣＰＵａ３はＩ／Ｏテーブル６にコ
マンド・パラメータを設定した後は、次の動作に移行で
きる。 【効果】上記により、処理性能の向上を図ることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置、特に処
理速度が遅く設定するコマンド・パラメータが多いＩ／
Ｏ（入出力装置）を備える情報処理装置に関する。
理速度が遅く設定するコマンド・パラメータが多いＩ／
Ｏ（入出力装置）を備える情報処理装置に関する。
【０００２】
【従来の技術】情報処理装置において、ＣＰＵ（中央処
理装置）が処理速度が遅く設定するコマンド・パラメー
タが多いＩ／Ｏに対して頻繁にアクセスを行う場合、Ｃ
ＰＵは、Ｉ／Ｏコマンドに対してコマンド・パラメータ
の書き込みが終了するまでサイクルを延長し、設定する
コマンド・パラメータ数が多ければ、それだけＩ／Ｏに
専有される時間が長くなる。
理装置）が処理速度が遅く設定するコマンド・パラメー
タが多いＩ／Ｏに対して頻繁にアクセスを行う場合、Ｃ
ＰＵは、Ｉ／Ｏコマンドに対してコマンド・パラメータ
の書き込みが終了するまでサイクルを延長し、設定する
コマンド・パラメータ数が多ければ、それだけＩ／Ｏに
専有される時間が長くなる。
【０００３】従来の情報処理装置について図面を参照し
て説明する。
て説明する。
【０００４】図３は従来例の情報処理装置のブロック
図、図４は従来例の情報処理装置の動作を説明するため
の波形を示す図である。
図、図４は従来例の情報処理装置の動作を説明するため
の波形を示す図である。
【０００５】図３において、従来例の情報処理装置は、
Ｉ／Ｏｅ１１と、Ｉ／Ｏｆ１２と、ＣＰＵｂ１３と、Ｉ
／Ｏｇ１４と、Ｉ／Ｏｈ１５とから構成されている。
Ｉ／Ｏｅ１１と、Ｉ／Ｏｆ１２と、ＣＰＵｂ１３と、Ｉ
／Ｏｇ１４と、Ｉ／Ｏｈ１５とから構成されている。
【０００６】ここで、設定するパラメータが多いＩ／Ｏ
ｅ１１，Ｉ／Ｏｆ１２は、他のＩ／ＯのＩ／Ｏｇ１４，
Ｉ／Ｏｈ１５と同じくシステム上に接続され、ＣＰＵｂ
１３がコマンド・パラメータを書き込む際には、システ
ムバスを介してアクセスし、書き込みが終了するまで監
視される。
ｅ１１，Ｉ／Ｏｆ１２は、他のＩ／ＯのＩ／Ｏｇ１４，
Ｉ／Ｏｈ１５と同じくシステム上に接続され、ＣＰＵｂ
１３がコマンド・パラメータを書き込む際には、システ
ムバスを介してアクセスし、書き込みが終了するまで監
視される。
【０００７】次に、その時の動作を図４を参照して説明
する。
する。
【０００８】図４において、システムクロックは、ＣＰ
Ｕｂ１３が動作する基準クロックであり、ＣＰＵｂ１３
がＩ／Ｏに対してコマンド・パラメータを書き込む際に
は、そのアドレスをラッチするためのタイミング信号Ａ
ＳＴＢ、データを書き込むためのＩＯＷＲ信号を出力す
る。
Ｕｂ１３が動作する基準クロックであり、ＣＰＵｂ１３
がＩ／Ｏに対してコマンド・パラメータを書き込む際に
は、そのアドレスをラッチするためのタイミング信号Ａ
ＳＴＢ、データを書き込むためのＩＯＷＲ信号を出力す
る。
【０００９】ここで、ＣＰＵｂ１３がＩ／Ｏｅ１１，Ｉ
／Ｏｆ１２にコマンド・パラメータのコマンド１セット
を行う場合、Ｉ／Ｏに書き込みが完全に終了する時点の
ｔ11までサイクルを延長し、なおかつ、同じＩ／Ｏに対
して連続にコマンド・パラメータの書き込みを行うに
は、書き込み回復時間、Ｉ／Ｏリカバリタイムの確保を
行った後、パラメータセットを行っている。
／Ｏｆ１２にコマンド・パラメータのコマンド１セット
を行う場合、Ｉ／Ｏに書き込みが完全に終了する時点の
ｔ11までサイクルを延長し、なおかつ、同じＩ／Ｏに対
して連続にコマンド・パラメータの書き込みを行うに
は、書き込み回復時間、Ｉ／Ｏリカバリタイムの確保を
行った後、パラメータセットを行っている。
【００１０】従って、設定するコマンド・パラメータの
数が多ければ、それだけ長い時間を要し、システムの処
理性能は低下することになる。
数が多ければ、それだけ長い時間を要し、システムの処
理性能は低下することになる。
【００１１】
【発明が解決しようとする課題】上述したように従来の
情報処理装置は、コマンド・パラメータの多いＩ／Ｏを
備える情報処理装置において、ＣＰＵがそれらＩ／Ｏに
対してコマンド・パラメータを書き込む場合、書き込み
が終了する時点までサイクルを延長して監視しなければ
ならず、設定するコマンド・パラメータの数が多けれ
ば、それだけＩ／Ｏに専有される時間が長くなり、シス
テムの処理性能を著しく低下させるという欠点がある。
情報処理装置は、コマンド・パラメータの多いＩ／Ｏを
備える情報処理装置において、ＣＰＵがそれらＩ／Ｏに
対してコマンド・パラメータを書き込む場合、書き込み
が終了する時点までサイクルを延長して監視しなければ
ならず、設定するコマンド・パラメータの数が多けれ
ば、それだけＩ／Ｏに専有される時間が長くなり、シス
テムの処理性能を著しく低下させるという欠点がある。
【００１２】本発明の目的は、設定するコマンド・パラ
メータの多いＩ／Ｏは、他のＩ／Ｏとは分離したローカ
ルＩ／Ｏバスに接続し、ＣＰＵがそれらＩ／Ｏにコマン
ド・パラメータを書き込む際には、メモリ空間に割り当
てられ、高速メモリで構成されたＩ／Ｏテーブルに一旦
書き込み、後でローカルバス上でＩ／Ｏコトローラによ
りＩ／Ｏテーブルに設定されたコマンド・パラメータを
読み出し、所定のタイミングでＩ／Ｏに対してコマンド
・パラメータを書き込むことにより、上記の欠点を解消
し、ＣＰＵのサイクルタイムを最短で実行でき、システ
ムの処理性能の向上を図ることができる情報処理装置を
提供することにある。
メータの多いＩ／Ｏは、他のＩ／Ｏとは分離したローカ
ルＩ／Ｏバスに接続し、ＣＰＵがそれらＩ／Ｏにコマン
ド・パラメータを書き込む際には、メモリ空間に割り当
てられ、高速メモリで構成されたＩ／Ｏテーブルに一旦
書き込み、後でローカルバス上でＩ／Ｏコトローラによ
りＩ／Ｏテーブルに設定されたコマンド・パラメータを
読み出し、所定のタイミングでＩ／Ｏに対してコマンド
・パラメータを書き込むことにより、上記の欠点を解消
し、ＣＰＵのサイクルタイムを最短で実行でき、システ
ムの処理性能の向上を図ることができる情報処理装置を
提供することにある。
【００１３】
【課題を解決するための手段】本発明の情報処理装置
は、ＣＰＵが設定するコマンド・パラメータ数の多いＩ
／Ｏに対してコマンド・パラメータを書き込む場合、一
旦コマンド・パラメータを記憶しておくためのメモリ空
間に割り当てられる高速メモリで構成されたＩ／Ｏテー
ブルと、後でＩ／Ｏテーブルに設定されたコマンド・パ
ラメータを所定のタイミグでＩ／Ｏに書き込むための制
御信号を出力するＩ／Ｏコントローラとを備えている。
は、ＣＰＵが設定するコマンド・パラメータ数の多いＩ
／Ｏに対してコマンド・パラメータを書き込む場合、一
旦コマンド・パラメータを記憶しておくためのメモリ空
間に割り当てられる高速メモリで構成されたＩ／Ｏテー
ブルと、後でＩ／Ｏテーブルに設定されたコマンド・パ
ラメータを所定のタイミグでＩ／Ｏに書き込むための制
御信号を出力するＩ／Ｏコントローラとを備えている。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】図１は本発明の一実施例の情報処理装置の
ブロック図、図２は本実施例の情報処理装置の動作を説
明するための波形を示す図である。
ブロック図、図２は本実施例の情報処理装置の動作を説
明するための波形を示す図である。
【００１６】図１において、本実施例の情報処理装置
は、Ｉ／Ｏａ１と、Ｉ／Ｏｂ２と、ＣＰＵａ３と、Ｉ／
Ｏｃ４と、Ｉ／Ｏｄ５と、Ｉ／Ｏテーブル６と、Ｉ／Ｏ
コトローラ７と、ローカルＩ／Ｏバス８とから構成され
ている。
は、Ｉ／Ｏａ１と、Ｉ／Ｏｂ２と、ＣＰＵａ３と、Ｉ／
Ｏｃ４と、Ｉ／Ｏｄ５と、Ｉ／Ｏテーブル６と、Ｉ／Ｏ
コトローラ７と、ローカルＩ／Ｏバス８とから構成され
ている。
【００１７】ここで、Ｉ／Ｏａ１，Ｉ／Ｏｂ２は、Ｉ／
Ｏｃ４，Ｉ／Ｏｄ５に比べ、頻繁にアクセスされ、又動
作するのに必要なコマンド・パラメータ設定の数が非常
に多いため、Ｉ／Ｏｃ４，Ｉ／Ｏｄ５とは分離されたロ
ーカルＩ／Ｏバス８に接続され、ＣＰＵａ３がコマンド
・パラメータをＩ／Ｏａ１，Ｉ／Ｏｂ２に設定する場合
には、一旦メモリ空間に割り当てられ、高速メモリで構
成されたＩ／Ｏテーブル６に設定される。その後、ロー
カルＩ／Ｏバス８上でＩ／Ｏコントローラ７によってＩ
／Ｏテーブル６から読み出されたコマンド・パラメータ
を所定のタイミングでＩ／Ｏａ１，Ｉ／Ｏｂ２に書き込
み、ＣＰＵａ３は、Ｉ／Ｏテーブル６にコマンド・パラ
メータを設定した後は、次の動作に移行可能となる。
Ｏｃ４，Ｉ／Ｏｄ５に比べ、頻繁にアクセスされ、又動
作するのに必要なコマンド・パラメータ設定の数が非常
に多いため、Ｉ／Ｏｃ４，Ｉ／Ｏｄ５とは分離されたロ
ーカルＩ／Ｏバス８に接続され、ＣＰＵａ３がコマンド
・パラメータをＩ／Ｏａ１，Ｉ／Ｏｂ２に設定する場合
には、一旦メモリ空間に割り当てられ、高速メモリで構
成されたＩ／Ｏテーブル６に設定される。その後、ロー
カルＩ／Ｏバス８上でＩ／Ｏコントローラ７によってＩ
／Ｏテーブル６から読み出されたコマンド・パラメータ
を所定のタイミングでＩ／Ｏａ１，Ｉ／Ｏｂ２に書き込
み、ＣＰＵａ３は、Ｉ／Ｏテーブル６にコマンド・パラ
メータを設定した後は、次の動作に移行可能となる。
【００１８】次に、その動作について図２を参照して説
明する。
明する。
【００１９】図２において、コマンド１セット、パラメ
ータ１セット、・・・パラメータＮセットは、メモリ空
間に割り当てられ、高速メモリで構成されたＩ／Ｏテー
ブル６に対して行われるため、動作速度の遅いＩ／Ｏを
全く意識することなく最短時間でサイクルを終了させ
る。
ータ１セット、・・・パラメータＮセットは、メモリ空
間に割り当てられ、高速メモリで構成されたＩ／Ｏテー
ブル６に対して行われるため、動作速度の遅いＩ／Ｏを
全く意識することなく最短時間でサイクルを終了させ
る。
【００２０】ＣＰＵａ３は、コマンド・パラメータを設
定した後、Ｉ／Ｏコントローラ７にスタートをかけ終っ
たｔ1 の時点で次の動作に移行できる。一方Ｉ／Ｏコン
トローラ７は、ｔ2 の時点よりＩ／Ｏテーブル６の内容
を読み出し、所定のタイミングでＩ／Ｏに書き込むため
の制御信号を出力する。
定した後、Ｉ／Ｏコントローラ７にスタートをかけ終っ
たｔ1 の時点で次の動作に移行できる。一方Ｉ／Ｏコン
トローラ７は、ｔ2 の時点よりＩ／Ｏテーブル６の内容
を読み出し、所定のタイミングでＩ／Ｏに書き込むため
の制御信号を出力する。
【００２１】上記において、システムクロックは、従来
の技術の項で説明した内容と同様で、ＣＰＵａ３が動作
する基準クロックであり、ＣＰＵａ３がＩ／Ｏに対して
コマンド・パラメータを書き込む際に、そのアドレスを
ラッチするためのタイミング信号ＡＳＴＢ、データを書
き込むためのＩＯＷＲ信号を出力する。
の技術の項で説明した内容と同様で、ＣＰＵａ３が動作
する基準クロックであり、ＣＰＵａ３がＩ／Ｏに対して
コマンド・パラメータを書き込む際に、そのアドレスを
ラッチするためのタイミング信号ＡＳＴＢ、データを書
き込むためのＩＯＷＲ信号を出力する。
【００２２】
【発明の効果】以上説明したように、本発明の情報処理
装置は、設定するコマンド・パラメータの多いＩ／Ｏ
は、他のＩ／Ｏとは分離したローカルＩ／Ｏバスに接続
し、ＣＰＵがそれらＩ／Ｏにコマンド・パラメータを書
き込む際には、メモリ空間に割り当てられ、高速メモリ
で構成されたＩ／Ｏテーブルに一旦書き込み、後でロー
カルバス上でＩ／ＯコトローラによりＩ／Ｏテーブルに
設定されたコマンド・パラメータを読み出し、所定のタ
イミングでＩ／Ｏに対してコマンド・パラメータを書き
込むことにより、ＣＰＵのサイクルタイムを最短で実行
でき、システムの処理性能の向上を図ることができると
いう効果がある。
装置は、設定するコマンド・パラメータの多いＩ／Ｏ
は、他のＩ／Ｏとは分離したローカルＩ／Ｏバスに接続
し、ＣＰＵがそれらＩ／Ｏにコマンド・パラメータを書
き込む際には、メモリ空間に割り当てられ、高速メモリ
で構成されたＩ／Ｏテーブルに一旦書き込み、後でロー
カルバス上でＩ／ＯコトローラによりＩ／Ｏテーブルに
設定されたコマンド・パラメータを読み出し、所定のタ
イミングでＩ／Ｏに対してコマンド・パラメータを書き
込むことにより、ＣＰＵのサイクルタイムを最短で実行
でき、システムの処理性能の向上を図ることができると
いう効果がある。
【図１】本発明の一実施例の情報処理装置のブロック図
である。
である。
【図２】本実施例の情報処理装置の動作を説明するため
の波形を示す図である。
の波形を示す図である。
【図３】従来例の情報処理装置のブロック図である。
【図４】従来例の情報処理装置の動作を説明するための
波形を示す図である。
波形を示す図である。
１ Ｉ／Ｏａ ２ Ｉ／Ｏｂ ３ ＣＰＵａ ４ Ｉ／Ｏｃ ５ Ｉ／Ｏｄ ６ Ｉ／Ｏテーブル ７ Ｉ／Ｏコトローラ ８ ローカルＩ／Ｏバス １１ Ｉ／Ｏｅ １２ Ｉ／Ｏｆ １３ ＣＰＵｂ １４ Ｉ／Ｏｇ １５ Ｉ／Ｏｈ
Claims (1)
- 【請求項１】 ＣＰＵが設定するコマンド・パラメータ
数の多いＩ／Ｏに対して前記コマンド・パラメータを書
き込む場合、一旦前記コマンド・パラメータを記憶して
おくためのメモリ空間に割り当てられる高速メモリで構
成されたＩ／Ｏテーブルと、後で前記Ｉ／Ｏテーブルに
設定されたコマンド・パラメータを所定のタイミグで前
記Ｉ／Ｏに書き込むための制御信号を出力するＩ／Ｏコ
ントローラとを備えることを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22545691A JPH0561803A (ja) | 1991-09-05 | 1991-09-05 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22545691A JPH0561803A (ja) | 1991-09-05 | 1991-09-05 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0561803A true JPH0561803A (ja) | 1993-03-12 |
Family
ID=16829631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22545691A Pending JPH0561803A (ja) | 1991-09-05 | 1991-09-05 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0561803A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8464019B2 (en) | 2009-03-30 | 2013-06-11 | Nec Corporation | Apparatus for dynamically migrating LPARS with pass-through I/O devices, its method, and its program |
-
1991
- 1991-09-05 JP JP22545691A patent/JPH0561803A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8464019B2 (en) | 2009-03-30 | 2013-06-11 | Nec Corporation | Apparatus for dynamically migrating LPARS with pass-through I/O devices, its method, and its program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI465905B (zh) | 記憶體系統、主機控制器、及直接記憶體存取之控制方法 | |
| JP4563829B2 (ja) | ダイレクトメモリアクセス制御方法、ダイレクトメモリアクセス制御装置、情報処理システム、プログラム | |
| JPH0877066A (ja) | フラッシュメモリコントローラ | |
| US7447853B2 (en) | Data copy device | |
| JPH0561803A (ja) | 情報処理装置 | |
| JPS581451B2 (ja) | デ−タ転送方式 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JPS5917468B2 (ja) | プログラムカウンタ軌跡記憶装置 | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPH0644193A (ja) | Ｉ／ｏレジスタアクセス方式 | |
| JP2591785B2 (ja) | コンピュータ装置 | |
| JPH05120060A (ja) | 障害データ採取方式 | |
| JPH05210616A (ja) | コンピュータ装置 | |
| JPH0212440A (ja) | Ｆｉｆｏ型キャッシュメモリ付メインメモリ装置 | |
| JPS63197254A (ja) | 仮想記憶制御装置 | |
| JPS6266333A (ja) | 間接アドレスレジスタ制御方式 | |
| JPH04243434A (ja) | アドレストレーサ | |
| JPH0279149A (ja) | 記録装置のデータ転送方式 | |
| KR20020058419A (ko) | 스트림 데이터 기록에 최적화된 스마트 미디어 컨트롤러 | |
| JPH0154729B2 (ja) | ||
| JPH0816507A (ja) | Ｉｄｅバス用周辺装置 | |
| JPH07114523A (ja) | 並列処理装置 | |
| JPH036642A (ja) | キャッシュメモリ制御方法 | |
| JPH04262449A (ja) | データ転送方式 |