JPH0558833B2 - - Google Patents
Info
- Publication number
- JPH0558833B2 JPH0558833B2 JP58070385A JP7038583A JPH0558833B2 JP H0558833 B2 JPH0558833 B2 JP H0558833B2 JP 58070385 A JP58070385 A JP 58070385A JP 7038583 A JP7038583 A JP 7038583A JP H0558833 B2 JPH0558833 B2 JP H0558833B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- parallel
- serial
- shift register
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003466 welding Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K9/00—Arc welding or cutting
- B23K9/10—Other electric circuits therefor; Protective circuits; Remote controls
- B23K9/1087—Arc welding using remote control
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Arc Welding Control (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は制御回路を内蔵した溶接用電源の制御
情報を遠隔地に設定された端末器に送信して制御
状態を表示または関連機器を連動させる自動溶接
機に関するものである。
情報を遠隔地に設定された端末器に送信して制御
状態を表示または関連機器を連動させる自動溶接
機に関するものである。
従来例の構成とその問題点
従来、溶接用電源と遠隔地に設置された端末器
との信号の受授は、第１図に示すように１信号あ
たり１本の信号を使用して、これらの信号を並列
に送受信してきた。しかしながら受授する信号の
数が増加するに従い信号線の数が増加し、コスト
増や繁雑性を招く欠点を有していた。
との信号の受授は、第１図に示すように１信号あ
たり１本の信号を使用して、これらの信号を並列
に送受信してきた。しかしながら受授する信号の
数が増加するに従い信号線の数が増加し、コスト
増や繁雑性を招く欠点を有していた。
発明の目的
本発明は制御回路を内蔵した溶接用電源と、遠
隔地に設置された端末機との間に第１の信号線
（基準クロツク信号線）と第２の信号線（情報信
号線）の２本の信号線を設け、基準クロツク信号
の立上りまたは立下りに同期して前記第２の信号
線にＨレベルまたはＬレベルである多項目の情報
を時間的直列に印加して溶接用電源と遠隔端末器
との受送信を信号線の数を増加させることなく効
率的におこなうことを目的とするものである。
隔地に設置された端末機との間に第１の信号線
（基準クロツク信号線）と第２の信号線（情報信
号線）の２本の信号線を設け、基準クロツク信号
の立上りまたは立下りに同期して前記第２の信号
線にＨレベルまたはＬレベルである多項目の情報
を時間的直列に印加して溶接用電源と遠隔端末器
との受送信を信号線の数を増加させることなく効
率的におこなうことを目的とするものである。
発明の構成
この目的を達成するために本発明の自動溶接機
は、所定の周波数でＨレベルとＬレベルとを交互
に繰り返す第１の基準クロツク信号およびその第
１の基準クロツク信号の1/16の周波数でＨレベル
とＬレベルとを交互に繰り返す第２の基準クロツ
ク信号との論理積演算を行う論理積素子と、第１
の基準クロツク信号をトリガ入力として第１時限
のワンシヨツト信号を出力する再トリガが可能な
第１の単安定マルチバイブレータ素子と、論理積
素子の出力信号をクロツク入力とするとともに第
１の単安定マルチバイブレータ素子の出力信号を
ロード入力として並列入力データを直列出力デー
タに変換する並列−直列変換型のシフトレジスタ
素子と、論理積素子の出力信号をトリガ入力とし
て第２時限のワンシヨツト信号を出力する再トリ
ガが可能な第２の単安定マルチバイブレータ素子
と、その第２の単安定マルチバイブレータ素子の
出力信号をストローブ入力とするとともに論理積
素子の出力信号をクロツク入力として並列−直列
変換型のシフトレジスタ素子の直列出力データを
並列データに再生する直列−並列変換型のシフト
レジスタ素子と、その直列−並列変換型のシフト
レジスタ素子によつて再生された並列データを表
示する複数の表示器とを備えるようにしたもので
ある。
は、所定の周波数でＨレベルとＬレベルとを交互
に繰り返す第１の基準クロツク信号およびその第
１の基準クロツク信号の1/16の周波数でＨレベル
とＬレベルとを交互に繰り返す第２の基準クロツ
ク信号との論理積演算を行う論理積素子と、第１
の基準クロツク信号をトリガ入力として第１時限
のワンシヨツト信号を出力する再トリガが可能な
第１の単安定マルチバイブレータ素子と、論理積
素子の出力信号をクロツク入力とするとともに第
１の単安定マルチバイブレータ素子の出力信号を
ロード入力として並列入力データを直列出力デー
タに変換する並列−直列変換型のシフトレジスタ
素子と、論理積素子の出力信号をトリガ入力とし
て第２時限のワンシヨツト信号を出力する再トリ
ガが可能な第２の単安定マルチバイブレータ素子
と、その第２の単安定マルチバイブレータ素子の
出力信号をストローブ入力とするとともに論理積
素子の出力信号をクロツク入力として並列−直列
変換型のシフトレジスタ素子の直列出力データを
並列データに再生する直列−並列変換型のシフト
レジスタ素子と、その直列−並列変換型のシフト
レジスタ素子によつて再生された並列データを表
示する複数の表示器とを備えるようにしたもので
ある。
実施例の説明
以下、本発明の一実施例につき図面第２図〜第
４図に沿つて説明する。４は溶接出力を制御する
ための種々の設定器で、これらの設定器４の設定
信号は論理演算回路５に入力され、所定の溶接出
力となるように出力制御回路６に出力される。ま
た論理演算回路５は溶接制御の各種信号および関
連機器と連動するための制御信号を送信回路７に
出力する。そして送信回路７は、第１の信号線８
の〔ｎ×（tH＋tL）＋tS〕の周期でＨレベルとＬレ
ベルを繰り返す信号の立上りまたは立下りに同期
して論理演算回路５から時間的に並列に受取つた
信号を時間的に直列な信号列として第２の信号線
９を介して受信回路１０に転送する。この受信回
路１０は第１の信号線８の信号と第２の信号線９
の信号とにより論理演算回路５が送信回路７に出
力した信号に対応した時間並列信号に復元し、表
示回路１１に出力する。
４図に沿つて説明する。４は溶接出力を制御する
ための種々の設定器で、これらの設定器４の設定
信号は論理演算回路５に入力され、所定の溶接出
力となるように出力制御回路６に出力される。ま
た論理演算回路５は溶接制御の各種信号および関
連機器と連動するための制御信号を送信回路７に
出力する。そして送信回路７は、第１の信号線８
の〔ｎ×（tH＋tL）＋tS〕の周期でＨレベルとＬレ
ベルを繰り返す信号の立上りまたは立下りに同期
して論理演算回路５から時間的に並列に受取つた
信号を時間的に直列な信号列として第２の信号線
９を介して受信回路１０に転送する。この受信回
路１０は第１の信号線８の信号と第２の信号線９
の信号とにより論理演算回路５が送信回路７に出
力した信号に対応した時間並列信号に復元し、表
示回路１１に出力する。
つぎに第３図および第４図に沿つて、論理演算
回路５として、8bit並列処理型マイクロコンピユ
ータを用いた例をさらに詳細に説明する。は周
期ｎの第１基準クロツク信号、は周期１６ｎの
第２基準クロツク信号、１２は論理積素子で、前
記第１の基準クロツク信号および第２の基準ク
ロツク信号により〔ｎ×（tH＋tL）＋tS〕を１周
期時間とする第１の信号ｃを出力し、その波形は
第４図に示すとおりである。１３は再トリガ可能
な外付けの抵抗R1とコンデンサC1とにより時定
数が決定される単安定マルチバイブレータ素子
で、第２の基準クロツク信号Ｂを入力することに
より第４図に示すように第２の基準クロツク信号
Ｂの立上りからＬレベルになり、tCR1の時間のＨ
レベルに復帰する信号Ｅを出力する。
回路５として、8bit並列処理型マイクロコンピユ
ータを用いた例をさらに詳細に説明する。は周
期ｎの第１基準クロツク信号、は周期１６ｎの
第２基準クロツク信号、１２は論理積素子で、前
記第１の基準クロツク信号および第２の基準ク
ロツク信号により〔ｎ×（tH＋tL）＋tS〕を１周
期時間とする第１の信号ｃを出力し、その波形は
第４図に示すとおりである。１３は再トリガ可能
な外付けの抵抗R1とコンデンサC1とにより時定
数が決定される単安定マルチバイブレータ素子
で、第２の基準クロツク信号Ｂを入力することに
より第４図に示すように第２の基準クロツク信号
Ｂの立上りからＬレベルになり、tCR1の時間のＨ
レベルに復帰する信号Ｅを出力する。
１４は並列−直列変換型のシフトレジスタ素子
で、前記信号ＥがＬレベルの時の並列信号のデ
ータD0〜D7を内部に取込み、第１の信号の波
形の立上りに同期して前記並列信号Ｄのデータ信
号D0〜D7を直列信号に変換して第２の信号と
して第２の信号線９に出力する。
で、前記信号ＥがＬレベルの時の並列信号のデ
ータD0〜D7を内部に取込み、第１の信号の波
形の立上りに同期して前記並列信号Ｄのデータ信
号D0〜D7を直列信号に変換して第２の信号と
して第２の信号線９に出力する。
１５は再トリガ可能な外付けの抵抗R2とコン
デンサC2とにより時定数が決定される単安定マ
ルチバイブレータ素子で、その入力に第１の信号
Ｃを印加することにより第４図に示すような波形
の信号Ｇを出力する。なお信号Ｇは１周期時間に
本図の場合８回トリガされるが、tSの時間がtHと
tLの和よりも大であるのでＲおよびＣの定数を調
整することにより第４図のような波形が得られ
る。
デンサC2とにより時定数が決定される単安定マ
ルチバイブレータ素子で、その入力に第１の信号
Ｃを印加することにより第４図に示すような波形
の信号Ｇを出力する。なお信号Ｇは１周期時間に
本図の場合８回トリガされるが、tSの時間がtHと
tLの和よりも大であるのでＲおよびＣの定数を調
整することにより第４図のような波形が得られ
る。
１６は直列−並列変換型のシフトレジスタ素子
で、第１の信号の波形の立上りに同期して第２
の信号Ｆを内部に取込め並列信号Ｇに変換する。
この並列信号ＧがＬレベルである間に信号すな
わちデータ信号Q0〜Q7に出力され、並列信号Ｇ
がＨレベルである間には直列−並列変換型のシフ
トレジスタ素子１６の内部の信号状態にかかわら
ず前回並列信号ＧがＬレベルであつたときのデー
タ信号Q0〜Q7を保持する。このデータ信号Q0〜
Q7は増巾器１７により増巾され、表示回路１１
の表示素子１８を駆動する。
で、第１の信号の波形の立上りに同期して第２
の信号Ｆを内部に取込め並列信号Ｇに変換する。
この並列信号ＧがＬレベルである間に信号すな
わちデータ信号Q0〜Q7に出力され、並列信号Ｇ
がＨレベルである間には直列−並列変換型のシフ
トレジスタ素子１６の内部の信号状態にかかわら
ず前回並列信号ＧがＬレベルであつたときのデー
タ信号Q0〜Q7を保持する。このデータ信号Q0〜
Q7は増巾器１７により増巾され、表示回路１１
の表示素子１８を駆動する。
以上の構成により第３図の論理演算回路５から
出力された並列データは２本の信号線８，９によ
り表示回路１１の表示素子に送信されるものであ
る。
出力された並列データは２本の信号線８，９によ
り表示回路１１の表示素子に送信されるものであ
る。
発明の効果
以上のように発明によれば、溶接制御回路を内
蔵した溶接用電源の種々の制御情報を２本の信号
線のみで遠隔地の端末器に容易に効率的に送信す
ることができる優れた効果を奏するものである。
蔵した溶接用電源の種々の制御情報を２本の信号
線のみで遠隔地の端末器に容易に効率的に送信す
ることができる優れた効果を奏するものである。
第１図は従来の自動溶接機のブロツク図、第２
図は本発明の一実施例における自動溶接機のブロ
ツク図、第３図はさらに具体的なブロツク図、第
４図は第３図の各部信号のタイミング図である。 ４……設定器、５……論理演算回路、７……送
信回路、８……第１の信号線、９……第２の信号
線、１０……受信回路、１１……表示回路、１２
……論理積素子、１３……単安定マルチバイブレ
ータ素子、１４……並列−直列変換型のシフトレ
ジスタ素子、１５……単安定マルチバイブレータ
素子、１６………直列−並列変換型のシフトレジ
スタ素子、１７……増幅器、１８……表示素子
（表示器）、Ｃ……第１の信号、Ｆ……第２の信
号。
図は本発明の一実施例における自動溶接機のブロ
ツク図、第３図はさらに具体的なブロツク図、第
４図は第３図の各部信号のタイミング図である。 ４……設定器、５……論理演算回路、７……送
信回路、８……第１の信号線、９……第２の信号
線、１０……受信回路、１１……表示回路、１２
……論理積素子、１３……単安定マルチバイブレ
ータ素子、１４……並列−直列変換型のシフトレ
ジスタ素子、１５……単安定マルチバイブレータ
素子、１６………直列−並列変換型のシフトレジ
スタ素子、１７……増幅器、１８……表示素子
（表示器）、Ｃ……第１の信号、Ｆ……第２の信
号。
Claims (1)
- １ 所定の周波数でＨレベルとＬレベルとを交互
に繰り返す第１の基準クロツク信号およびその第
１の基準クロツク信号の1/16の周波数でＨレベル
とＬレベルとを交互に繰り返す第２の基準クロツ
ク信号との論理積演算を行う論理積素子と、第１
の基準クロツク信号をトリガ入力として第１時限
のワンシヨツト信号を出力する再トリガが可能な
第１の単安定マルチバイブレータ素子と、論理積
素子の出力信号をクロツク入力とするとともに第
１の単安定マルチバイブレータ素子の出力信号を
ロード入力として並列入力データを直列出力デー
タに変換する並列−直列変換型のシフトレジスタ
素子と、論理積素子の出力信号をトリガ入力とし
て第２時限のワンシヨツト信号を出力する再トリ
ガが可能な第２の単安定マルチバイブレータ素子
と、その第２の単安定マルチバイブレータ素子の
出力信号をストローブ入力とするとともに論理積
素子の出力信号をクロツク入力として並列−直列
変換型のシフトレジスタ素子の直列出力データを
並列データに再生する直列−並列変換型のシフト
レジスタ素子と、その直列−並列変換型のシフト
レジスタ素子によつて再生された並列データを表
示する複数の表示器とを備えた自動溶接機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7038583A JPS59197379A (ja) | 1983-04-21 | 1983-04-21 | 自動溶接機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7038583A JPS59197379A (ja) | 1983-04-21 | 1983-04-21 | 自動溶接機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59197379A JPS59197379A (ja) | 1984-11-08 |
| JPH0558833B2 true JPH0558833B2 (ja) | 1993-08-27 |
Family
ID=13429919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7038583A Granted JPS59197379A (ja) | 1983-04-21 | 1983-04-21 | 自動溶接機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59197379A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57177885A (en) * | 1981-04-27 | 1982-11-01 | Matsushita Electric Ind Co Ltd | Automatic arc welding machine |
-
1983
- 1983-04-21 JP JP7038583A patent/JPS59197379A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57177885A (en) * | 1981-04-27 | 1982-11-01 | Matsushita Electric Ind Co Ltd | Automatic arc welding machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59197379A (ja) | 1984-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0558833B2 (ja) | ||
| JPS61161568A (ja) | 情報伝送方式 | |
| JPS59186451A (ja) | デ−タ伝送方式 | |
| JPS61224534A (ja) | 多重伝送装置 | |
| JPS61216192A (ja) | メモリ−書き込み方式 | |
| SU951380A1 (ru) | Устройство дл демонстрации шахматной игры на телевизионных приемниках | |
| JPS62262598A (ja) | リモ−トコントロ−ル送信機 | |
| JPS60136560U (ja) | 信号伝送システム | |
| JPS61146037A (ja) | 遠隔デ−タ収集装置 | |
| JPS59111445A (ja) | デ−タ伝送方式 | |
| JPH038618B2 (ja) | ||
| JPS61109197A (ja) | センサ情報伝送装置 | |
| JPS60209899A (ja) | センサ−出力の時分割入力方法 | |
| JPS5923519B2 (ja) | 時分割遠隔制御方法 | |
| JPS5936677U (ja) | 遠隔監視制御システム | |
| JPS5834184U (ja) | 表示回路 | |
| JPH088756A (ja) | 高速シリアル伝送法及び装置 | |
| JPS60202380A (ja) | Ｒｏｍデ−タ受信電子時計 | |
| JPS5956889U (ja) | 遠隔制御システム | |
| JPS6146600A (ja) | 防災装置の伝送装置 | |
| JPH07186961A (ja) | データ加算式データ中継伝送装置 | |
| JPS58121451U (ja) | 送受信装置 | |
| JPH0374559B2 (ja) | ||
| JPS6114841U (ja) | デマンドコントロ−ル装置 | |
| JPH02101827A (ja) | 装置内アラームの接続回路 |