JPH0556309A

JPH0556309A - 雑音低減回路

Info

Publication number: JPH0556309A
Application number: JP3215479A
Authority: JP
Inventors: Satoshi Takahashi; ▲さとし▼ 高橋
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 1991-08-27
Filing date: 1991-08-27
Publication date: 1993-03-05

Abstract

(57)【要約】（修正有）【目的】Ｓ／Ｎ比を高めゼロクロス歪を軽減したデジ
タル雑音低減回路を提供する。【構成】デジタルバンドパスフィルタ10₁〜10₅は、ノ
イズ信号成分に応じたデジタル信号に分割する。リミタ
12₁〜12₅は、デジタル信号を、スレッショルドレベル未
満の低レベルとスレッショルドレベル以上のレベルの高
レベルのデジタル信号とに弁別する。リミタ12₁〜12
₅は、低レベル信号を出力する。デジタルミキサ14は、
この信号を混合する。デジタル減算回路８は、低レベル
信号を元の信号から減算した差信号を出力する。ゼロク
ロス歪除去回路22₁〜22₅は、低レベル信号を、スレッシ
ョルドレベルの範囲を超えて変動するものと、スレッシ
ョルドレベルの範囲内で変動する信号とに弁別する。ゼ
ロクロス歪除去回路22₁〜22₅は、スレッショルドレベル
の範囲内で変動する低レベルのデジタル信号のデジタル
ミキサへの通過を許容し、スレッショルドレベルの範囲
を超えて変動する低レベルのデジタル信号のデジタルミ
キサへの通過を全部又は一部禁止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、Ｓ／Ｎ比を高める雑音
低減回路に関し、特にゼロクロス歪を軽減したものに関
する。

【０００２】

【従来の技術】例えば、カセットテープレコーダでは、
ノイズのため信号対雑音比（Ｓ／Ｎ比）60dB程度が限界
となっている。このため、コンプレッサとエクスパンダ
を用いてＳ／Ｎ比を高める雑音低減回路があるが、この
雑音低減回路では、75dB程度が限界であり、重畳された
ノイズ信号成分Ｎ自体を除去することができず、しかも
ブリージングを生じてしまう欠点等がある。

【０００３】このため、従来では図１９に示す雑音低減
回路が考えられている。

【０００４】この雑音低減回路は、例えばカセットテー
プレコーダの出力等のアナログ信号伝送路等に用いられ
る。カセットテープレコーダは、20Hz〜20ｋHzの可聴帯
域の周波数で、Ｓ／Ｎ比60dBのアナログ信号を出力す
る。20Hz〜750Hzのノイズ信号成分Ｎは、レベルが一般
的に低く、聴感上も感じにくいので、ほぼ無視し得る。
したがって、750Hz〜20ｋHzのノイズ信号成分Ｎが問題
となり、Ｓ／Ｎ比を高めるためには750Hz〜20ｋHzのノ
イズ信号成分Ｎを除去する必要がある。

【０００５】カセットテープレコーダから出力されたア
ナログ信号は、ローパスフィルタ２およびサンプルホー
ルド４を介してＡ／Ｄコンバータ６に入力され、レベル
に応じたデジタル信号に変換される。Ａ／Ｄコンバータ
６は、サンプリング周波数fs（例えば、fs＝44.1KHz）
で変換し、このデジタル信号のレベルを例えば16ビット
パラレルの両極性コードで表す。入力されたアナログ信
号が正の場合にはMSBを「０」とし、負の場合にはMSBを
「１」とする。これによって、デジタル信号が正極性で
あるか負極性であるかを表す。正極性である場合には、
２SB〜LSBに「１」を順次立てることによりレベルを示
す。負極性ある場合には、２SB〜LSBに「０」を順次立
てることによりレベルを示す。カセットテープレコーダ
が20Hz〜20ｋHzの可聴帯域の周波数のアナログ信号を出
力するので、デジタル信号は20Hz〜20ｋHzの周波数の所
望の信号成分Ｓとノイズ信号成分Ｎから成っている。こ
こで、ノイズ信号成分Ｎの内20Hz〜750Hzのノイズ信号
成分Ｎは、ほぼ無視し得る。したがって、750Hz〜20ｋH
zのノイズ信号成分Ｎを除去できればよい。

【０００６】Ａ／Ｄコンバータ６から出力されたデジタ
ル信号は、デジタル減算回路８に与えられるとともに、
デジタルバンドパスフィルタ10₁〜10₅にそれぞれ与えら
れる。抽出するノイズ信号成分Ｎの周波数帯域を750Hz
〜20ｋHzとすると、デジタルバンドパスフィルタ10₁〜1
0₅は、例えば１ｋHz、２ｋHz、４ｋHz、８ｋHz、16ｋHz
を中心周波数とする通過帯域特性を備えている。これに
よって、デジタルバンドパスフィルタ10₁〜10₅は、Ａ／
Ｄコンバータ６から与えられたデジタル信号を、１ｋH
z、２ｋHz、４ｋHz、８ｋHz、16ｋHzの５つの周波数帯
域ごとのデジタル信号に分割して出力する。すなわち、
各デジタルバンドパスフィルタ10₁〜10₅を通過するデジ
タル信号は、その周波数帯域の信号成分であり、他の周
波数帯域の信号成分はカットされる。また、各デジタル
バンドパスフィルタ10₁〜10₅を通過するデジタル信号
は、ノイズ信号成分Ｎ、所望の信号成分Ｓ、又は所望の
信号成分Ｓとノイズ信号成分Ｎの混合したもののいずれ
かとなる。

【０００７】例えば、デジタル信号が２ｋHz、４ｋHz、
８ｋHz、16ｋHzのノイズ信号成分Ｎと１ｋHzの所望の信
号成分Ｓとから成るときには、デジタルバンドパスフィ
ルタ10₁においては、１ｋHzの所望の信号成分Ｓのデジ
タル信号は通過するが、２ｋHz、４ｋHz、８ｋHz、16ｋ
Hzのノイズ信号成分Ｎのデジタル信号はカットされる。
各デジタルバンドパスフィルタ10₂〜10₅においては、２
ｋHz、４ｋHz、８ｋHz、16ｋHzのノイズ信号成分Ｎのデ
ジタル信号をそれぞれ出力する。

【０００８】各デジタルバンドパスフィルタ10₁〜10₅か
ら出力された各周波数帯域のデジタル信号は、リミタ21
2₁〜212₅にそれぞれ与えられる。各リミタ212₁〜212
₅は、各デジタルバンドパスフィルタ10₁〜10₅から出力
された各周波数帯域のデジタル信号を、予め定められた
スレッショルドレベル未満の低レベルのデジタル信号
と、スレッショルドレベル以上の高レベルのデジタル信
号とに弁別する。ここで、例えばＳ／Ｎ比が60dB程度と
すると、ノイズ信号成分Ｎでは、最大レベルであっても
MSB〜10SBにビットが立つことはない。このため、スレ
ッショルドレベルは、例えば正極性の場合MSB〜LSB＝00
00000001000000、負極性の場合MSB〜LSB＝111111111011
1111に定められる。そして、各リミタ212₁〜212₅は、各
周波数帯域におけるスレッショルドレベル未満の低レベ
ルのデジタル信号をそれぞれ出力する。

【０００９】ところで、デジタルバンドパスフィルタ10
₁〜10₅から出力された各周波数帯域のデジタル信号は、
ノイズ信号成分Ｎである場合か、所望の信号成分Ｓ、又
は所望の信号成分Ｓとノイズ信号成分Ｎの混合したもの
の、すなわち、所望の信号成分Ｓを含んでいる場合のい
ずれかである。デジタルバンドパスフィルタ10₁〜10₅か
ら出力されたデジタル信号がノイズ信号成分Ｎである場
合には、Ｓ／Ｎ比が60dB程度であるので、スレッショル
ドレベルの範囲内でレベルを変え（図２０(1)参照）、M
SB〜10SBにビットが立つことはない。したがって、この
場合には、各リミタ212₁〜212₅はMSB〜10SBにビットが
立たたないスレッショルドレベル未満のレベルのノイズ
信号成分Ｎをすべて出力する（図２１(1)参照）。

【００１０】一方、デジタルバンドパスフィルタ10₁〜1
0₅から出力されたデジタル信号が所望の信号成分Ｓを含
んでいる場合には、Ｓ／Ｎ比が60dB程度であるので、ス
レッショルドレベルを超えてレベルを変える（図２０
(2)参照）。この場合、経時的にスレッショルドレベル
未満の低レベルでMSB〜10SBにビットが立たないときと
（図２０(2)のα₁参照）、スレッショルドレベル以上の
高レベルでMSB〜10SBにビットが立つときとがある（図
２０(2)α₂参照）。この場合には、各リミタ212₁〜212₅
は、MSB〜10SBにビットが立たないスレッショルドレベ
ル未満の低レベルの部分のみ出力し（図２１(2)のα₁参
照）、MSB〜10SBにビットが立つスレッショルドレベル
以上の高レベルの部分はカットする（（図２１(2)α₂参
照）。

【００１１】したがって、各リミタ212₁〜212₅がMSB〜1
0SBにビットが立たないスレッショルドレベル未満のデ
ジタル信号を出力するので、リミタ212₁〜212₅の出力
は、ほぼノイズ信号成分Ｎとみなし得る。

【００１２】リミタ212₁〜212₅から出力された各周波数
帯域の低レベルのデジタル信号は、デジタルミキサ14に
与えられ、混合される。したがって、デジタルミキサ14
は、750Hz〜20ｋHzの周波数帯域における低レベルのデ
ジタル信号を出力する（図２１(1)，(2)のα₁参照）。
この低レベルのデジタル信号も、ほぼノイズ信号成分Ｎ
とみなし得る。デジタルミキサ14から出力されたデジタ
ル信号はデジタル減算回路８に与えられる。

【００１３】デジタル減算回路８は、デジタルミキサ14
から出力された低レベルのデジタル信号を、Ａ／Ｄコン
バータ６から出力された元のデジタル信号から減算した
差信号を出力する。デジタルミキサ14から出力された低
レベルのデジタル信号がほぼ750Hz〜20ｋHzの周波数帯
域におけるノイズ信号成分Ｎであるので、元のデジタル
信号に重畳されていたノイズ信号成分Ｎとデジタルミキ
サ14から出力されたノイズ成分Ｎとが打ち消し合う（図
２２(1)参照）。これによって、ノイズ信号成分Ｎがほ
ぼ除去され、差信号は、ほぼ、所望の信号成分Ｓのみと
なる。したがって、Ｓ／Ｎ比が大幅に向上される。

【００１４】デジタル減算回路８から出力された差信号
は、Ｄ／Ａコンバータ16によってアナログ信号に変換さ
れ、サンプルホールド18およびローパスフィルタ20を介
してアナログ信号が出力される。したがって、このアナ
ログ信号もほぼ所望の信号成分Ｓのみとなり、Ｓ／Ｎ比
が大幅に向上される。

【００１５】

【発明が解決しようとする課題】しかし、従来のデジタ
ル雑音低減回路では、各リミタから出力された低レベル
のデジタル信号をすべてノイズ信号成分とみなしてデジ
タルミキサに与えるようにしているので、差信号にゼロ
クロス歪を生じることになった。

【００１６】ここで、ゼロクロス歪を生じる理由を説明
する。

【００１７】デジタルバンドパスフィルタ10₁〜10₅から
出力されたいずれかの周波数帯域におけるデジタル信号
は、スレッショルドレベルの範囲内で変動するものだけ
でなく（図２０(1)参照）、スレッショルドレベルの範
囲を超えて変動するもの（図２０(2)参照）がある。デ
ジタルバンドパスフィルタ10₁〜10₅がスレッショルドレ
ベルの範囲を超えて変動するもの（図２０(2)参照）を
出力している場合には、デジタルミキサ14は、各周波数
帯域におけるスレッショルドレベルの範囲を超えて変動
するものにおける低レベルのデジタル信号を出力する
（図２１(2)のα₁参照）。したがって、元のデジタル信
号に重畳されていたスレッショルドレベルの範囲を超え
て変動するものにおける低レベルのデジタル信号（図２
０(2)のα₁参照）と、デジタルミキサ14から出力された
スレッショルドレベルの範囲を超えて変動するものにお
ける低レベルのデジタル信号（図２１(2)のα₁参照）と
が打ち消し合うので、デジタル減算回路８が出力する差
信号から低レベル信号が欠落してしまい（図２２(2)の
α₁参照）、ゼロクロス歪を生じることになった。

【００１８】本発明は、上述の技術的課題を解決し、Ｓ
／Ｎ比を高めつつゼロクロス歪を軽減したデジタル雑音
低減回路を提供することを目的とする。

【００１９】

【課題を解決するための手段】上述の技術的課題を解決
するために、本発明は、以下の構成をとる。

【００２０】すなわち、請求項１の雑音低減回路は、レ
ベルに応じたデジタル信号を抽出すべきノイズ信号成分
に応じた周波数帯域ごとのデジタル信号に分割するデジ
タルバンドパスフィルタと、デジタルバンドパスフィル
タから出力された各周波数帯域ごとのデジタル信号を、
予め定められたスレッショルドレベルでスレッショルド
レベル以下又はスレッショルドレベル未満の低レベルの
デジタル信号とスレッショルドレベル以上又はスレッシ
ョルドレベルを超えるレベルの高レベルのデジタル信号
とに弁別し、各周波数帯域の低レベルのデジタル信号を
それぞれ出力するリミタと、各周波数帯域の低レベルの
デジタル信号をそれぞれ混合して出力するデジタルミキ
サと、デジタルミキサで混合された各周波数帯域の低レ
ベルのデジタル信号を元のデジタル信号から減算した差
信号を出力するデジタル減算回路とを備えるものにおい
て、リミタから出力された各周波数帯域の低レベルのデ
ジタル信号を、各周波数帯域について、スレッショルド
レベルの範囲を超えて変動するものにおける低レベルの
デジタル信号と、スレッショルドレベルの範囲内で変動
するものにおける低レベルのデジタル信号とに弁別し、
スレッショルドレベルの範囲内で変動するものにおける
低レベルのデジタル信号のデジタルミキサへの通過を許
容するとともに、スレッショルドレベルの範囲を超えて
変動するものにおける低レベルのデジタル信号のデジタ
ルミキサへの通過を全部又は一部禁止するゼロクロス歪
除去回路を備えることを特徴とする。

【００２１】

【作用】請求項１の雑音低減回路においては、ゼロクロ
ス歪除去回路は、リミタから出力された各周波数帯域の
低レベルのデジタル信号を、各周波数帯域について、ス
レッショルドレベルの範囲を超えて変動するものにおけ
る低レベルのデジタル信号と、スレッショルドレベルの
範囲内で変動するものにおける低レベルのデジタル信号
とに弁別する。スレッショルドレベルの範囲内で変動す
るものにおける低レベルのデジタル信号のデジタルミキ
サへの通過を許容する。スレッショルドレベルの範囲を
超えて変動するものにおける低レベルのデジタル信号の
デジタルミキサへの通過を全部又は一部禁止する。

【００２２】したがって、デジタル減算回路からノイズ
信号成分の少なく、しかもゼロクロス歪の少ない差信号
を得ることができる。

【００２３】

【実施例】以下、図面に基づいて本発明を詳細に説明す
る。

【００２４】図１は本発明の一実施例の雑音低減回路の
回路図であり、図１９の従来の雑音低減回路と対応する
部分には同一の参照符を付す。

【００２５】この雑音低減回路は、例えば、カセットテ
ープレコーダ等のアナログ信号伝送路や、デジタルオー
ディオテープレコーダ等のデジタル信号伝送路に用いら
れる。カセットテープレコーダは、20Hz〜20ｋHzの可聴
帯域の周波数で、Ｓ／Ｎ比60dBのアナログ信号を出力す
る。20Hz〜750Hzのノイズ信号成分Ｎは、レベルが一般
的に低く、聴感上も感じにくいので、ほぼ無視し得る。
したがって、750Hz〜20ｋHzのノイズ信号成分Ｎが問題
となり、Ｓ／Ｎ比を高めるためには750Hz〜20ｋHzのノ
イズ信号成分Ｎを除去する必要がある。

【００２６】カセットテープレコーダから出力されたア
ナログ信号は、アナログ信号入力端子１からローパスフ
ィルタ２およびサンプルホールド４を介してＡ／Ｄコン
バータ６に入力され、レベルに応じたデジタル信号に変
換される。Ａ／Ｄコンバータ６は、サンプリング周波数
fs（例えば、fs＝44.1KHz）で変換し、このデジタル信
号のレベルを例えば16ビットパラレルの両極性コードで
表す。この両極性コードを図２に示す。入力されたアナ
ログ信号が正の場合にはMSBを「０」とし、負の場合に
はMSBを「１」とする。これによって、デジタル信号が
正極性であるか負極性であるかを表す。正極性である場
合には、２SB〜LSBに「１」を順次立てることによりレ
ベルを示す。負極性ある場合には、２SB〜LSBに「０」
を順次立てることによりレベルを示す。

【００２７】Ａ／Ｄコンバータ６から出力されたデジタ
ル信号は、遅延回路７によってサンプリング時間1/fs遅
延されてデジタル減算回路８に与えられる。遅延回路７
が設けられるのは、リミタ12₁〜12₅においてサンプリン
グ時間1/fsの遅れを生じるので、タイミングを合わせる
ためである。時間遅れが生じない場合には、必要がな
い。Ａ／Ｄコンバータ６から出力されたデジタル信号
は、また、デジタルバンドパスフィルタ10₁〜10₅にそれ
ぞれ与えられる。カセットテープレコーダが20Hz〜20ｋ
Hzの可聴帯域の周波数のアナログ信号を出力するので、
デジタル信号は20Hz〜20ｋHzの周波数の所望の信号成分
Ｓとノイズ信号成分Ｎから成っている。ここで、ノイズ
信号成分Ｎの内20Hz〜750Hzのノイズ信号成分Ｎは、ほ
ぼ無視し得る。したがって、750Hz〜20ｋHzのノイズ信
号成分Ｎを除去できればよい。

【００２８】デジタルバンドパスフィルタ10₁〜10₅は、
図３に示すように、例えば１ｋHz、２ｋHz、４ｋHz、８
ｋHz、16ｋHzを中心とする通過帯域特性を有している。
デジタルバンドパスフィルタ10₁は、１ＫHzの周波数帯
域のデジタル信号を出力するが、この帯域より低い周波
数帯域や、２ｋHz、４ｋHz、８ｋHz、16ｋHzの周波数帯
域のデジタル信号をカットする。デジタルバンドパスフ
ィルタ10₂〜10₅も同様に、２ｋHz、４ｋHz、８ｋHz、16
ｋHzの周波数帯域のデジタル信号だけを出力し、他の周
波数帯域のデジタル信号をカットする。抽出するノイズ
信号成分Ｎの周波数帯域を750Hz〜20ｋHzとすると、こ
れによって、デジタルバンドパスフィルタ10₁〜10₅は、
Ａ／Ｄコンバータ６から与えられたデジタル信号を、１
ｋHz、２ｋHz、４ｋHz、８ｋHz、16ｋHzの５つの周波数
帯域ごとのデジタル信号に分割して出力する。

【００２９】例えば、図４に示すように、Ａ／Ｄコンバ
ータ６から出力されたデジタル信号が、２ｋHz、４ｋH
z、８ｋHz、16ｋHzのノイズ信号成分Ｎと、500Hz、１ｋ
Hz、４ｋHzの所望の信号成分Ｓとから成るような場合が
ある。この場合には、デジタルバンドパスフィルタ10₁
においては、１ｋHzの所望の信号成分Ｓ₁のデジタル信
号だけが通過する。所望の信号成分Ｓ₂，Ｓ₃及びノイズ
信号成分Ｎ₁，Ｎ₂，Ｎ₃，Ｎ₄のデジタル信号はカットさ
れる。デジタルバンドパスフィルタ10₂，10₄，10₅は、
ノイズ信号成分Ｎ₁，Ｎ₃，Ｎ₄のデジタル信号をそれぞ
れ出力する。デジタルバンドパスフィルタ10₃は、所望
の信号成分Ｓ₃とノイズ信号成分Ｎ₂を混合したデジタル
信号（Ｓ₃＋Ｎ₂）を出力する。したがって、各デジタル
バンドパスフィルタ10₁〜10₅を通過するデジタル信号
は、各周波数帯域のノイズ信号成分Ｎ、所望の信号成分
Ｓ、又は所望の信号成分Ｓとノイズ信号成分Ｎの混合し
たものいずれかとなる。なお、もっと低域のノイズ信号
も抽出するのであれば、中心周波数500Hz、250Hz等の低
域の周波数帯域のデジタルバンドパスフィルタも用意す
ればよい。また、通過帯域を狭くし、デジタルバンドパ
スフィルタ多く設けるほど、所望の信号成分Ｓとノイズ
信号成分Ｎとの分離を行いやすくなる。

【００３０】各デジタルバンドパスフィルタ10₁〜10₅か
ら出力された各周波数帯域のデジタル信号は、リミタ12
₁〜12₅にそれぞれ与えられる。各リミタ12₁〜12₅は、各
デジタルバンドパスフィルタ10₁〜10₅から出力された各
周波数帯域のデジタル信号を、予め定められたスレッシ
ョルドレベル未満の低レベルのデジタル信号と、スレッ
ショルドレベル以上の高レベルのデジタル信号とに弁別
する。ここで、例えばＳ／Ｎ比が60dB程度とすると、ノ
イズ信号成分Ｎでは、最大レベルであってもMSB〜10SB
にビットが立つことはない。このため、スレッショルド
レベルは、例えば正極性の場合MSB〜LSB＝000000000100
0000、負極性の場合MSB〜LSB＝1111111110111111（図２
参照）に定められる。そして、各リミタ12₁〜12₅は、各
周波数帯域におけるスレッショルドレベル未満の低レベ
ルのデジタル信号をそれぞれ出力する。

【００３１】ところで、デジタルバンドパスフィルタ10
₁〜10₅から出力された各周波数帯域のデジタル信号は、
ノイズ信号成分Ｎである場合か、所望の信号成分Ｓ、又
は所望の信号成分Ｓとノイズ信号成分Ｎの混合したもの
の、すなわち、所望の信号成分Ｓを含んでいる場合のい
ずれかである（図５参照）。デジタルバンドパスフィル
タ10₁〜10₅から出力されたデジタル信号がノイズ信号成
分Ｎである場合には、Ｓ／Ｎ比が60dB程度であるので、
スレッショルドレベルの範囲内でレベルを変え（図５
(1)参照）、MSB〜10SBにビットが立つことはない。した
がって、この場合には、各リミタ12₁〜12₅はスレッショ
ルドレベル未満のレベルのノイズ信号成分Ｎをすべて出
力する（図６(1)参照）。

【００３２】一方、デジタルバンドパスフィルタ10₁〜1
0₅から出力されたデジタル信号が所望の信号成分Ｓを含
んでいる場合には、Ｓ／Ｎ比が60dB程度であるので、ス
レッショルドレベルを超えてレベルを変える（図５(2)
参照）。しかし、経時的にはスレッショルドレベル未満
の低レベルでMSB〜10SBにビットが立たないときと（図
５(2)のα₁参照）、スレッショルドレベル以上の高レベ
ルでMSB〜10SBにビットが立つときとがある（図５(2)α
₂参照）。したがって、この場合には、各リミタ12₁〜12
₅は、スレッショルドレベル未満の低レベルの部分のみ
出力する（図６(2)のα₁参照）。スレッショルドレベル
以上の高レベルの部分は、カットされる（（図６(2)α₂
参照）。

【００３３】各リミタ12₁〜12₅から出力された低レベル
のデジタル信号は、ゼロクロス歪除去回路22₁〜22₅にそ
れぞれ与えられる。

【００３４】ゼロクロス歪除去回路22₁〜22₅は、リミタ
12₁〜12₅から出力された各周波数帯域の低レベルのデジ
タル信号を、各周波数帯域について、スレッショルドレ
ベルの範囲を超えて変動するものにおける低レベルのデ
ジタル信号（図６(2)のα₁参照）と、スレッショルドレ
ベルの範囲内で変動するものにおける低レベルのデジタ
ル信号（図６(1)参照）とに弁別する。そして、ゼロク
ロス歪除去回路22₁〜22₅は、スレッショルドレベルの範
囲内で変動するものにおける低レベルのデジタル信号、
すなわち、ノイズ信号成分Ｎのデジタルミキサ14への通
過を許容する（図７(1)参照）。したがって、ノイズ信
号成分Ｎは、デジタルミキサ14に与えられる。また、ス
レッショルドレベルの範囲を超えて変動するもの、すな
わち所望の信号Ｓを含んでいる場合における低レベルの
デジタル信号のデジタルミキサ14への通過を禁止する
（図７(2)参照）。したがって、所望の信号Ｓを含んで
いる場合における低レベルのデジタル信号は、デジタル
ミキサ14に与えられることはない。

【００３５】デジタルミキサ14は、各周波数帯域の低レ
ベルのデジタル信号を混合する。ここで、デジタルミキ
サ14には、各周波数帯域における所望の信号Ｓを含んで
いる場合における低レベルのデジタル信号が与えられる
ことはない。したがって、デジタルミキサ14の出力は、
各周波数帯域におけるスレッショルドレベルの範囲内で
変動するものにおける低レベルのデジタル信号、すなわ
ち、ノイズ信号成分Ｎのみである。デジタルミキサ14か
ら出力されたデジタル信号はデジタル減算回路８に入力
される。

【００３６】デジタル減算回路８は、デジタルミキサ14
から出力された低レベルのデジタル信号、すなわち、ノ
イズ信号成分Ｎと、Ａ／Ｄコンバータ６から出力された
デジタル信号の差信号を得る。ここで、デジタルミキサ
14から出力された低レベルのデジタル信号は、各周波数
帯域におけるノイズ信号成分Ｎのみである（図７
(1)）。また、Ａ／Ｄコンバータ６から出力されたデジ
タル信号には、このノイズ信号成分Ｎが含まれている
（図５(1)参照）。したがって、ノイズ信号成分同士が
打ち消し合い、差信号にはこのノイズ信号成分Ｎが除去
されている（図８(1)参照）。

【００３７】一方、デジタル減算回路８には、各周波数
帯域における所望の信号Ｓを含んでいる場合における低
レベルのデジタル信号が与えられることはない（図７
(2)参照）。このとき、また、Ａ／Ｄコンバータ６から
出力されたデジタル信号には、スレッショルドレベル未
満の低レベルのもの（図５(2)のα₁参照）と、スレッシ
ョルドレベル以上の高レベルのもの（図５(2)α₂参照）
を出力している。したがって、各周波数帯域における所
望の信号Ｓを含んでいる場合における低レベルのデジタ
ル信号の打ち消し合いが生ぜず、ゼロクロス歪が生じる
ことはない（図８(2)参照）。したがって、デジタル減
算回路８からノイズ信号成分Ｎの少なく、しかもゼロク
ロス歪を含まない差信号を得ることができる。デジタル
オーディオテープレコーダ等のデジタル信号伝送系へ
は、デジタル信号のまま、デジタル信号出力端子９から
この差信号が出力される。

【００３８】デジタル減算回路８から出力された差信号
は、Ｄ／Ａコンバータ16によってアナログ信号に変換さ
れ、サンプルホールド18およびローパスフィルタ20を介
してアナログ信号が出力される。したがって、このアナ
ログ信号は、ほぼ所望の信号成分Ｓのみであり、ノイズ
信号成分Ｎがほぼ除去されている。したがって、Ｄ／Ａ
コンバータ16からノイズ信号成分Ｎの少なく、しかもゼ
ロクロス歪を含まないアナログ信号を得ることができ
る。カセットテープレコーダ等のアナログ信号伝送系へ
は、アナログ信号に戻し、アナログ信号出力端子19から
この差信号が出力される。なお、デジタルオーディオテ
ープレコーダ等のデジタル信号伝送系からのデジタル信
号を、デジタル信号入力端子３を介してデジタル減算回
路８及びデジタルバンドパスフィルタ10₁〜10₅に与える
ようにしてもよい。

【００３９】ここで、図９に示すリミタ12₁〜12₅の一実
施例の具体的回路図及び図１０に示すゼロクロス歪除去
回路22₁〜22₅の一実施例の具体的回路図によって、さら
に詳細に説明する。

【００４０】デジタルバンドパスフィルタ10₁〜10₅から
出力された２SB〜15SBの信号は、1/fs遅延回路42および
スイッチ44をそれぞれ介して、ＡＮＤゲート46の一方の
入力にそれぞれ与えられる。デジタルバンドパスフィル
タ10₁〜10₅から出力された２SB〜10SBの信号は、スイッ
チ32をそれぞれ介して、ＮＡＮＤゲート34に入力され
る。ＮＡＮＤゲート34の出力は、スイッチ36，38および
1/fs遅延回路40を介してＡＮＤゲート46の他方の入力に
与えられる。各ＡＮＤゲート46の出力は、スイッチ48を
それぞれ介してゼロクロス歪除去回路22₁〜22₅に出力さ
れる。

【００４１】デジタルバンドパスフィルタ10₁〜10₅から
出力されたMSBの信号は、1/fs遅延回路42を介してゼロ
クロス歪除去回路22₁〜22₅に出力される。スイッチ32，
36，38には、入力されたMSBの信号がバッファ33及びイ
ンバータ35を介して与えられる。また、スイッチ44，48
および後述するゼロクロス歪除去回路22₁〜22₅のスイッ
チ72には、1/fs遅延回路42を介するMSBの信号がバッフ
ァ37及びインバータ39を介して与えられる。各スイッチ
32，36，38，44，48，72は、MSBが「０」の場合、すな
わち正極性の場合には、「○」の方がイネーブルとな
る。MSBが「１」の場合、すなわち負極性の場合には、
「●」の方がイネーブルとなる。したがって、スイッチ
32，36は、MSB＝「０」（正極性）の場合、入力信号を
反転して出力する。MSB＝「１」（負極性）の場合、入
力信号を非反転で出力する。スイッチ38，44，48は、正
極性の場合、入力信号を非反転で出力する。負極性の場
合、入力信号を反転して出力する。なお、1/fs遅延回路
40，42は、サンプリング時間1/fs信号を遅延させるもの
である。また、LSBの信号は、ゼロクロス歪除去回路22₁
〜22₅において、作成される。

【００４２】ここで、デジタルバンドパスフィルタ10₁
〜10₅から出力されたデジタル信号が、図４(2)の一部を
拡大した図１１(1)のラインＬ₁，Ｌ₂に示すように経時
的に変化したものとする（時刻t₁，ｔ₃，ｔ₄，ｔ₆にス
レッショルドレベル、時刻ｔ₂，ｔ₄にレベル「０」）。

【００４３】デジタルバンドパスフィルタ10₁〜10₅から
出力されたデジタル信号が正極性の場合には（ラインＬ
₁のα₃，α₄、Ｌ₂のα₅，α₆参照）、そのMSBは「０」
である（図１１(2)のβ₁参照）。負極性の場合には（ラ
インＬ₁のα₁，α₂、Ｌ₂のα₇，α₈参照）、そのMSBは
「１」である（図１１(2)のβ₂，β₃参照）。

【００４４】デジタルバンドパスフィルタ10₁〜10₅の出
力が正極性でスレッショルドレベル以上の場合には（図
１１(1)のα₄，α₅参照）、２SB〜10SBのいずれかが
「１」である（図１２(3)のγ₁参照）。この場合には、
スイッチ32の２SB〜10SBの出力のいずれかが「０」であ
る（図１２(4)のδ₁参照）。したがって、ＮＡＮＤゲー
ト34は「１」を（図１２(5)のε₁参照）、スイッチ36は
「０」を（図１２(6)のζ₁参照）、スイッチ38は「０」
を（図１２(7)のη₁参照）それぞれ出力する。

【００４５】デジタルバンドパスフィルタ10₁〜10₅の出
力が正極性でスレッショルドレベル未満の場合には（図
１１(1)のα₃，α₆参照）、入力された２SB〜10SBのい
ずれもが「０」である（図１２(3)のγ₂参照）。この場
合には、スイッチ32の２SB〜10SBのすべての出力が
「１」である（図１２(4)のδ₂参照）。したがって、Ｎ
ＡＮＤゲート34は「０」を（図１２(5)のε₂参照）、ス
イッチ36は「１」を（図１２(6)のζ₂参照）、スイッチ
38は「１」を（図１２(7)のη₂参照）それぞれ出力す
る。

【００４６】デジタルバンドパスフィルタ10₁〜10₅の出
力が負極性でスレッショルドレベル未満の場合には（図
１１(1)のα₂，α₇参照）、入力された２SB〜10SBのす
べての出力が「１」である（図１２(3)のγ₃参照）。こ
の場合には、スイッチ32の２SB〜10SBのすべての出力が
「１」である（図１２(4)のδ₃参照）。したがって、Ｎ
ＡＮＤゲート34は「０」を（図１２(5)のε₃参照）、ス
イッチ36は「０」を（図１２(6)のζ₃参照）、スイッチ
38は「１」を（図１２(7)のη₃参照）それぞれ出力す
る。

【００４７】デジタルバンドパスフィルタ10₁〜10₅の出
力が負極性でスレッショルドレベル以上の場合には（図
１１(1)のα₁，α₈参照）、入力された２SB〜10SBのい
ずれかが「０」である（図１２(3)のγ₄参照）。この場
合には、スイッチ32の２SB〜10SBのいずれかの出力が
「０」である（図１２(4)のδ₄参照）。したがって、Ｎ
ＡＮＤゲート34は「１」を（図１２(5)のε₄参照）、ス
イッチ36の出力は「１」を（図１２(6)のζ₄参照）、ス
イッチ38の出力は「０」を（図１２(7)のη₄参照）それ
ぞれ出力する。

【００４８】このスイッチ38の出力は、1/fs遅延回路40
によってサンプリング時間1/fs遅延され（図１２(8)参
照）、ＡＮＤゲート46の一方の入力にそれぞれ与えられ
る。一方、デジタルバンドパスフィルタ10₁〜10₅から出
力された2SB〜15SBの信号は、1/fs遅延回路42によって
サンプリング周期1/fs遅延され（図１３(9)参照）、ス
イッチ44に与えられる。また、MSBの信号も、1/fs遅延
回路42によってサンプリング時間1/fs遅延され（図１３
(10)参照）、スイッチ44に与えられる。

【００４９】各スイッチ44は、正極性の場合には、入力
信号を非反転で出力する。負極性の場合には入力信号を
反転して出力する。すなわち、各スイッチ44は、負極性
信号（図１３(9)のα₁，α₂，α₇，α₈参照）を正極性
信号に変換する（図１４(11)参照）。ここで、ＡＮＤゲ
ート46は、1/fs遅延回路40の出力（図１２(8)参照）
と、スイッチ44の出力（図10(11)参照）との論理積であ
る。したがって、ＡＮＤゲート46は、スレッショルドレ
ベルを超える信号が入力された場合には、各スイッチ44
から出力された信号の通過を禁止し、出力を「０」とす
る（図１４(12)のα₁，α₄，α₅，α₈参照）。スレッシ
ョルドレベル以下の信号が入力された場合には、各スイ
ッチ44から出力された信号の通過を許容し、その信号を
そのまま出力する（図１４(12)のα₂，α₃，α₆，α₇参
照）。したがって、各ＡＮＤゲート46は、スレッショル
ドレベル以下の信号のみを正極性で各スイッチ48に出力
する。各スイッチ48は、正極性の場合には、入力信号
を非反転で出力する。負極性の場合には、入力信号を反
転して出力する。すなわち、各スイッチ48は、正極性に
変換された信号（図１４(11)(12)のα₂，α₇参照）を負
極性信号に戻す（図１４(13)のα₂，α₇参照）。したが
って、デジタルバンドパスフィルタ10₁〜10₅から出力さ
れたデジタル信号が正極性および負極性のスレッショル
ドレベル以上の高レベルのデジタル信号である場合には
（図１１(1)のα₁，α₄，α₅，α₈参照）、各リミタ12₁
〜12₅は、正極性および負極性のスレッショルドレベル
以上の高レベルの部分をカットする（図１４(13)の
α₁，α₄，α₅，α₈参照）。正極性および負極性のスレ
ッショルドレベル未満の低レベルの信号である場合には
（図１１(1)のα₂，α₃，α₆，α₇参照）、各リミタ12₁
〜12₅は、正極性および負極性のスレッショルドレベル
未満の低レベルの部分を出力する（図１４(13)のα₂，
α₃，α₆，α₇参照）。すなわち、スレッショルドレベ
ルを超えて変動するものにおける低レベルのデジタル信
号を出力する。

【００５０】なお、デジタルバンドパスフィルタ10₁〜1
0₅の出力がスレッショルドレベルの範囲内で変動する、
すなわちMSB〜10SBのビットの立たないノイズ信号成分
Ｎのみであるような場合には（図５(1)参照）、低レベ
ルの信号正極性および負極性のスレッショルドレベル未
満の低レベルの信号だけが入力された場合と同じである
（図１１(1)のα₂，α₃，α₆，α₇参照）。したがっ
て、各リミタ12₁〜12₅は、スレッショルドレベルの範囲
内で変動する低レベルのデジタル信号を出力する。

【００５１】ここで、各リミタ12₁〜12₅は、スレッショ
ルドレベルを超えて変動するものにおける低レベルのデ
ジタル信号と、スレッショルドレベルの範囲内で変動す
るものにおける低レベルのデジタル信号（図５(1)参
照）を出力する。しかし、Ｓ／Ｎ比を高めつつゼロクロ
ス歪を低減するためには、低レベルのデジタル信号を弁
別して、スレッショルドレベルを超えて変動するものに
おける低レベルのデジタル信号をデジタルミキサ14に入
力するのを禁止する必要がある。

【００５２】リミタ12₁〜12₅から出力されたMSB〜15SB
の信号は、ゼロクロス歪除去回路22₁〜22₅のバッファ50
及びスイッチ62を介してデジタルミキサ14に出力される
（図１０参照）。スイッチ62は、バッファ102の出力に
よってスイッチングモードを切り換える。バッファ102
の出力は、リミタ12₁〜12₅から出力された11SB〜15SBの
信号と、リミタ12₁〜12₅のスイッチ44から出力された2S
B〜10SBの信号と、リミタ12₁〜12₅の1/fs遅延回路40か
ら出力された信号と、リミタ12₁〜12₅の1/fs遅延回路40
及びスイッチ38から出力された信号とから作成される。
バッファ102の出力が「１」の場合には、スイッチ62が
導通する。これによって、バッファ50から出力されたMS
B〜15SBの信号は、プルダウンされる。したがって、デ
ジタルミキサ14への信号の通過は禁止される。バッファ
102の出力が「０」の場合には、スイッチ62が遮断す
る。これによって、バッファ50から出力されたMSB〜15S
Bの信号の通過を許容する。

【００５３】なお、LSBの信号は、次のようにして適宜
作成される。ハイレベルの信号は、スイッチ106を介し
てＡＮＤゲート108の一方の入力に与えられる。ＡＮＤ
ゲート108の他方の入力には、サンプリングパルスが与
えられる。バッファ50から出力されたMSBの信号は、バ
ッファ110及びインバータ112を介してスイッチ106に与
えられる。MSBが「０」の場合、すなわちスイッチ62が
導通している場合、又はスイッチ62が遮断していて正極
性の場合には、スイッチ106は、「○」の方がイネーブ
ルとなる。この場合には、スイッチ106の出力は「１」
となる。したがって、ＡＮＤゲート108は、LSBの信号と
して「１」のサンプリングパルスを出力する。MSBが
「１」の場合、すなわちスイッチ62が遮断していて負極
性の場合には、スイッチ106は、「●」の方がイネーブ
ルとなる。この場合には、スイッチ106の出力は「０」
となる。したがって、ＡＮＤゲート108は、LSBの信号と
して「０」を出力する。

【００５４】ここで、デジタルバンドパスフィルタ10₁
〜10₅の出力が所望の信号成分Ｓを含む場合には、スレ
ッショルドレベル以上の高レベルから低レベルとなると
き、及びスレッショルドレベル未満の低レベルから高レ
ベルとなるときに、スレッショルドレベルを必ず通る
（図１１(1)のラインＬ₁，Ｌ₂参照）。そして、正極性
の場合、高レベルのときには2SB〜10SBのいずれかが
「１」であるが、低レベルのときには2SB〜10SBのいず
れもが「０」である（図１２(3)参照）。負極性の場
合、高レベルのときには2SB〜10SBのいずれかが「０」
であるが、低レベルのときには2SB〜10SBのいずれもが
「１」である（図１２(3)参照）。したがって、所望の
信号成分Ｓを含む低レベルのデジタル信号に関しては、
高レベルから低レベルとなるとき、及び低レベルから高
レベルとなるときに2SB〜10SBに変化が生じる。一方、
スレッショルドレベルの範囲内で変動する低レベルのデ
ジタル信号、すなわちノイズ信号成分Ｎ（図５(1)参
照）の場合には、スレッショルドレベルを通らないの
で、2SB〜10SBに変化を生じない。したがって、2SB〜10
SBの信号の有無の変化を見ておけば、所望の信号Ｓを含
む場合の低レベルのデジタル信号と、ノイズ信号成分Ｎ
の低レベルのデジタル信号を弁別できる。

【００５５】リミタ12₁〜12₅から出力された11SB〜15SB
の信号（図１４(13)参照）は、スイッチ72によって正極
性の信号にされ（図１５(14)参照）、ＮＯＲゲート74に
与えられる。スイッチ72が正極性の低レベルの信号を出
力している場合（図１５(14)のα₂，α₃，α₆，α₇参
照）、スイッチ72の11SB〜15SBのいずれかは「１」であ
る。この場合、ＮＯＲゲート74の出力は、「０」となる
（図１５(15)参照）。正極性の低レベルの信号がない場
合（図１５(14)のα₁，α₄，α₅，α₈参照）には、スイ
ッチ72の11SB〜15SBのいずれもが「０」である。この場
合、ＮＯＲゲート74の出力は、「１」となる（図１５(1
5)参照）。ＮＯＲゲート74の出力は、1/fs遅延回路76に
よって1/fs時間遅延され（図１５(16)参照）、ＡＮＤゲ
ート78の一方の入力に与えられる。

【００５６】一方、リミタ12₁〜12₅のスイッチ44から出
力された２SB〜10SBの信号（図１４(11)参照）は、ＯＲ
ゲート80に与えられる。スイッチ44が正極性の低レベル
の信号を出力している場合（図１４(11)のα₂，α₃，α
₆，α₇参照）、スイッチ72の２SB〜10SBのすべてが
「０」である。この場合、ＯＲゲート80の出力は、
「０」となる（図１５(17)参照）。スイッチ44が正極性
の高レベルの信号を出力している場合（図１４(11)のα
₁，α₄，α₅，α₈参照）には、スイッチ72の２SB〜10SB
のいずれかが「１」である。この場合、ＯＲゲート80の
出力は、「１」となる（図１５(17)参照）。ＯＲゲート
80の出力は、ＡＮＤゲート82の一方の入力に与えられ
る。

【００５７】リミタ12₁〜12₅の1/fs遅延回路40の出力
（図１２(8)参照）は、1/fs遅延回路51によって1/fs時
間遅延され（図１５(16)参照）、ＯＲゲート84の一方の
入力に与えられる。また、リミタ12₁〜12₅のスイッチ38
の出力（図１２(7)参照）は、ＯＲゲート84の他方の入
力に与えられる。これによって、ＯＲゲート84の出力
は、図１５(19)に示すようになる。ＯＲゲート84の出力
は、ＡＮＤゲート82の他方の入力に与えられる。したが
って、ＡＮＤゲート82は、図１５(20)に示すように、低
レベルの信号を出力する直前と、低レベルの信号を出力
し終わった直後に１度だけ「１」をそれぞれ出力する。

【００５８】ＡＮＤゲート82の出力は、フリップフロッ
プ85のクロック入力CLKに与えられる。また、ＡＮＤゲ
ート82の出力は、ＯＲゲート86の一方の入力に与えられ
るとともに、1/fs遅延回路88によって1/fs時間遅延され
（図１６(21)参照）、ＯＲゲート86の他方の入力に与え
られる。これによって、ＯＲゲート86の出力は、図１６
(22)に示すようになる。ＯＲゲート86の出力は、ＡＮＤ
ゲート78の他方の入力に与えられる。したがって、1/fs
遅延回路76の出力（図１５(16)参照）と、ＯＲゲート86
の出力により、ＡＮＤゲート78の出力は、図１６(23)に
示すようになる。すなわち、低レベルの信号の出力開始
に関連して２度、低レベルの信号の出力終了に関連して
１度だけ「１」をそれぞれ出力する。

【００５９】ＡＮＤゲート78の出力は、フリップフロッ
プ90に与えられる。フリップフロップ90は、いわゆるト
グルフリップフロップであり、「１」が入力されるごと
にその出力状態を変える。これによって、フリップフロ
ップ90の出力は、図１６(24)に示すようになる。フリッ
プフロップ90の出力は、ＯＲゲート92の一方の入力に与
えられるとともに、1/fs遅延回路94によって1/fs時間遅
延され（図１６(25)参照）、ＯＲゲート92の他方の入力
に与えられる。これによって、ＯＲゲート92の出力は、
図１６(26)に示すようになる。ＯＲゲート92の出力は、
フリップフロップ85のクリア入力CLRに与えられる。

【００６０】フリップフロップ85は、クリア入力CLRが
「１」の場合、「１」が入力されるごとにその出力状態
を変える。クリア入力CLRが「０」の場合、「１」が入
力されると、その出力状態を「０」とする。したがっ
て、ＡＮＤゲート82の出力（図１５(20)参照）と、ＯＲ
ゲート92の出力（図１６(26)）により、フリップフロッ
プ85の出力は、図１７(27)に示すようにスレッショルド
レベルを超えて変動するものにおける低レベルのデジタ
ル信号の出力中「１」となる。フリップフロップ85の出
力は、ＯＲゲート96の一方の入力に与えられるととも
に、1/fs遅延回路98によって1/fs遅延され（図１７(28)
参照）、ＯＲゲート96の他方の入力に与えられる。した
がって、ＯＲゲート96の出力は、図１７(29)に示すよう
になる。ＯＲゲート96の出力は、微分回路100に与えら
れる。微分回路100は、ＯＲゲート96の出力が「１」を
継続した場合、その出力を徐々に低下させる（図１７(3
0)）。この場合、予め定められた時間Ｔ内であれば、
「１」を維持する。時間Ｔを超えると、ＯＲゲート96の
出力が「１」であるにも拘らず、その出力を「０」とす
る。微分回路100の出力は、バッファ102に与えられる。
バッファ102の出力は、図１７(31)に示すようになる。
バッファ102の出力は、スイッチ62に与えられる。

【００６１】バッファ102の出力が「１」の場合には、
スイッチ62が導通する。これによって、バッファ50から
出力されたMSB〜15SBの信号は、プルダウンされる。バ
ッファ102の出力が「１」となるのは、スレッショルド
レベルを超えて変動するものにおける低レベルのデジタ
ル信号の出力中にわたっている（図１４(13)参照）。し
たがって、このデジタル信号のデジタルミキサ14への通
過は禁止される。バッファ102の出力が「０」の場合に
は、スイッチ62が遮断する。これによって、バッファ50
から出力されたMSB〜15SBの信号の通過を許容する。

【００６２】ここで、リミタ12₁〜12₅から図１８(1)に
示すようにスレッショルドレベルを超えて変動するもの
における低レベルのデジタル信号の出力後にスレッショ
ルドレベルの範囲内で変動する低レベルのデジタル信号
が出力される場合がある。この場合には、スレッショル
ドレベルを超えて変動するものにおける低レベルのデジ
タル信号の出力後にＡＮＤゲート82からフリップフロッ
プ85に「１」が入力されない。このため、フリップフロ
ップ85は、図１８(2)に示すように「１」を出力し続け
る。しかし、微分回路100の出力は、図１８(3)に示すよ
うに、時間Ｔ経過後「０」となる。これによって、スイ
ッチ62が遮断し、スレッショルドレベルの範囲内で変動
する低レベルのデジタル信号のデジタルミキサ14への通
過が可能になる。また、リミタ12₁〜12₅からスレッショ
ルドレベルの範囲内で変動する低レベルのデジタル信号
が出力される場合には、一般的にフリップフロップ85の
出力が「０」となっている。したがって、このスレッシ
ョルドレベルの範囲内で変動する低レベルのデジタル信
号のデジタルミキサ14への通過が可能になる。

【００６３】なお、図１０に示したゼロクロス歪除去回
路22₁〜22₅では、フリップフロップ85がスレッショルド
レベルの範囲を超えて変動するものにおける低レベルの
デジタル信号の第２波（図１８(1)のＡ参照）から動作
するようになっている（図１８(2)参照）。このため、
スレッショルドレベルの範囲内で変動する低レベルのデ
ジタル信号の第１波（図１８(1)のＢ参照）がデジタル
ミキサ14に入力され、第１波Ｂについてゼロクロス歪を
生じることになる。したがって、第１波Ｂの通過を阻止
するため、ラインメモリ等を用いて第１波Ｂも検出する
ようにゼロクロス歪除去回路を構成するようにしてもよ
い。

【００６４】また、20Hz〜20kHzの音声信号帯域で実施
するようにしたが、ビデオ信号帯域で実施するようにし
てもよく、電話回線等で実施するようにしてもよい。

【００６５】

【発明の効果】請求項１の雑音低減回路においては、リ
ミタから出力された各周波数帯域の低レベルのデジタル
信号を、各周波数帯域について、スレッショルドレベル
の範囲を超えて変動するものにおける低レベルのデジタ
ル信号と、スレッショルドレベルの範囲内で変動するも
のにおける低レベルのデジタル信号とに弁別し、スレッ
ショルドレベルの範囲内で変動するものにおける低レベ
ルのデジタル信号のデジタルミキサへの通過を許容する
とともに、スレッショルドレベルの範囲を超えて変動す
るものにおける低レベルのデジタル信号のデジタルミキ
サへの通過を全部又は一部禁止するゼロクロス歪除去回
路を備えるようにしている。

【００６６】したがって、デジタル減算回路からノイズ
信号成分の少なく、しかもゼロクロス歪の少ない差信号
を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例の回路図である。

【図２】両極性コードを示す図である。

【図３】デジタルバンドパスフィルタ10₁〜10₅の通過帯
域特性を示す図である。

【図４】Ａ／Ｄコンバータ６から出力されたデジタル信
号の周波数スペクトルを示す図である。

【図５】デジタルバンドパスフィルタ10₁〜10₅から出力
されたノイズ信号成分Ｎと、所望の信号成分Ｓまたは所
望の信号成分Ｓおよびノイズ信号成分Ｎのレベルを示す
図である。

【図６】リミタ12₁〜12₅の出力を示す図である。

【図７】ゼロクロス歪除去回路22₁〜22₅の出力を示す図
である。

【図８】デジタル減算回路８の出力を示す図である。

【図９】リミタ12₁〜12₅の具体例を示す回路図である。

【図１０】ゼロクロス歪除去回路22₁〜22₅の具体例を示
す回路図である。

【図１１】リミタ12₁〜12₅の各部入出力を示す図であ
る。

【図１２】リミタ12₁〜12₅の各部入出力を示す図であ
る。

【図１３】リミタ12₁〜12₅の各部入出力を示す図であ
る。

【図１４】リミタ12₁〜12₅の各部入出力を示す図であ
る。

【図１５】ゼロクロス歪除去回路22₁〜22₅の各部入出力
を示す図である。

【図１６】ゼロクロス歪除去回路22₁〜22₅の各部入出力
を示す図である。

【図１７】ゼロクロス歪除去回路22₁〜22₅の各部入出力
を示す図である。

【図１８】ゼロクロス歪除去回路22₁〜22₅の各部入出力
を示す図である。

【図１９】従来の雑音低減回路の回路図である。

【図２０】従来の雑音低減回路におけるデジタルバンド
パスフィルタ10₁〜10₅の出力を示す図である。

【図２１】従来の雑音低減回路におけるリミタ212₁〜21
2₅の出力を示す図である。

【図２２】従来の雑音低減回路におけるデジタル減算回
路８の出力を示す図である。

【符号の説明】

６…Ａ／Ｄコンバータ８…デジタル減算回路 10₁〜10₅…デジタルバンドパスフィルタ 12₁〜12₅…リミタ 14…デジタルミキサ 16…Ｄ／Ａコンバータ 22₁〜22₅…ゼロクロス歪除去回路

Claims

【特許請求の範囲】

【請求項１】レベルに応じたデジタル信号を抽出すべき
ノイズ信号成分に応じた周波数帯域ごとのデジタル信号
に分割するデジタルバンドパスフィルタと、デジタルバンドパスフィルタから出力された各周波数帯
域ごとのデジタル信号を、予め定められたスレッショル
ドレベルでスレッショルドレベル以下又はスレッショル
ドレベル未満の低レベルのデジタル信号と、スレッショ
ルドレベル以上又はスレッショルドレベルを超えるレベ
ルの高レベルのデジタル信号とに弁別し、各周波数帯域
の低レベルのデジタル信号をそれぞれ出力するリミタ
と、各周波数帯域の低レベルのデジタル信号をそれぞれ混合
して出力するデジタルミキサと、デジタルミキサで混合された各周波数帯域の低レベルの
デジタル信号を元のデジタル信号から減算した差信号を
出力するデジタル減算回路とを備える雑音低減回路にお
いて、リミタから出力された各周波数帯域の低レベルのデジタ
ル信号を、各周波数帯域について、スレッショルドレベ
ルの範囲を超えて変動するものにおける低レベルのデジ
タル信号と、スレッショルドレベルの範囲内で変動する
ものにおける低レベルのデジタル信号とに弁別し、スレ
ッショルドレベルの範囲内で変動するものにおける低レ
ベルのデジタル信号のデジタルミキサへの通過を許容す
るとともに、スレッショルドレベルの範囲を超えて変動
するものにおける低レベルのデジタル信号のデジタルミ
キサへの通過を全部又は一部禁止するゼロクロス歪除去
回路を備えることを特徴とする雑音低減回路。