JPH0555213A - 配線部材の形成方法 - Google Patents
配線部材の形成方法Info
- Publication number
- JPH0555213A JPH0555213A JP21234991A JP21234991A JPH0555213A JP H0555213 A JPH0555213 A JP H0555213A JP 21234991 A JP21234991 A JP 21234991A JP 21234991 A JP21234991 A JP 21234991A JP H0555213 A JPH0555213 A JP H0555213A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- forming
- oxygen
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Abstract
(57)【要約】
【目的】基板１上にＡｌ若しくはＡｌ合金の単層膜又は
それを主体とする積層膜で形成される配線４を形成する
配線部材において、前記配線４の防食プロセスを確保す
るとともに、形成プロセスの工程数を削減する。 【構成】基板１上に配線４を形成する配線部材におい
て、基板１上に配線形成膜４を形成後、エッチングマス
ク５を使用し、酸素若しくは窒素を混入したＣｌ系エッ
チングガスで配線形成膜４にドライエッチングを施し、
配線４を形成するとともに、ドライエッチング中に配線
４の側壁に酸化被膜４Ｃを形成する。
それを主体とする積層膜で形成される配線４を形成する
配線部材において、前記配線４の防食プロセスを確保す
るとともに、形成プロセスの工程数を削減する。 【構成】基板１上に配線４を形成する配線部材におい
て、基板１上に配線形成膜４を形成後、エッチングマス
ク５を使用し、酸素若しくは窒素を混入したＣｌ系エッ
チングガスで配線形成膜４にドライエッチングを施し、
配線４を形成するとともに、ドライエッチング中に配線
４の側壁に酸化被膜４Ｃを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、配線形成技術に関し、
特に、基板上にアルミニウム（Ａｌ）膜若しくはＡｌ合
金膜の単層膜又はそれを主体とする積層膜を形成する配
線形成技術に適用して有効な技術に関するものである。
特に、基板上にアルミニウム（Ａｌ）膜若しくはＡｌ合
金膜の単層膜又はそれを主体とする積層膜を形成する配
線形成技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体集積回路装置の電極材料若しくは
配線材料として、回路動作速度の高速性能に最適なＡｌ
又はＡｌ合金が使用される。Ａｌ合金はアロイスパイク
の抑制を目的としたＳｉ、エレクトロマイグレーション
耐性の向上を目的としたＣｕの少なくともいずれかがＡ
ｌに添加されたものである。Ｓｉは例えば１〔ｗｔ％〕
程度添加され、Ｃｕは例えば ０.５〔ｗｔ％〕程度添加
される。
配線材料として、回路動作速度の高速性能に最適なＡｌ
又はＡｌ合金が使用される。Ａｌ合金はアロイスパイク
の抑制を目的としたＳｉ、エレクトロマイグレーション
耐性の向上を目的としたＣｕの少なくともいずれかがＡ
ｌに添加されたものである。Ｓｉは例えば１〔ｗｔ％〕
程度添加され、Ｃｕは例えば ０.５〔ｗｔ％〕程度添加
される。
【０００３】最近、このＡｌ膜又はＡｌ合金膜を配線の
主体（母体）として使用し、このＡｌ膜又はＡｌ合金膜
の下地にバリアメタル膜を形成する積層配線が使用され
る傾向にある。バリアメタル膜としては例えばＷ、Ｔｉ
Ｗ等が使用される。
主体（母体）として使用し、このＡｌ膜又はＡｌ合金膜
の下地にバリアメタル膜を形成する積層配線が使用され
る傾向にある。バリアメタル膜としては例えばＷ、Ｔｉ
Ｗ等が使用される。
【０００４】この種の積層配線は、上層のＡｌ膜又はＡ
ｌ合金膜がエレクトロマイグレーション、ストレスマイ
グレーションのいずれかで断線した場合、断線した間を
下地のバリアメタル膜で電気的に導通できるので、実質
的に配線の寿命を長くできる。また、積層配線は、上層
のＡｌ膜又はＡｌ合金膜のＡｌ原子と積層配線が接続さ
れる基板のＳｉ原子との相互拡散を下地のバリアメタル
膜で防止し、アロイスパイクを抑制できる。
ｌ合金膜がエレクトロマイグレーション、ストレスマイ
グレーションのいずれかで断線した場合、断線した間を
下地のバリアメタル膜で電気的に導通できるので、実質
的に配線の寿命を長くできる。また、積層配線は、上層
のＡｌ膜又はＡｌ合金膜のＡｌ原子と積層配線が接続さ
れる基板のＳｉ原子との相互拡散を下地のバリアメタル
膜で防止し、アロイスパイクを抑制できる。
【０００５】前記積層配線は、微細加工を目的として、
塩素（Ｃｌ）系ガスを使用するドライエッチングでパタ
ーンニングされる。このＣｌ系ガスを使用するドライエ
ッチングの採用及び配線の母体としてＡｌ合金膜を使用
する場合に添加される特にＣｕの比率の上昇に伴い、腐
食に対するマージンが低下する。つまり、ドライエッチ
ングの採用はＣｌ原子によるＡｌ合金膜の腐食を誘発
し、Ａｌ合金膜中に添加されるＣｕの比率の上昇は電池
作用によるＡｌ合金膜の腐食速度を速める。前記積層配
線は、下地のバリアメタル膜が電池作用を誘発するの
で、さらに腐食に対するマージンを低下する。
塩素（Ｃｌ）系ガスを使用するドライエッチングでパタ
ーンニングされる。このＣｌ系ガスを使用するドライエ
ッチングの採用及び配線の母体としてＡｌ合金膜を使用
する場合に添加される特にＣｕの比率の上昇に伴い、腐
食に対するマージンが低下する。つまり、ドライエッチ
ングの採用はＣｌ原子によるＡｌ合金膜の腐食を誘発
し、Ａｌ合金膜中に添加されるＣｕの比率の上昇は電池
作用によるＡｌ合金膜の腐食速度を速める。前記積層配
線は、下地のバリアメタル膜が電池作用を誘発するの
で、さらに腐食に対するマージンを低下する。
【０００６】通常、このような腐食に対するマージンア
ップについては、半導体集積回路装置の形成プロセス中
に防食処理を追加することで対処がなされている。防食
処理は一般的に下記の方法で行われる。
ップについては、半導体集積回路装置の形成プロセス中
に防食処理を追加することで対処がなされている。防食
処理は一般的に下記の方法で行われる。
【０００７】まず、基板上の全面に、バリアメタル膜、
Ａｌ合金膜（又はＡｌ膜）の夫々を順次積層した積層配
線形成膜を堆積する。
Ａｌ合金膜（又はＡｌ膜）の夫々を順次積層した積層配
線形成膜を堆積する。
【０００８】次に、前記積層配線形成膜の所定領域（積
層配線の形成領域）にフォトリソグラフィ技術で形成さ
れた有機系のレジストマスク（エッチングマスク）を形
成する。
層配線の形成領域）にフォトリソグラフィ技術で形成さ
れた有機系のレジストマスク（エッチングマスク）を形
成する。
【０００９】次に、前記エッチングマスクを使用し、Ｃ
ｌ系ガスを使用するドライエッチングを行い、積層配線
形成膜のエッチングマスク以外の領域を除去するととも
に、エッチングマスク下に残存する積層配線形成膜で積
層配線を形成する。この積層配線の側壁には前述のドラ
イエッチングの際にエッチングマスクから発生したカー
ボン系の物質を含むサイドウォールが形成される。前記
ドライエッチングの終了後に前記エッチングマスクは除
去される。
ｌ系ガスを使用するドライエッチングを行い、積層配線
形成膜のエッチングマスク以外の領域を除去するととも
に、エッチングマスク下に残存する積層配線形成膜で積
層配線を形成する。この積層配線の側壁には前述のドラ
イエッチングの際にエッチングマスクから発生したカー
ボン系の物質を含むサイドウォールが形成される。前記
ドライエッチングの終了後に前記エッチングマスクは除
去される。
【００１０】次に、前記積層配線の側壁に形成されたサ
イドウォール中にはドライエッチングのエッチャントで
あるＣｌが含まれるので、積層配線のＡｌ合金膜の腐食
の防止を目的として、水洗処理、乾燥処理等が順次行わ
れる。これらの処理は、前述のドライエッチングが行わ
れた後に大気に曝すことなく、同一真空系内（インライ
ン）及び窒素ガス等の雰囲気中において行われる。
イドウォール中にはドライエッチングのエッチャントで
あるＣｌが含まれるので、積層配線のＡｌ合金膜の腐食
の防止を目的として、水洗処理、乾燥処理等が順次行わ
れる。これらの処理は、前述のドライエッチングが行わ
れた後に大気に曝すことなく、同一真空系内（インライ
ン）及び窒素ガス等の雰囲気中において行われる。
【００１１】この防食処理が施された積層配線は、半導
体集積回路装置に搭載された回路システムを構成する半
導体素子間の結線に使用され、又外部装置と接続を行う
外部端子（ボンディングパッド）としても使用される。
外部端子は通常ボンディングワイヤが電気的に接続され
る。
体集積回路装置に搭載された回路システムを構成する半
導体素子間の結線に使用され、又外部装置と接続を行う
外部端子（ボンディングパッド）としても使用される。
外部端子は通常ボンディングワイヤが電気的に接続され
る。
【００１２】
【発明が解決しようとする課題】本発明者は、前述の配
線形成技術において、下記の問題点を見出した。
線形成技術において、下記の問題点を見出した。
【００１３】（１）前述の半導体集積回路装置に採用さ
れる防食処理は、ドライエッチングにより積層配線を形
成した後に、水洗処理、乾燥処理等を含む後処理として
追加される。このため、半導体集積回路装置の形成プロ
セスの形成工程数が増加する。
れる防食処理は、ドライエッチングにより積層配線を形
成した後に、水洗処理、乾燥処理等を含む後処理として
追加される。このため、半導体集積回路装置の形成プロ
セスの形成工程数が増加する。
【００１４】（２）また、前述のドライエッチング中
に、このエッチングガスとして使用されるＣｌが影響
し、エッチングマスクの寸法に比べてドライエッチング
後の積層配線の加工寸法が小さくなる、所謂サイドエッ
チングが発生する。サイドエッチング量を積層配線の膜
厚方向のエッチング量で割った場合、サイドエッチング
の割合は約２５〔％〕にも達する。このため、半導体集
積回路装置の形成プロセスにおいて、積層配線の加工精
度が低下し、又積層配線の加工時のエッチング制御性が
低下する。
に、このエッチングガスとして使用されるＣｌが影響
し、エッチングマスクの寸法に比べてドライエッチング
後の積層配線の加工寸法が小さくなる、所謂サイドエッ
チングが発生する。サイドエッチング量を積層配線の膜
厚方向のエッチング量で割った場合、サイドエッチング
の割合は約２５〔％〕にも達する。このため、半導体集
積回路装置の形成プロセスにおいて、積層配線の加工精
度が低下し、又積層配線の加工時のエッチング制御性が
低下する。
【００１５】（３）また、前述の半導体集積回路装置の
外部端子は、ボンディングワイヤが直接々続され、外部
からボンディングワイヤを通して外部端子に達する水分
浸入経路が短いので、非常に腐食し易い。
外部端子は、ボンディングワイヤが直接々続され、外部
からボンディングワイヤを通して外部端子に達する水分
浸入経路が短いので、非常に腐食し易い。
【００１６】本発明の目的は、下記のとおりである。
【００１７】（１）基板上にＡｌ若しくはＡｌ合金の単
層膜又はそれを主体とする積層膜で形成される配線を形
成する配線部材において、前記配線の防食プロセスを確
保するとともに、形成プロセスの工程数を削減する。
層膜又はそれを主体とする積層膜で形成される配線を形
成する配線部材において、前記配線の防食プロセスを確
保するとともに、形成プロセスの工程数を削減する。
【００１８】（２）前記目的（１）を達成するととも
に、前記配線の加工精度を向上する。
に、前記配線の加工精度を向上する。
【００１９】（３）基板上にＡｌ若しくはＡｌ合金の単
層膜又はそれを主体とする積層膜で形成される端子（外
部端子）が配置され、この端子にワイヤが接続される配
線部材において、前記端子とワイヤとの電気的な導通を
確保するとともに、前記端子の腐食を防止する。
層膜又はそれを主体とする積層膜で形成される端子（外
部端子）が配置され、この端子にワイヤが接続される配
線部材において、前記端子とワイヤとの電気的な導通を
確保するとともに、前記端子の腐食を防止する。
【００２０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００２１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。
【００２２】（１）基板上に配線を形成する配線部材の
形成方法において、下記工程（Ａ）乃至工程（Ｄ）を備
えたことを特徴とする。（Ａ）基板の表面上にアルミニ
ウム膜若しくはアルミニウム合金膜又はそれを主体とす
る積層膜で形成される配線形成膜を堆積する工程、
（Ｂ）前記配線形成膜の一部の表面上にエッチングマス
クを形成する工程、（Ｃ）前記エッチングマスクを使用
し、Ｃｌガス若しくはＣｌ系ガスを主体とするエッチン
グガスに酸素若しくは窒素を混入してドライエッチング
を行い、配線形成膜のエッチングマスク以外の領域を除
去し、エッチングマスク下に残存する配線形成膜で配線
を形成するとともに、前記エッチングガス中に混入され
た酸素若しくは窒素で配線の形成中にこの配線の側壁に
酸化被膜若しくは窒化被膜を形成する工程、（Ｄ）前記
エッチングマスクを除去する工程。
形成方法において、下記工程（Ａ）乃至工程（Ｄ）を備
えたことを特徴とする。（Ａ）基板の表面上にアルミニ
ウム膜若しくはアルミニウム合金膜又はそれを主体とす
る積層膜で形成される配線形成膜を堆積する工程、
（Ｂ）前記配線形成膜の一部の表面上にエッチングマス
クを形成する工程、（Ｃ）前記エッチングマスクを使用
し、Ｃｌガス若しくはＣｌ系ガスを主体とするエッチン
グガスに酸素若しくは窒素を混入してドライエッチング
を行い、配線形成膜のエッチングマスク以外の領域を除
去し、エッチングマスク下に残存する配線形成膜で配線
を形成するとともに、前記エッチングガス中に混入され
た酸素若しくは窒素で配線の形成中にこの配線の側壁に
酸化被膜若しくは窒化被膜を形成する工程、（Ｄ）前記
エッチングマスクを除去する工程。
【００２３】（２）前記手段（１）に記載のドライエッ
チングは、反応雰囲気中に１〜１００００〔ｐｐｍ〕の
範囲の残留酸素を含み、６００〔℃〕以下の基板温度に
設定された条件下において行われる。
チングは、反応雰囲気中に１〜１００００〔ｐｐｍ〕の
範囲の残留酸素を含み、６００〔℃〕以下の基板温度に
設定された条件下において行われる。
【００２４】（３）前記手段（１）又は手段（２）に記
載のドライエッチングは、酸素を含むガス雰囲気中にお
いて酸素ラジカル若しくは酸素イオンを発生する、又は
窒素を含むガス雰囲気中において窒素ラジカル若しくは
窒素イオンを発生するプラズマ放電若しくはマイクロ波
放電が併用される。
載のドライエッチングは、酸素を含むガス雰囲気中にお
いて酸素ラジカル若しくは酸素イオンを発生する、又は
窒素を含むガス雰囲気中において窒素ラジカル若しくは
窒素イオンを発生するプラズマ放電若しくはマイクロ波
放電が併用される。
【００２５】（４）前記手段（１）乃至（３）に記載の
夫々のドライエッチングは、配線形成膜の表面層にＰ
ｄ、Ｐｔ等の第ＶIII 族の元素をイオン打込み装置で導
入した後に行われる。
夫々のドライエッチングは、配線形成膜の表面層にＰ
ｄ、Ｐｔ等の第ＶIII 族の元素をイオン打込み装置で導
入した後に行われる。
【００２６】（５）基板上に形成された端子にワイヤが
電気的に接続される配線部材の形成方法において、下記
工程（Ａ）乃至工程（Ｃ）を備えたことを特徴とする。
（Ａ）基板の表面上にアルミニウム膜若しくはアルミニ
ウム合金膜又はそれを主体とする積層膜で形成される端
子を形成する工程、（Ｂ）酸素を含むガス雰囲気中にお
いて酸素ラジカル若しくは酸素イオンを発生する、又は
窒素を含むガス雰囲気中において窒素ラジカル若しくは
窒素イオンを発生するプラズマ放電若しくはマイクロ波
放電を行い、前記端子のアルミニウム膜若しくはアルミ
ニウム合金膜の表面に酸化被膜又は窒化被膜を形成する
工程、（Ｃ）前記端子の表面上に前記酸化被膜又は窒化
被膜を介在してワイヤを電気的に接続する工程。
電気的に接続される配線部材の形成方法において、下記
工程（Ａ）乃至工程（Ｃ）を備えたことを特徴とする。
（Ａ）基板の表面上にアルミニウム膜若しくはアルミニ
ウム合金膜又はそれを主体とする積層膜で形成される端
子を形成する工程、（Ｂ）酸素を含むガス雰囲気中にお
いて酸素ラジカル若しくは酸素イオンを発生する、又は
窒素を含むガス雰囲気中において窒素ラジカル若しくは
窒素イオンを発生するプラズマ放電若しくはマイクロ波
放電を行い、前記端子のアルミニウム膜若しくはアルミ
ニウム合金膜の表面に酸化被膜又は窒化被膜を形成する
工程、（Ｃ）前記端子の表面上に前記酸化被膜又は窒化
被膜を介在してワイヤを電気的に接続する工程。
【００２７】
【作用】上述した手段（１）によれば、下記の作用効果
が得られる。
が得られる。
【００２８】（Ａ）前記配線形成膜にドライエッチング
を施し、配線を形成する工程において、ドライエッチン
グの進行中に配線の側壁に電気絶縁性の高い酸化被膜若
しくは窒化被膜を形成でき、前記配線のＡｌ膜若しくは
Ａｌ合金膜の表面特に側壁に前記酸化被膜若しくは窒化
被膜を介在してエッチングガスのＣｌ（エッチャント）
が付着するので、前記配線のＡｌとＣｌとの間の電子の
授受反応を防止し、配線の腐食を防止できる。この結
果、前記ドライエッチング後に、配線の腐食を防止する
目的で行われる水洗処理、乾燥処理等の後処理を廃止で
きるので、配線部材の形成工程数を削減できる。
を施し、配線を形成する工程において、ドライエッチン
グの進行中に配線の側壁に電気絶縁性の高い酸化被膜若
しくは窒化被膜を形成でき、前記配線のＡｌ膜若しくは
Ａｌ合金膜の表面特に側壁に前記酸化被膜若しくは窒化
被膜を介在してエッチングガスのＣｌ（エッチャント）
が付着するので、前記配線のＡｌとＣｌとの間の電子の
授受反応を防止し、配線の腐食を防止できる。この結
果、前記ドライエッチング後に、配線の腐食を防止する
目的で行われる水洗処理、乾燥処理等の後処理を廃止で
きるので、配線部材の形成工程数を削減できる。
【００２９】（Ｂ）前記配線の側壁に腐食を防止する目
的で形成される酸化被膜若しくは窒化被膜がドライエッ
チング中に形成できるので、この酸化被膜若しくは窒化
被膜を形成する工程に相当する分、配線部材の形成工程
数を削減できる。
的で形成される酸化被膜若しくは窒化被膜がドライエッ
チング中に形成できるので、この酸化被膜若しくは窒化
被膜を形成する工程に相当する分、配線部材の形成工程
数を削減できる。
【００３０】（Ｃ）前記ドライエッチング中に配線の側
壁に酸化被膜若しくは窒化被膜が形成され、この酸化被
膜若しくは窒化被膜がドライエッチングに対するエッチ
ングストッパとして使用されるので、配線のサイドエッ
チング量を減少し、配線の加工精度を向上できる。
壁に酸化被膜若しくは窒化被膜が形成され、この酸化被
膜若しくは窒化被膜がドライエッチングに対するエッチ
ングストッパとして使用されるので、配線のサイドエッ
チング量を減少し、配線の加工精度を向上できる。
【００３１】上述した手段（２）によれば、前記残留酸
素が１〔ｐｐｍ〕を越えると、配線の側壁に酸化被膜を
形成でき、しかも異方性を確保した状態でドライエッチ
ングを行うことができるとともに、残留酸素が１０００
０〔ｐｐｍ〕以下の範囲においては、配線形成膜のエッ
チングマスク以外の領域の表面に厚い酸化被膜が形成さ
れないので、ドライエッチングが進行できない弊害を防
止できる。また、基板温度を６００〔℃〕以下に設定し
たので、配線のＡｌの溶融を防止できる。
素が１〔ｐｐｍ〕を越えると、配線の側壁に酸化被膜を
形成でき、しかも異方性を確保した状態でドライエッチ
ングを行うことができるとともに、残留酸素が１０００
０〔ｐｐｍ〕以下の範囲においては、配線形成膜のエッ
チングマスク以外の領域の表面に厚い酸化被膜が形成さ
れないので、ドライエッチングが進行できない弊害を防
止できる。また、基板温度を６００〔℃〕以下に設定し
たので、配線のＡｌの溶融を防止できる。
【００３２】上述した手段（３）によれば、前記プラズ
マ放電若しくはマイクロ波放電で発生した酸素ラジカル
若しくは酸素イオン、又は窒素ラジカル若しくは窒素イ
オンで物理的に配線のＡｌ表面を叩いてＡｌ原子の配列
を乱し（改質し）、Ａｌと酸素又は窒素との結合を促進
できるので、配線の側壁に酸化被膜若しくは窒化被膜を
短時間に確実に形成できる。
マ放電若しくはマイクロ波放電で発生した酸素ラジカル
若しくは酸素イオン、又は窒素ラジカル若しくは窒素イ
オンで物理的に配線のＡｌ表面を叩いてＡｌ原子の配列
を乱し（改質し）、Ａｌと酸素又は窒素との結合を促進
できるので、配線の側壁に酸化被膜若しくは窒化被膜を
短時間に確実に形成できる。
【００３３】上述した手段（４）によれば、ドライエッ
チング中に配線の側壁に第ＶIII 族の元素を含む緻密な
膜質のＡｌの酸化被膜若しくは窒化被膜を形成できるの
で、配線の耐食性がより向上できるとともに、熱処理
（例えば水素アニール）を施した後の耐食性も向上でき
る。
チング中に配線の側壁に第ＶIII 族の元素を含む緻密な
膜質のＡｌの酸化被膜若しくは窒化被膜を形成できるの
で、配線の耐食性がより向上できるとともに、熱処理
（例えば水素アニール）を施した後の耐食性も向上でき
る。
【００３４】上述した手段（５）によれば、前記端子の
表面とワイヤとの電気的な接続がなされるとともに、前
記端子のワイヤが接続される以外の表面に酸化被膜若し
くは窒化被膜が形成されるので、端子の腐食を防止でき
る。
表面とワイヤとの電気的な接続がなされるとともに、前
記端子のワイヤが接続される以外の表面に酸化被膜若し
くは窒化被膜が形成されるので、端子の腐食を防止でき
る。
【００３５】以下、本発明の構成について、半導体集積
回路装置に使用される積層配線、外部端子の夫々に本発
明を適用した一実施例とともに説明する。
回路装置に使用される積層配線、外部端子の夫々に本発
明を適用した一実施例とともに説明する。
【００３６】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００３７】
【実施例】（実 施 例 １）本実施例１は、半導体集積
回路装置の積層配線に本発明を適用した、本発明の第１
実施例である。
回路装置の積層配線に本発明を適用した、本発明の第１
実施例である。
【００３８】本発明の一実施例である半導体集積回路装
置の積層配線の形成方法について、図１乃至図３（各形
成工程毎に示す要部断面図）を使用し、簡単に説明す
る。
置の積層配線の形成方法について、図１乃至図３（各形
成工程毎に示す要部断面図）を使用し、簡単に説明す
る。
【００３９】まず、単結晶珪素からなる半導体基板１の
主面の非活性領域に素子分離絶縁膜２を形成し、この素
子分離絶縁膜２で周囲を規定された領域内において、半
導体基板１の主面の活性領域に図示しない半導体素子を
形成する。前記素子分離絶縁膜２は例えば半導体基板１
の主面の非活性領域を選択的に熱酸化し形成された酸化
珪素膜で形成される。半導体素子は例えばＭＩＳＦＥＴ
が形成される。
主面の非活性領域に素子分離絶縁膜２を形成し、この素
子分離絶縁膜２で周囲を規定された領域内において、半
導体基板１の主面の活性領域に図示しない半導体素子を
形成する。前記素子分離絶縁膜２は例えば半導体基板１
の主面の非活性領域を選択的に熱酸化し形成された酸化
珪素膜で形成される。半導体素子は例えばＭＩＳＦＥＴ
が形成される。
【００４０】次に、前記半導体素子、素子分離絶縁膜２
の夫々を被覆する層間絶縁膜３を形成する。層間絶縁膜
３は例えば酸化珪素膜の単層膜若しくはそれを主体とす
る積層膜で形成される。
の夫々を被覆する層間絶縁膜３を形成する。層間絶縁膜
３は例えば酸化珪素膜の単層膜若しくはそれを主体とす
る積層膜で形成される。
【００４１】次に、前記層間絶縁膜３の半導体素子の領
域にこの半導体素子の電極が露出する接続孔（コンタク
トホール）を形成し、この後、層間絶縁膜３の表面上の
全域に積層配線形成膜４を堆積する。積層配線形成膜４
はバリアメタル膜４Ａ、Ａｌ合金膜４Ｂの夫々を順次積
層した積層膜で形成される。
域にこの半導体素子の電極が露出する接続孔（コンタク
トホール）を形成し、この後、層間絶縁膜３の表面上の
全域に積層配線形成膜４を堆積する。積層配線形成膜４
はバリアメタル膜４Ａ、Ａｌ合金膜４Ｂの夫々を順次積
層した積層膜で形成される。
【００４２】前記バリアメタル膜４Ａは上層のＡｌ合金
膜４Ｂがエレクトロマイグレーション現象で断線した場
合にこの断線個所を電気的に接続できる（エレクトロマ
イグレーション耐性を向上できる）。また、バリアメタ
ル膜４Ａは、Ａｌ合金膜４ＢのＡｌ結晶粒の成長を抑制
し、Ａｌ合金膜４Ｂの配線幅方向に横切るＡｌ結晶粒界
を低減し、ストレスマイグレーション耐性を向上でき
る。また、バリアメタル膜４Ｂは、半導体素子例えばＭ
ＩＳＦＥＴのソース領域やドレイン領域のＳｉとＡｌ合
金膜４ＢのＡｌとの相互拡散に基づくアロイスパイク耐
性を向上できる。
膜４Ｂがエレクトロマイグレーション現象で断線した場
合にこの断線個所を電気的に接続できる（エレクトロマ
イグレーション耐性を向上できる）。また、バリアメタ
ル膜４Ａは、Ａｌ合金膜４ＢのＡｌ結晶粒の成長を抑制
し、Ａｌ合金膜４Ｂの配線幅方向に横切るＡｌ結晶粒界
を低減し、ストレスマイグレーション耐性を向上でき
る。また、バリアメタル膜４Ｂは、半導体素子例えばＭ
ＩＳＦＥＴのソース領域やドレイン領域のＳｉとＡｌ合
金膜４ＢのＡｌとの相互拡散に基づくアロイスパイク耐
性を向上できる。
【００４３】バリアメタル膜４Ａは、Ｗ、ＴｉＷ、Ｔｉ
Ｎ、ＭｏＳｉχ等、高融点金属又はそれを主体として形
成され、例えば２００〔ｎｍ〕の膜厚で形成する。
Ｎ、ＭｏＳｉχ等、高融点金属又はそれを主体として形
成され、例えば２００〔ｎｍ〕の膜厚で形成する。
【００４４】前記Ａｌ合金膜４Ｂは、電流経路の主体
（基本的に電流を流す部分）として形成され、半導体集
積回路装置に搭載された回路システムの動作速度の高速
化を目的として抵抗値が小さいＡｌを主成分として構成
される。Ａｌ合金膜４Ｂは、エレクトロマイグレーショ
ン耐性の向上を目的として、例えば ０.５〔ｗｔ％〕の
Ｃｕが添加されるとともに、アロイスパイク耐性の向上
を目的として、例えば１〔ｗｔ％〕のＳｉが添加され
る。
（基本的に電流を流す部分）として形成され、半導体集
積回路装置に搭載された回路システムの動作速度の高速
化を目的として抵抗値が小さいＡｌを主成分として構成
される。Ａｌ合金膜４Ｂは、エレクトロマイグレーショ
ン耐性の向上を目的として、例えば ０.５〔ｗｔ％〕の
Ｃｕが添加されるとともに、アロイスパイク耐性の向上
を目的として、例えば１〔ｗｔ％〕のＳｉが添加され
る。
【００４５】Ａｌ合金膜４Ｂは、スパッタ法又は蒸着法
で堆積され、例えば３００〜１０００〔ｎｍ〕の膜厚で
形成される。このＡｌ合金膜４Ｂは、前記バリアメタル
膜４Ａの堆積後、大気に曝すことなく、同一真空系内に
おいて形成される。また、積層配線形成膜４の上層は、
Ａｌ膜又はＡｌ合金膜としてＡｌ−Ｓｉ膜、Ａｌ−Ｃｕ
−Ｓｉ膜、Ａｌ−Ｐｄ−Ｓｉ膜のいずれかを使用しても
よい。
で堆積され、例えば３００〜１０００〔ｎｍ〕の膜厚で
形成される。このＡｌ合金膜４Ｂは、前記バリアメタル
膜４Ａの堆積後、大気に曝すことなく、同一真空系内に
おいて形成される。また、積層配線形成膜４の上層は、
Ａｌ膜又はＡｌ合金膜としてＡｌ−Ｓｉ膜、Ａｌ−Ｃｕ
−Ｓｉ膜、Ａｌ−Ｐｄ−Ｓｉ膜のいずれかを使用しても
よい。
【００４６】次に、図１に示すように、前記積層配線形
成膜４の表面上の所定の領域（積層配線の形成領域）に
エッチングマスク５を形成する。エッチングマスク５
は、フォトリソグラフィ技術で加工され、有機系の感光
性樹脂で形成される。
成膜４の表面上の所定の領域（積層配線の形成領域）に
エッチングマスク５を形成する。エッチングマスク５
は、フォトリソグラフィ技術で加工され、有機系の感光
性樹脂で形成される。
【００４７】次に、図２に示すように、前記エッチング
マスク５を使用し、ドライエッチング（反応性スパッタ
エッチング又は反応性イオンエッチング）を行い、積層
配線形成膜４のエッチングマスク５以外の領域を除去す
るとともに、エッチングマスク５下に残存する積層配線
形成膜４で積層配線４を形成する。前記ドライエッチン
グは例えばＣｌ2、ＢＣｌ3、ＣＣｌ4、ＳｉＣｌ4のいず
れかのガスをエッチングガスとして使用する。
マスク５を使用し、ドライエッチング（反応性スパッタ
エッチング又は反応性イオンエッチング）を行い、積層
配線形成膜４のエッチングマスク５以外の領域を除去す
るとともに、エッチングマスク５下に残存する積層配線
形成膜４で積層配線４を形成する。前記ドライエッチン
グは例えばＣｌ2、ＢＣｌ3、ＣＣｌ4、ＳｉＣｌ4のいず
れかのガスをエッチングガスとして使用する。
【００４８】このドライエッチングは、エッチングガス
中に酸素（Ｏ2 ）が混入され（酸素を含むガス雰囲気中
においてエッチングが行われ）、エッチング中に積層配
線４のＡｌ合金膜４Ｂの側壁にＡｌ、Ｏの酸化反応に基
づく酸化被膜（ＡｌＯ）４Ｃが生成される。つまり、酸
化被膜４Ｃは、Ａｌ合金膜４Ｂの膜厚方向のエッチング
（縦方向のエッチング）の進行に伴い、Ａｌ合金膜４Ｂ
の側壁が露出される毎に生成される。
中に酸素（Ｏ2 ）が混入され（酸素を含むガス雰囲気中
においてエッチングが行われ）、エッチング中に積層配
線４のＡｌ合金膜４Ｂの側壁にＡｌ、Ｏの酸化反応に基
づく酸化被膜（ＡｌＯ）４Ｃが生成される。つまり、酸
化被膜４Ｃは、Ａｌ合金膜４Ｂの膜厚方向のエッチング
（縦方向のエッチング）の進行に伴い、Ａｌ合金膜４Ｂ
の側壁が露出される毎に生成される。
【００４９】図４（Ａｌ配線の腐食量と表面処理の雰囲
気との関係図）に、ドライエッチング後に行われた超加
速寿命試験(Ｐressure Ｃooker Ｔest）後のＡｌ配線の
電気抵抗をドライエッチング前のＡｌ配線の初期の電気
抵抗で割った値とドライエッチングにおけるプラズマ雰
囲気中の酸素濃度〔ｐｐｍ〕との相関々係を示す。Ａｌ
配線の電気抵抗の変化はＡｌ配線の腐食に基づく断面々
積の変化に比例し、このＡｌ配線の電気抵抗の変化が小
さいほど、Ａｌ配線の表面の腐食の割合が小さい。超加
速寿命試験は１２１〔℃〕、約２×１０5 〔Ｐａ〕、１
００〔％〕飽和水蒸気圧の条件下において行われる。
気との関係図）に、ドライエッチング後に行われた超加
速寿命試験(Ｐressure Ｃooker Ｔest）後のＡｌ配線の
電気抵抗をドライエッチング前のＡｌ配線の初期の電気
抵抗で割った値とドライエッチングにおけるプラズマ雰
囲気中の酸素濃度〔ｐｐｍ〕との相関々係を示す。Ａｌ
配線の電気抵抗の変化はＡｌ配線の腐食に基づく断面々
積の変化に比例し、このＡｌ配線の電気抵抗の変化が小
さいほど、Ａｌ配線の表面の腐食の割合が小さい。超加
速寿命試験は１２１〔℃〕、約２×１０5 〔Ｐａ〕、１
００〔％〕飽和水蒸気圧の条件下において行われる。
【００５０】図４に示すように、酸素濃度が１〔ｐｐ
ｍ〕を越えた時点において、ドライエッチング前のＡｌ
配線の電気抵抗と超加速寿命試験後のＡｌ配線の電気抵
抗との差が極端に小さくなる。つまり、酸素濃度が１
〔ｐｐｍ〕を越えると、Ａｌ配線の表面にＡｌＯが生成
され、超加速寿命試験においてＡｌ配線の表面が腐食さ
れる割合が減少し、この結果、Ａｌ配線の断面々積（電
流経路の断面積）に腐食に基づく変化が発生しない。ま
た、データは示していないが、酸素濃度が１００００
〔ｐｐｍ〕を越えると、Ａｌ配線のドライエッチングを
行う表面に厚い酸化被膜が生成され、ドライエッチング
の特性が極端に劣化する（ドライエッチングができなく
なる）。すなわち、酸素濃度は１〜１００００〔ｐｐ
ｍ〕の範囲で行われる。本実施例において、前記ドライ
エッチングは１０〔ｐｐｍ〕の酸素濃度で行われる。
ｍ〕を越えた時点において、ドライエッチング前のＡｌ
配線の電気抵抗と超加速寿命試験後のＡｌ配線の電気抵
抗との差が極端に小さくなる。つまり、酸素濃度が１
〔ｐｐｍ〕を越えると、Ａｌ配線の表面にＡｌＯが生成
され、超加速寿命試験においてＡｌ配線の表面が腐食さ
れる割合が減少し、この結果、Ａｌ配線の断面々積（電
流経路の断面積）に腐食に基づく変化が発生しない。ま
た、データは示していないが、酸素濃度が１００００
〔ｐｐｍ〕を越えると、Ａｌ配線のドライエッチングを
行う表面に厚い酸化被膜が生成され、ドライエッチング
の特性が極端に劣化する（ドライエッチングができなく
なる）。すなわち、酸素濃度は１〜１００００〔ｐｐ
ｍ〕の範囲で行われる。本実施例において、前記ドライ
エッチングは１０〔ｐｐｍ〕の酸素濃度で行われる。
【００５１】前記図２に示すように、積層配線４のＡｌ
合金膜４Ｂの側壁にはドライエッチング時にエッチング
マスク５の有機物質（例えばカーボン）を含むサイドウ
ォール５Ａが形成される。このサイドウォールはドライ
エッチングで使用されるＣｌを含むが、Ａｌ合金膜４Ｂ
の側壁は酸化被膜４Ｃが生成されているので、Ａｌ合金
膜４Ｂは腐食されない。
合金膜４Ｂの側壁にはドライエッチング時にエッチング
マスク５の有機物質（例えばカーボン）を含むサイドウ
ォール５Ａが形成される。このサイドウォールはドライ
エッチングで使用されるＣｌを含むが、Ａｌ合金膜４Ｂ
の側壁は酸化被膜４Ｃが生成されているので、Ａｌ合金
膜４Ｂは腐食されない。
【００５２】次に、前記エッチングマスク５、サイドウ
ォール５Ｃの夫々を順次除去する。
ォール５Ｃの夫々を順次除去する。
【００５３】次に、図３に示すように、前記積層配線４
を被覆する保護膜６を形成する。
を被覆する保護膜６を形成する。
【００５４】これら一連の形成工程を施すことにより、
本実施例の半導体集積回路装置は完成する。
本実施例の半導体集積回路装置は完成する。
【００５５】本発明は、前述のドライエッチングにおい
て、酸素に変えて、エッチングガス中に窒素を混入し、
積層配線４のＡｌ合金膜４Ｂの側壁に窒化被膜を生成し
てもよい。
て、酸素に変えて、エッチングガス中に窒素を混入し、
積層配線４のＡｌ合金膜４Ｂの側壁に窒化被膜を生成し
てもよい。
【００５６】また、本発明は、前述のドライエッチング
にマイクロ波放電若しくはプラズマ放電を併用してもよ
い。この場合、マイクロ波放電若しくはプラズマ放電に
より発生させた酸素ラジカル若しくは酸素イオン（窒素
を使用する場合は、窒素ラジカル若しくは窒素イオン）
でＡｌ合金膜４Ｂの表面を物理的に叩き、Ａｌ合金膜４
Ｂの表面の原子の配列を乱して表面を改質するととも
に、Ａｌ合金膜４Ｂの表面に短時間に酸化被膜４Ｃ（若
しくは窒化被膜）を形成できる。
にマイクロ波放電若しくはプラズマ放電を併用してもよ
い。この場合、マイクロ波放電若しくはプラズマ放電に
より発生させた酸素ラジカル若しくは酸素イオン（窒素
を使用する場合は、窒素ラジカル若しくは窒素イオン）
でＡｌ合金膜４Ｂの表面を物理的に叩き、Ａｌ合金膜４
Ｂの表面の原子の配列を乱して表面を改質するととも
に、Ａｌ合金膜４Ｂの表面に短時間に酸化被膜４Ｃ（若
しくは窒化被膜）を形成できる。
【００５７】このように、本実施例１によれば、下記の
作用効果が得られる。
作用効果が得られる。
【００５８】（１）半導体基板１上に積層配線４を形成
する半導体集積回路装置の形成方法において、下記工程
（Ａ）乃至工程（Ｄ）を備えたことを特徴とする。
（Ａ）半導体基板１の表面上にＡｌ合金膜４Ｂを主体と
する積層配線形成膜４を堆積する工程、（Ｂ）前記積層
配線形成膜４の一部の表面上にエッチングマスク５を形
成する工程、（Ｃ）前記エッチングマスク５を使用し、
Ｃｌ若しくはＣｌ系ガスを主体とするエッチングガスに
酸素を混入してドライエッチングを行い、積層配線形成
膜４のエッチングマスク５以外の領域を除去し、エッチ
ングマスク５下に残存する積層配線形成膜４で積層配線
４を形成するとともに、前記エッチングガス中に混入さ
れた酸素で積層配線４の形成中にこの積層配線４のＡｌ
合金膜４Ｂの側壁に酸化被膜４Ｃを形成する工程、
（Ｄ）前記エッチングマスク５を除去する工程。
する半導体集積回路装置の形成方法において、下記工程
（Ａ）乃至工程（Ｄ）を備えたことを特徴とする。
（Ａ）半導体基板１の表面上にＡｌ合金膜４Ｂを主体と
する積層配線形成膜４を堆積する工程、（Ｂ）前記積層
配線形成膜４の一部の表面上にエッチングマスク５を形
成する工程、（Ｃ）前記エッチングマスク５を使用し、
Ｃｌ若しくはＣｌ系ガスを主体とするエッチングガスに
酸素を混入してドライエッチングを行い、積層配線形成
膜４のエッチングマスク５以外の領域を除去し、エッチ
ングマスク５下に残存する積層配線形成膜４で積層配線
４を形成するとともに、前記エッチングガス中に混入さ
れた酸素で積層配線４の形成中にこの積層配線４のＡｌ
合金膜４Ｂの側壁に酸化被膜４Ｃを形成する工程、
（Ｄ）前記エッチングマスク５を除去する工程。
【００５９】この構成により、下記の作用効果が得られ
る。（Ａ）前記積層配線形成膜４にドライエッチングを
施し、積層配線４を形成する工程において、ドライエッ
チングの進行中に積層配線４のＡｌ合金膜４Ｂの側壁に
電気絶縁性の高い酸化被膜４Ｃを形成でき、前記積層配
線４のＡｌ合金膜４Ｂの表面特に側壁に前記酸化被膜４
Ｃを介在してエッチングガスのＣｌ（エッチャント）が
付着するので、前記積層配線４のＡｌ合金膜４ＢのＡｌ
とＣｌとの間の電子の授受反応を防止し、積層配線４の
Ａｌ合金膜４Ｂの腐食を防止できる。この結果、前記ド
ライエッチング後に、積層配線４のＡｌ合金膜４Ｂの腐
食を防止する目的で行われる水洗処理、乾燥処理等の後
処理を廃止できるので、半導体集積回路装置の形成工程
数を削減できる。（Ｂ）前記積層配線４のＡｌ合金膜４
Ｂの側壁に腐食を防止する目的で形成される酸化被膜４
Ｃがドライエッチング中に形成できるので、この酸化被
膜４Ｃを形成する工程に相当する分、半導体集積回路装
置の形成工程数を削減できる。（Ｃ）前記ドライエッチ
ング中に積層配線４のＡｌ合金膜４Ｂの側壁に酸化被膜
４Ｃが形成され、この酸化被膜４Ｃがドライエッチング
に対するエッチングストッパとして使用されるので、積
層配線４のＡｌ合金膜４Ｂのサイドエッチング量を減少
し、積層配線４の加工精度を向上できる。
る。（Ａ）前記積層配線形成膜４にドライエッチングを
施し、積層配線４を形成する工程において、ドライエッ
チングの進行中に積層配線４のＡｌ合金膜４Ｂの側壁に
電気絶縁性の高い酸化被膜４Ｃを形成でき、前記積層配
線４のＡｌ合金膜４Ｂの表面特に側壁に前記酸化被膜４
Ｃを介在してエッチングガスのＣｌ（エッチャント）が
付着するので、前記積層配線４のＡｌ合金膜４ＢのＡｌ
とＣｌとの間の電子の授受反応を防止し、積層配線４の
Ａｌ合金膜４Ｂの腐食を防止できる。この結果、前記ド
ライエッチング後に、積層配線４のＡｌ合金膜４Ｂの腐
食を防止する目的で行われる水洗処理、乾燥処理等の後
処理を廃止できるので、半導体集積回路装置の形成工程
数を削減できる。（Ｂ）前記積層配線４のＡｌ合金膜４
Ｂの側壁に腐食を防止する目的で形成される酸化被膜４
Ｃがドライエッチング中に形成できるので、この酸化被
膜４Ｃを形成する工程に相当する分、半導体集積回路装
置の形成工程数を削減できる。（Ｃ）前記ドライエッチ
ング中に積層配線４のＡｌ合金膜４Ｂの側壁に酸化被膜
４Ｃが形成され、この酸化被膜４Ｃがドライエッチング
に対するエッチングストッパとして使用されるので、積
層配線４のＡｌ合金膜４Ｂのサイドエッチング量を減少
し、積層配線４の加工精度を向上できる。
【００６０】（２）前記手段（１）のドライエッチング
は、反応雰囲気中に１〜１００００〔ｐｐｍ〕の範囲の
残留酸素を含み、６００〔℃〕以下の基板温度に設定さ
れた条件下において行われる。この構成により、前記残
留酸素が１〔ｐｐｍ〕を越えると、積層配線４のＡｌ合
金膜４Ｂの側壁に酸化被膜４Ｃを形成でき、しかも異方
性を確保した状態でドライエッチングを行うことができ
るとともに、残留酸素が１００００〔ｐｐｍ〕以下の範
囲においては、積層配線形成膜４のエッチングマスク５
以外の領域の表面に厚い酸化被膜が形成されないので、
ドライエッチングが進行できない弊害を防止できる。ま
た、基板温度を６００〔℃〕以下に設定したので、積層
配線４のＡｌ合金膜４Ｂの溶融を防止できる。
は、反応雰囲気中に１〜１００００〔ｐｐｍ〕の範囲の
残留酸素を含み、６００〔℃〕以下の基板温度に設定さ
れた条件下において行われる。この構成により、前記残
留酸素が１〔ｐｐｍ〕を越えると、積層配線４のＡｌ合
金膜４Ｂの側壁に酸化被膜４Ｃを形成でき、しかも異方
性を確保した状態でドライエッチングを行うことができ
るとともに、残留酸素が１００００〔ｐｐｍ〕以下の範
囲においては、積層配線形成膜４のエッチングマスク５
以外の領域の表面に厚い酸化被膜が形成されないので、
ドライエッチングが進行できない弊害を防止できる。ま
た、基板温度を６００〔℃〕以下に設定したので、積層
配線４のＡｌ合金膜４Ｂの溶融を防止できる。
【００６１】（３）前記手段（１）又は手段（２）のド
ライエッチングは、酸素を含むガス雰囲気中において酸
素ラジカル若しくは酸素イオンを発生する（又は窒素を
含むガス雰囲気中において窒素ラジカル若しくは窒素イ
オンを発生する）プラズマ放電若しくはマイクロ波放電
が併用される。この構成により、前記プラズマ放電若し
くはマイクロ波放電で発生した酸素ラジカル若しくは酸
素イオン（又は窒素ラジカル若しくは窒素イオン）で物
理的に積層配線４のＡｌ合金膜４Ｂの表面を叩いてＡｌ
原子の配列を乱し（改質し）、Ａｌと酸素（又は窒素）
との結合を促進できるので、積層配線４のＡｌ合金膜４
Ｂの側壁に酸化被膜４Ｃ（若しくは窒化被膜）を短時間
に確実に形成できる。
ライエッチングは、酸素を含むガス雰囲気中において酸
素ラジカル若しくは酸素イオンを発生する（又は窒素を
含むガス雰囲気中において窒素ラジカル若しくは窒素イ
オンを発生する）プラズマ放電若しくはマイクロ波放電
が併用される。この構成により、前記プラズマ放電若し
くはマイクロ波放電で発生した酸素ラジカル若しくは酸
素イオン（又は窒素ラジカル若しくは窒素イオン）で物
理的に積層配線４のＡｌ合金膜４Ｂの表面を叩いてＡｌ
原子の配列を乱し（改質し）、Ａｌと酸素（又は窒素）
との結合を促進できるので、積層配線４のＡｌ合金膜４
Ｂの側壁に酸化被膜４Ｃ（若しくは窒化被膜）を短時間
に確実に形成できる。
【００６２】（実 施 例 ２）本実施例２は、ワイヤが
接続される外部端子（ボンディングパッド）を有する半
導体集積回路装置に本発明を適用した、本発明の第２実
施例である。
接続される外部端子（ボンディングパッド）を有する半
導体集積回路装置に本発明を適用した、本発明の第２実
施例である。
【００６３】本発明の実施例２である半導体集積回路装
置の外部端子の形成方法について、図５及び図６（各形
成工程毎に示す要部断面図）を使用し、簡単に説明す
る。
置の外部端子の形成方法について、図５及び図６（各形
成工程毎に示す要部断面図）を使用し、簡単に説明す
る。
【００６４】前述の実施例１と同様の形成方法を使用
し、積層配線４と同一配線層で外部端子４Ｐを形成する
（図５参照）。つまり、この外部端子４Ｐは積層配線４
と同様にバリアメタル膜４Ａ、Ａｌ合金膜４Ｂの夫々を
積層した積層膜で形成される。
し、積層配線４と同一配線層で外部端子４Ｐを形成する
（図５参照）。つまり、この外部端子４Ｐは積層配線４
と同様にバリアメタル膜４Ａ、Ａｌ合金膜４Ｂの夫々を
積層した積層膜で形成される。
【００６５】次に、前記外部端子４Ｐを被覆する保護膜
６を形成した後、外部端子４Ｐの形成領域において、保
護膜６にボンディング開口６Ａを形成する。ボンディン
グ開口６Ａは、例えばフォトリソグラフィ技術で形成さ
れるエッチングマスクを使用し、プラズマエッチングを
施すことにより形成できる。
６を形成した後、外部端子４Ｐの形成領域において、保
護膜６にボンディング開口６Ａを形成する。ボンディン
グ開口６Ａは、例えばフォトリソグラフィ技術で形成さ
れるエッチングマスクを使用し、プラズマエッチングを
施すことにより形成できる。
【００６６】次に、図５に示すように、保護膜６に形成
されたボンディング開口６Ａから露出する外部端子４Ｐ
の表面に例えばプラズマ処理によって酸化被膜（又は窒
化被膜）４Ｄを形成する。この酸化被膜４Ｄは、ボンデ
ィングの際に加圧及び超音波が加わり、破壊されるの
で、外部端子４Ｐと後にその表面に接続されるボンディ
ングワイヤ（７）との間に介在した場合においても、両
者間の電気的な導入を確保できる。
されたボンディング開口６Ａから露出する外部端子４Ｐ
の表面に例えばプラズマ処理によって酸化被膜（又は窒
化被膜）４Ｄを形成する。この酸化被膜４Ｄは、ボンデ
ィングの際に加圧及び超音波が加わり、破壊されるの
で、外部端子４Ｐと後にその表面に接続されるボンディ
ングワイヤ（７）との間に介在した場合においても、両
者間の電気的な導入を確保できる。
【００６７】次に、図６に示すように、前記ボンディン
グ開口６Ａを通して、外部端子４Ｐの表面にボンディン
グワイヤ７を接続する。ボンディングワイヤ７はＡｕワ
イヤ又はＣｕワイヤを使用する。このボンディングワイ
ヤ７は、外部端子４Ｐに強固に接合できる。しかも、外
部端子４Ｐのボンディングワイヤ７が接続されない領域
は、酸化被膜４Ｄで被覆されているので、腐食が防止で
きる。
グ開口６Ａを通して、外部端子４Ｐの表面にボンディン
グワイヤ７を接続する。ボンディングワイヤ７はＡｕワ
イヤ又はＣｕワイヤを使用する。このボンディングワイ
ヤ７は、外部端子４Ｐに強固に接合できる。しかも、外
部端子４Ｐのボンディングワイヤ７が接続されない領域
は、酸化被膜４Ｄで被覆されているので、腐食が防止で
きる。
【００６８】このように、半導体基板１上に形成された
外部端子４Ｐにボンディングワイヤ７が電気的に接続さ
れる半導体集積回路装置の形成方法において、下記工程
（Ａ）乃至工程（Ｃ）を備えたことを特徴とする。
（Ａ）半導体基板１の表面上にＡｌ合金膜４Ｂを主体と
する積層膜で形成される外部端子４Ｐを形成する工程、
（Ｂ）酸素を含むガス雰囲気中において酸素ラジカル若
しくは酸素イオンを発生するプラズマ放電若しくはマイ
クロ波放電を行い、前記外部端子４ＰのＡｌ合金膜４Ｂ
の表面に酸化被膜４Ｄを形成する工程、（Ｃ）前記外部
端子４Ｐの表面上に前記酸化被膜４Ｄを介在してボンデ
ィングワイヤ７を電気的に接続する工程。この構成によ
り、前記外部端子４Ｐの表面とボンディングワイヤ７と
の電気的な接続がなされるとともに、前記外部端子４Ｐ
のボンディングワイヤ７が接続される以外の表面に酸化
被膜４Ｄが形成されるので、外部端子４Ｐの腐食を防止
できる。
外部端子４Ｐにボンディングワイヤ７が電気的に接続さ
れる半導体集積回路装置の形成方法において、下記工程
（Ａ）乃至工程（Ｃ）を備えたことを特徴とする。
（Ａ）半導体基板１の表面上にＡｌ合金膜４Ｂを主体と
する積層膜で形成される外部端子４Ｐを形成する工程、
（Ｂ）酸素を含むガス雰囲気中において酸素ラジカル若
しくは酸素イオンを発生するプラズマ放電若しくはマイ
クロ波放電を行い、前記外部端子４ＰのＡｌ合金膜４Ｂ
の表面に酸化被膜４Ｄを形成する工程、（Ｃ）前記外部
端子４Ｐの表面上に前記酸化被膜４Ｄを介在してボンデ
ィングワイヤ７を電気的に接続する工程。この構成によ
り、前記外部端子４Ｐの表面とボンディングワイヤ７と
の電気的な接続がなされるとともに、前記外部端子４Ｐ
のボンディングワイヤ７が接続される以外の表面に酸化
被膜４Ｄが形成されるので、外部端子４Ｐの腐食を防止
できる。
【００６９】（実 施 例 ３）本実施例３は、前記実施
例１で説明した積層配線又は実施例２で説明した外部端
子の防食効果をより高めた、本発明の第３実施例であ
る。
例１で説明した積層配線又は実施例２で説明した外部端
子の防食効果をより高めた、本発明の第３実施例であ
る。
【００７０】本実施例３は、前記実施例１の積層配線形
成膜４を形成した後に、この積層配線形成膜４のＡｌ合
金膜４Ｂの表面層にＰｄ、Ｐｔ等の第ＶIII族の元素を
イオン打込み装置で導入し、この後、積層配線形成膜４
にドライエッチングを施し、積層配線４を形成する。Ｐ
ｄ、Ｐｔ等の元素は１０15〜１０20〔atoms／cm3〕程度
の濃度で導入される。これらの元素はドライエッチング
中に積層配線４のＡｌ合金膜４Ｂの表面に生成される酸
化被膜４Ｃ中に取り込まれ（Ｐｄ又はＰｔを含むＡｌの
酸化膜が生成され）、この酸化被膜４Ｃは、緻密な膜質
となり、防食性がより高まる。
成膜４を形成した後に、この積層配線形成膜４のＡｌ合
金膜４Ｂの表面層にＰｄ、Ｐｔ等の第ＶIII族の元素を
イオン打込み装置で導入し、この後、積層配線形成膜４
にドライエッチングを施し、積層配線４を形成する。Ｐ
ｄ、Ｐｔ等の元素は１０15〜１０20〔atoms／cm3〕程度
の濃度で導入される。これらの元素はドライエッチング
中に積層配線４のＡｌ合金膜４Ｂの表面に生成される酸
化被膜４Ｃ中に取り込まれ（Ｐｄ又はＰｔを含むＡｌの
酸化膜が生成され）、この酸化被膜４Ｃは、緻密な膜質
となり、防食性がより高まる。
【００７１】Ａｓ、Ｐ、Ｂ等の他族の元素を使用した場
合は、同様に酸化被膜４Ｃを緻密な膜質とし、防食性を
高められるが、積層配線４の形成後の熱処理（例えば、
４００〔℃〕以上の水素アニール）が施されると、防食
性が極端に劣化する。これに対して、Ｐｄ、Ｐｔ等の元
素は熱処理後の防食性の劣化がほとんど見られない。
合は、同様に酸化被膜４Ｃを緻密な膜質とし、防食性を
高められるが、積層配線４の形成後の熱処理（例えば、
４００〔℃〕以上の水素アニール）が施されると、防食
性が極端に劣化する。これに対して、Ｐｄ、Ｐｔ等の元
素は熱処理後の防食性の劣化がほとんど見られない。
【００７２】このように、ドライエッチングは積層配線
形成膜４の表面層にＰｄ、Ｐｔ等の第ＶIII 族の元素を
イオン打込み装置で導入した後に行われる。この構成に
より、ドライエッチング中に積層配線４の側壁に第ＶII
I 族の元素を含む緻密な膜質のＡｌの酸化被膜４Ｂ（若
しくは４Ｄ）を形成できるので、積層配線４のＡｌ合金
膜４Ｂの耐食性がより向上できるとともに、熱処理を施
した後の耐食性も向上できる。
形成膜４の表面層にＰｄ、Ｐｔ等の第ＶIII 族の元素を
イオン打込み装置で導入した後に行われる。この構成に
より、ドライエッチング中に積層配線４の側壁に第ＶII
I 族の元素を含む緻密な膜質のＡｌの酸化被膜４Ｂ（若
しくは４Ｄ）を形成できるので、積層配線４のＡｌ合金
膜４Ｂの耐食性がより向上できるとともに、熱処理を施
した後の耐食性も向上できる。
【００７３】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００７４】例えば、本発明は、半導体集積回路装置に
限らず、１個の半導体素子例えばパワートランジスタを
搭載した単体構造の半導体装置、若しくは磁気センサ等
の信号変換装置に適用できる。
限らず、１個の半導体素子例えばパワートランジスタを
搭載した単体構造の半導体装置、若しくは磁気センサ等
の信号変換装置に適用できる。
【００７５】また、本発明は、基板上に配線層のみを構
成する配線基板、具体的にはマザーボード、ベービボー
ド等に適用できる。
成する配線基板、具体的にはマザーボード、ベービボー
ド等に適用できる。
【００７６】また、本発明は、２層以上の多層の配線層
を有する半導体集積回路装置若しくは配線基板に適用で
きる。さらに、本発明は、積層配線として、バリアメタ
ル膜、Ａｌ合金膜、キャップメタル膜の夫々を順次積層
した積層配線に適用できる。前記キャップメタル膜は、
Ａｌ合金膜のアルミニウムヒルロックの防止やフォトリ
ソグラフィ技術の露光工程時のハレーションの防止に使
用される。
を有する半導体集積回路装置若しくは配線基板に適用で
きる。さらに、本発明は、積層配線として、バリアメタ
ル膜、Ａｌ合金膜、キャップメタル膜の夫々を順次積層
した積層配線に適用できる。前記キャップメタル膜は、
Ａｌ合金膜のアルミニウムヒルロックの防止やフォトリ
ソグラフィ技術の露光工程時のハレーションの防止に使
用される。
【００７７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００７８】（１）基板上にＡｌ若しくはＡｌ合金の単
層膜又はそれを主体とする積層膜で形成される配線を形
成する配線部材において、前記配線の防食プロセスを確
保できるとともに、形成プロセスの工程数を削減でき
る。
層膜又はそれを主体とする積層膜で形成される配線を形
成する配線部材において、前記配線の防食プロセスを確
保できるとともに、形成プロセスの工程数を削減でき
る。
【００７９】（２）前記効果（１）の他に、前記配線の
加工精度を向上できる。
加工精度を向上できる。
【００８０】（３）基板上にＡｌ若しくはＡｌ合金の単
層膜又はそれを主体とする積層膜で形成される端子（外
部端子）が配置され、この端子にワイヤが接続される配
線部材において、前記端子とワイヤとの電気的な導通を
確保できるとともに、前記端子の腐食を防止できる。
層膜又はそれを主体とする積層膜で形成される端子（外
部端子）が配置され、この端子にワイヤが接続される配
線部材において、前記端子とワイヤとの電気的な導通を
確保できるとともに、前記端子の腐食を防止できる。
【図１】 本発明の実施例１である半導体集積回路装置
の積層配線の形成方法を説明する第１工程での要部断面
図。
の積層配線の形成方法を説明する第１工程での要部断面
図。
【図２】 第２工程での要部断面図。
【図３】 第３工程での要部断面図。
【図４】 Ａｌ配線の腐食量と表面処理の雰囲気との関
係図。
係図。
【図５】 本発明の実施例２である半導体集積回路装置
の外部端子の形成方法を説明する第１工程での要部断面
図。
の外部端子の形成方法を説明する第１工程での要部断面
図。
【図６】 第２工程での要部断面図。
１…半導体基板、４…積層配線、４Ａ…バリアメタル
膜、４Ｂ…Ａｌ合金膜、４Ｐ…外部端子、４Ｃ，４Ｄ…
酸化被膜、５…エッチングマスク、６…層間絶縁膜、６
Ａ…ボンディング開口、７…ボンディングワイヤ。
膜、４Ｂ…Ａｌ合金膜、４Ｐ…外部端子、４Ｃ，４Ｄ…
酸化被膜、５…エッチングマスク、６…層間絶縁膜、６
Ａ…ボンディング開口、７…ボンディングワイヤ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西原 晋治 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 鈴樹 正恭 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 石田 進一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 馬場 毅 茨城県勝田市市毛882番地 株式会社日立 製作所那珂工場内 (72)発明者 鳥居 善三 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内
Claims (5)
- 【請求項１】 基板上に配線を形成する配線部材の形成
方法において、下記工程（Ａ）乃至工程（Ｄ）を備えた
ことを特徴とする。 （Ａ）基板の表面上にアルミニウム膜若しくはアルミニ
ウム合金膜又はそれを主体とする積層膜で形成される配
線形成膜を堆積する工程、 （Ｂ）前記配線形成膜の一部の表面上にエッチングマス
クを形成する工程、 （Ｃ）前記エッチングマスクを使用し、塩素ガス若しく
は塩素系ガスを主体とするエッチングガスに酸素若しく
は窒素を混入してドライエッチングを行い、配線形成膜
のエッチングマスク以外の領域を除去し、エッチングマ
スク下に残存する配線形成膜で配線を形成するととも
に、前記エッチングガス中に混入された酸素若しくは窒
素で配線の形成中にこの配線の側壁に酸化被膜若しくは
窒化被膜を形成する工程、 （Ｄ）前記エッチングマスクを除去する工程。 - 【請求項２】 前記請求項１に記載のドライエッチング
は、反応雰囲気中に１〜１００００〔ｐｐｍ〕の範囲の
残留酸素を含み、６００〔℃〕以下の基板温度に設定さ
れた条件下において行われる。 - 【請求項３】 前記請求項１又は請求項２に記載される
配線のドライエッチングは、酸素を含むガス雰囲気中に
おいて酸素ラジカル若しくは酸素イオンを発生する、又
は窒素を含むガス雰囲気中において窒素ラジカル若しく
は窒素イオンを発生するプラズマ放電若しくはマイクロ
波放電が併用される。 - 【請求項４】 前記請求項１乃至請求項３に記載の夫々
のドライエッチングは、配線形成膜の表面層にＰｄ、Ｐ
ｔ等の第ＶIII 族の元素をイオン打込み装置で導入した
後に行われる。 - 【請求項５】 基板上に形成された端子にワイヤが電気
的に接続される配線部材の形成方法において、下記工程
（Ａ）乃至工程（Ｃ）を備えたことを特徴とする。 （Ａ）基板の表面上にアルミニウム膜若しくはアルミニ
ウム合金膜又はそれを主体とする積層膜で形成される端
子を形成する工程、 （Ｂ）酸素を含むガス雰囲気中において酸素ラジカル若
しくは酸素イオンを発生する、又は窒素を含むガス雰囲
気中において窒素ラジカル若しくは窒素イオンを発生す
るプラズマ放電若しくはマイクロ波放電を行い、前記端
子のアルミニウム膜若しくはアルミニウム合金膜の表面
に酸化被膜又は窒化被膜を形成する工程、 （Ｃ）前記端子の表面上に前記酸化被膜又は窒化被膜を
介在してワイヤを電気的に接続する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21234991A JPH0555213A (ja) | 1991-08-23 | 1991-08-23 | 配線部材の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21234991A JPH0555213A (ja) | 1991-08-23 | 1991-08-23 | 配線部材の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555213A true JPH0555213A (ja) | 1993-03-05 |
Family
ID=16621071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21234991A Pending JPH0555213A (ja) | 1991-08-23 | 1991-08-23 | 配線部材の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555213A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007500445A (ja) * | 2003-07-25 | 2007-01-11 | ユニティブ・インターナショナル・リミテッド | チタン・タングステンのベース層および関連構造体を含む導電構造体を形成する方法 |
| JP2012174951A (ja) * | 2011-02-23 | 2012-09-10 | Sony Corp | 半導体装置の製造方法、半導体装置、および電子機器 |
-
1991
- 1991-08-23 JP JP21234991A patent/JPH0555213A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007500445A (ja) * | 2003-07-25 | 2007-01-11 | ユニティブ・インターナショナル・リミテッド | チタン・タングステンのベース層および関連構造体を含む導電構造体を形成する方法 |
| JP2012174951A (ja) * | 2011-02-23 | 2012-09-10 | Sony Corp | 半導体装置の製造方法、半導体装置、および電子機器 |
| US9099534B2 (en) | 2011-02-23 | 2015-08-04 | Sony Corporation | Manufacturing method of semiconductor device, semiconductor device and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0039174B1 (en) | Gold metallisation in semiconductor devices | |
| US4523372A (en) | Process for fabricating semiconductor device | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| US6620721B1 (en) | Method of forming a self-aligning pad | |
| US6171981B1 (en) | Electrode passivation layer of semiconductor device and method for forming the same | |
| JPH0555213A (ja) | 配線部材の形成方法 | |
| JPH02205343A (ja) | 半導体装置の製造方法 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JP2509175B2 (ja) | 配線構造体の製造方法 | |
| JP2002026021A (ja) | 半導体装置のメタルパターンの形成方法 | |
| JPH0590417A (ja) | 半導体素子の多層配線の形成方法 | |
| JPH07230993A (ja) | 半導体装置の配線の形成方法 | |
| JP2000228402A (ja) | 半導体装置 | |
| JP3357782B2 (ja) | 半導体装置の製造方法 | |
| JPH09148326A (ja) | 半導体素子およびその製造方法 | |
| JP2003142521A (ja) | 半導体装置およびその製造方法 | |
| JPH08274099A (ja) | 配線形成法 | |
| JP3230909B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0232545A (ja) | 半導体装置の製造方法 | |
| JPH02113523A (ja) | 半導体装置の製造方法 | |
| JPS6160588B2 (ja) | ||
| JPH0955424A (ja) | 多層配線の形成方法 | |
| JP3280416B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06177163A (ja) | 半導体装置の製造方法 | |
| JPS5918632A (ja) | 半導体装置の電極形成方法 |