JPH0554094A - 回路シミユレーシヨン装置 - Google Patents

回路シミユレーシヨン装置

Info

Publication number
JPH0554094A
JPH0554094A JP3211795A JP21179591A JPH0554094A JP H0554094 A JPH0554094 A JP H0554094A JP 3211795 A JP3211795 A JP 3211795A JP 21179591 A JP21179591 A JP 21179591A JP H0554094 A JPH0554094 A JP H0554094A
Authority
JP
Japan
Prior art keywords
circuit
netlist
parasitic element
parasitic
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3211795A
Other languages
English (en)
Inventor
Ayumi Ochi
あゆみ 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3211795A priority Critical patent/JPH0554094A/ja
Publication of JPH0554094A publication Critical patent/JPH0554094A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 標準回路の実測値に近い値が得られるような
最適寄生素子の情報を検索し、寄生素子を考慮した回路
定数最適化のシミュレーションを行える装置を得る。 【構成】 シミュレーション回路を構成する標準回路デ
ータ2と寄生素子パラメータライブラリ15とから寄生素
子付ネットリスト16を作成し、シミュレータ10を実行し
た結果が実測データ13に合うように最適寄生素子情報18
を作成する。この情報18を考慮した寄生素子付ネットリ
ストをもとに回路定数最適化シミュレーションを行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体の回路設計に
おいて行われる回路シミュレーション装置に関するもの
である。
【0002】
【従来の技術】図3は従来の回路定数最適化手法を含ん
だ回路シミュレーション装置の構成を示すブロック図で
ある。図において、1は回路図作成手段、2は回路図作
成手段1を用いて作成された回路図データ、3は回路図
データからネットリストを作成するネットリスト作成手
段、4はネットリスト作成手段3を用いて作成されたネ
ットリスト、5は回路設計の仕様を入力するための要求
設計仕様入力手段、6は要求設計仕様入力手段5を用い
て作成された要求設計仕様書、7は回路定数最適化を行
う素子を指定する定数最適化対象素子指定手段、8は定
数最適化対象素子指定手段7を用いて作成された定数最
適化対象素子情報、9は上記ネットリスト4と上記要求
設計仕様書6と上記定数最適化対象素子情報8とを読み
込み、回路シミュレータ10を実行して回路シミュレーシ
ョンを行いながら回路定数最適化を行う回路定数最適化
手段、11は最適化回路図データ、12はCRT表示手段で
ある。
【0003】次に動作について説明する。回路図作成手
段1を用いて作成されたシミュレーション対象の回路図
データ2から、ネットリスト作成手段3がネットリスト
4を作成する。一方、シミュレーション対象回路の回路
設計仕様を要求設計仕様入力手段5を用いて入力し、要
求設計仕様書6を作成する。また、最適化したい素子を
定数最適化対象素子指定手段7を用いて指定し、定数最
適化対象素子情報8を作成する。次に、回路定数最適化
手段9は上記ネットリスト4、上記要求設計書6および
定数最適化対象素子情報8を読み込み、回路シミュレー
タ10を実行して、その結果が上記要求設計仕様書6に最
も近くなるように対象素子の回路定数を求め、回路定数
の最適化を行う。以上の動作によって最適化された回路
図データは最適化回路図データ11として記録され、CR
T表示手段12に出力される。
【0004】
【発明が解決しようとする課題】従来の回路定数最適化
手法を含む回路シミュレーション装置は以上のように構
成されているので、パターン上の寄生素子を考慮してい
ないため、実際のLSIの特性とにずれが生じることが
あるなどの問題点があった。
【0005】この発明は上記のような問題点を解消する
ためになされたもので、登録された標準回路の最適な寄
生素子の付き方を検索できるとともに、寄生素子を考慮
した回路定数最適化を行うことができ、実際のLSIの
動作に近い回路設計ができる回路シミュレーション装置
を得ることを目的とする。
【0006】
【課題を解決するための手段】この発明に係る回路シミ
ュレーション装置は、シミュレーションを行う回路の一
部を構成する標準回路データとその標準回路の実測デー
タと寄生素子パラメータライブラリとを登録し、ネット
リスト作成手段を使用して上記標準回路データと寄生素
子パラメータライブラリとから標準回路寄生素子付ネッ
トリストを作成するとともに、上記標準回路寄生素子付
ネットリストと標準回路の実測データとを読み込み、回
路シミュレータを実行してその結果が上記実測データに
最も近くなる寄生素子の付き方を求め、標準回路の最適
寄生素子情報を作成する寄生素子最適化手段を備え、上
記ネットリスト作成手段を使用することによりシミュレ
ーションを行う回路図データを上記最適寄生素子情報と
から寄生素子付ネットリスト作成し、この寄生素子ネッ
トリストをもとに回路定数の最適化を行うものである。
【0007】また、定数最適化対象素子情報に記述され
ている定数最適化対象素子に寄生素子が付いている場合
は、素子値を変えるたびに上記素子値に合った寄生素子
付ネットリストを作成し、この寄生素子付ネットリスト
をもとに回路定数の最適化を行うようにしたものであ
る。
【0008】
【作用】この発明における回路シミュレーション装置で
シミュレーションを行う場合、実際のLSIの実測値に
近い値が得られる最適寄生素子情報により、最適な寄生
素子を考慮した回路で回路定数最適化がなされるので、
精度の高い回路設計を行うことができる。
【0009】また、回路定数最適化対象素子に寄生素子
が付いている場合は、素子値を変えるたびにそれに合っ
た寄生素子付ネットリストを作成するので、より精度の
高い回路設計を行うことができる。
【0010】
【実施例】
実施例1.以下、この発明の一実施例を図について説明
する。図1はこの発明の一実施例による回路シミュレー
ション装置の構成を示すブロック図である。図におい
て、1〜3、5〜12は上記従来装置と全く同一のもので
ある。13は標準回路実測データ、14は標準回路データ、
15は寄生素子パラメータライブラリ、16は回路図データ
2と寄生素子パラメータライブラリ15とを読み込みネッ
トリスト作成手段3が作成した寄生素子付ネットリス
ト、17は寄生素子付ネットリスト16と標準回路実測デー
タ13とを読み込み回路シミュレータ10を実行して標準回
路実測データ13に合う寄生素子情報を検索する寄生素子
最適化手段、18は寄生素子最適化手段17により作成され
た標準回路の最適寄生素子情報である。
【0011】次に動作について図2のフローチャートを
参照しながら説明する。標準回路として登録したい回路
の寄生素子情報として寄生素子パラメータライブラリ15
を登録する(S1)。また、この回路の実測値を標準回
路実測データ13として登録する(S2)。次に、上記標
準回路の回路図データ2を回路図作成手段1を用いて作
成し、標準回路データ14として登録する(S3)。上記
標準回路図データ2と寄生素子パラメータライブラリ15
の寄生素子情報とからネットリスト作成手段3が標準回
路の寄生素子付ネットリスト16を作成する(S4,S
5)。寄生素子最適化手段17は、上記標準回路の寄生素
子付ネットリスト16をもとに回路シミュレータ10を実行
し(S6)、その結果が標準回路実測データ13と合って
いるか検査して(S7)、標準回路13と合っていなけれ
ば上記S4〜S7の動作をくり返しながら最適寄生素子
の付き方を検索する。以上の動作により得られた最適な
寄生素子の付き方を標準回路の最適寄生素子情報18に登
録する(S8)。
【0012】登録されたすべての標準回路に対して最適
寄生素子情報を登録した後に、最適な回路定数を求める
シミュレーションを行う。まず、シミュレーションを行
いたい回路を構成している標準回路を指定すると、回路
図作成手段1は指定された標準回路を標準回路データ14
により読み取って回路図データ2を作成する(S9)。
次にネットリスト作成手段3が、指定された標準回路の
最適な寄生素子の付き方を標準回路の最適寄生素子情報
18より読み取って(S10)、上記回路図データ2をもと
に寄生素子付ネットリスト16を作成する(S11)。一
方、要求設計仕様入力手段5を用いて要求仕様を入力し
要求設計仕様書6を作成する(S12)。また、定数最適
化対象素子指定手段7を用いて最適化したい素子を指定
し定数最適化対象素子情報8を作成する(S13)。以上
の動作で作成された寄生素子付ネットリスト16、要求設
計仕様書6および定数最適化対象素子情報8を入力デー
タとして回路定数最適化手段9が回路シミュレータ10を
実行し、その結果が上記要求設計仕様書に最も近くなる
最適な回路定数を求める(S14)。最適化された回路図
データは最適化回路図データ11として記録され、CRT
表示手段12に出力される(S15)。以上のように最適な
回路定数を求める対象のネットリストが寄生素子を考慮
したものであるため実際のLSIの動作に近い回路を設
計できるとともに、予め標準回路データとその標準回路
の最適寄生素子情報とを登録し、それを引用できるよう
にしたので、回路定数の最適化を行いたい回路に対して
簡単に寄生素子付のネットリストが作成できる。
【0013】実施例2.ところで、寄生素子はその寄生
素子が取り付く母体素子に従属する。即ち寄生素子の値
は母体素子の値の変化に伴って変化する性質のものであ
る。したがって回路シミュレータ10を実行して回路定数
を最適化する時、定数最適化対象素子情報8に記述され
ている対象素子に寄生素子が付いている場合は、対象素
子値を変化させるたびに寄生素子の値も変化することに
なるので、その値に合った寄生素子付ネットリストを作
成し、この寄生素子付ネットリストを読み込んでシミュ
レーションを行うこととする。これにより、寄生素子を
より実際の状態に忠実に模擬することになりより正確な
回路設計が行える。
【0014】
【発明の効果】以上のように、この発明によれば標準回
路の最適な寄生素子の情報を検索し、その最適寄生素子
を考慮した回路定数最適化を行えるように構成したの
で、精度の高い回路設計を行うことができるという効果
がある。また、定数最適化対象素子に寄生素子が付いて
いる場合は、対象素子の値を変えるたびにその値に合っ
た寄生素子を考慮するようにしたので、より正確な回路
設計が行える。
【図面の簡単な説明】
【図1】この発明の実施例1による回路シミュレーショ
ン装置の構成を示すブロック図である。
【図2】この発明の実施例1による回路シミュレーショ
ン装置の内部処理のフローチャトを示す図である。
【図3】従来の回路定数最適化手法を含んだ回路シミュ
レーション装置の構成を示すブロック図である。
【符号の説明】
2 回路図データ 3 ネットリスト作成手段 4 ネットリスト 5 要求設計仕様入力手段 6 要求設計仕様書 7 定数最適化対象素子指定手段 8 定数最適化対象素子情報 9 回路定数最適化手段 10 回路シミュレータ 13 標準回路実測データ 14 標準回路データ 15 寄生素子パラメータライブラリ 16 寄生素子付ネットリスト 17 寄生素子最適化手段 18 標準回路の最適寄生素子情報

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 回路図データからネットリストを作成す
    るネットリスト作成手段、要求設計仕様書を作成するた
    めに回路設計仕様を入力する要求設計仕様入力手段、定
    数最適化対象素子情報を作成するための定数最適化対象
    素子指定手段、および上記ネットリストと上記要求設計
    仕様書と上記定数最適化対象素子情報とを読み込み、回
    路シミュレータを実行してその結果が上記要求設計仕様
    書に最も近くなる回路定数を求める回路定数最適化手段
    を備えた回路シミュレーション装置において、 シミュレーションを行う回路の一部を構成する標準回路
    データとその標準回路の実測データと寄生素子パラメー
    タライブラリとを登録し、上記ネットリスト作成手段を
    使用して上記標準回路データと寄生素子パラメータライ
    ブラリとから標準回路寄生素子付ネットリストを作成す
    るとともに、上記標準回路寄生素子付ネットリストと標
    準回路の実測データとを読み込み、回路シミュレータを
    実行してその結果が上記実測データに最も近くなる寄生
    素子の付き方を求め、標準回路の最適寄生素子情報を作
    成する寄生素子最適化手段を備え、上記ネットリスト作
    成手段を使用することによりシミュレーションを行う回
    路図データと上記最適寄生素子情報とから寄生素子付ネ
    ットリストを作成し、この寄生素子付ネットリストを上
    記ネットリストとして上記回路定数最適化手段に読み込
    ませるようにしたことを特徴とする回路シミュレーショ
    ン装置。
  2. 【請求項2】 定数最適化対象素子情報に記述されてい
    る定数最適化対象素子に寄生素子が付いている場合は、
    素子値を変えるたびに上記素子値に合った寄生素子付ネ
    ットリストを作成し、この寄生素子付ネットリストを読
    み込んで回路シミュレータを実行して回路定数を最適化
    することを特徴とする請求項1記載の回路シミュレーシ
    ョン装置。
JP3211795A 1991-08-23 1991-08-23 回路シミユレーシヨン装置 Pending JPH0554094A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3211795A JPH0554094A (ja) 1991-08-23 1991-08-23 回路シミユレーシヨン装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3211795A JPH0554094A (ja) 1991-08-23 1991-08-23 回路シミユレーシヨン装置

Publications (1)

Publication Number Publication Date
JPH0554094A true JPH0554094A (ja) 1993-03-05

Family

ID=16611736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3211795A Pending JPH0554094A (ja) 1991-08-23 1991-08-23 回路シミユレーシヨン装置

Country Status (1)

Country Link
JP (1) JPH0554094A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0877241A (ja) * 1994-09-06 1996-03-22 Nec Corp 回路図出力方法
JP2008276628A (ja) * 2007-05-02 2008-11-13 Sony Corp 回路最適化情報管理装置およびその方法、並びにプログラム
JP2012231506A (ja) * 2005-02-10 2012-11-22 Raytheon Co 広帯域マイクロ波増幅器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0877241A (ja) * 1994-09-06 1996-03-22 Nec Corp 回路図出力方法
JP2012231506A (ja) * 2005-02-10 2012-11-22 Raytheon Co 広帯域マイクロ波増幅器
JP2008276628A (ja) * 2007-05-02 2008-11-13 Sony Corp 回路最適化情報管理装置およびその方法、並びにプログラム
US8843863B2 (en) 2007-05-02 2014-09-23 Sony Corporation Apparatus, method and computer program for managing circuit optimization information

Similar Documents

Publication Publication Date Title
US6564365B1 (en) Method of simultaneously displaying schematic and timing data
JP2002514822A (ja) 有限状態機械を識別して回路設計を検査するシステムおよび方法
JP2000331194A (ja) 形状モデル簡略化方法
JPH0554094A (ja) 回路シミユレーシヨン装置
JP3472067B2 (ja) 設計支援装置
JP3657097B2 (ja) テストプログラム生成システム
JPH07306881A (ja) 論理シミュレーション結果解析支援装置
JP2000181700A (ja) プログラム解析装置および記録媒体
JPH09320917A (ja) 半導体のシミュレーション装置及びその方法
JP2000113006A (ja) 電子回路機能論理検証支援システム
JPH0778195A (ja) 回路設計cadにおけるデータ更新方式
JPH03198159A (ja) 論理検証装置
JP2003296392A (ja) 階層レイアウト時の早期遅延解析方式及び遅延解析プログラム
JPH07219979A (ja) プローブ設定方法
JPH06259495A (ja) 論理シミュレーション方式
JP2002149721A (ja) 物品の製造方法及び物品の設計支援方法並びに記憶媒体
JP2618031B2 (ja) 回路図面表示方式
JPH10307860A (ja) 回路性能解析装置
JPH11287847A (ja) テストパターン作成装置及び方法並びにテストパターン作成プログラムを記録した記録媒体
JP2002333991A (ja) テストプログラム作成装置およびその方法
JPH07234188A (ja) データ解析システム
JP2001256273A (ja) 論理シミュレーション波形データ削減方法
JPH10340284A (ja) 回路シミュレーション装置、回路シミュレーション方法および回路シミュレーションプログラムを格納したコンピュータ読取り可能な記録媒体
JPH0435042A (ja) バックアノテーション方法
JPH11119821A (ja) 機能設計支援方式