JP2002333991A - テストプログラム作成装置およびその方法 - Google Patents

Abstract

(57)【要約】 【課題】 試験後のＬＳＩの故障解析を考慮したテスト
プログラム作成装置およびその方法を提供する。 【解決手段】 半導体集積回路の論理ピンについての情
報をもとにピン対応情報を作成し、そのピン対応情報を
参照して、所定のグルーピング条件に合致する論理ピン
についてのグルーピング情報を作成する。そして、これ
らのピン対応情報およびグルーピング情報から、半導体
集積回路とその試験装置のすべてのピンに関する対応情
報を含む情報を解析情報として編集し、出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、ＬＳＩテ
スタなどに搭載して大規模集積回路（ＬＳＩ）のテスト
に用いるテストプログラムを作成するテストプログラム
作成装置およびその方法に関するものである。

【０００２】

【従来の技術】大規模集積回路（ＬＳＩ）をテストする
際に用いるテストプログラムは、通常、テスト対象のピ
ンのグルーピング情報やテスト項目の処理順序などから
構成される。その作成方法として、例えば、特開平１０
−４８３００号公報に記載の「個別テストプログラム作
成方式」では、ＬＳＩの個別データを入力することで、
テスト対象ピンのグルーピングや、その他のＬＳＩ個別
情報をテストプログラムの雛形に埋め込み、ＬＳＩ個別
のテストプログラムを作成している。

【０００３】また、特開２０００−１８７０６４号公報
に記載の「テストグループ作成装置及びその作成方法」
は、テスト対象ピンのグルーピング方法に関し、ピンの
グルーピング条件をあらかじめ定義しておき、半導体集
積回路が複雑化し、ピン数が増加するといった、より複
雑な条件に対応させて、テストグループを間違いなく、
短時間で作成する方法を開示している。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来技術には、次のような問題点がある。その第１は、Ｌ
ＳＩの複雑化、大規模化、ピン数の増加で故障解析が困
難になってきている状況の中で、ＬＳＩのテストとその
結果に伴って発生する故障解析の連携が悪いという問題
である。その理由は、テスト結果がエラーとなった際に
必要となる情報を、テストプログラム作成時に有してい
るにもかかわらず、故障解析が考慮されていないためで
ある。

【０００５】第２の問題点は、テスト項目もＬＳＩと同
様に複雑化していく中、それらがＬＳＩ毎に異なる場
合、テストプログラムも個々のＬＳＩ毎に作成する必要
があるため、作成の手間がかかるとともに、時間を要す
ることである。その理由は、従来の技術では、雛形のテ
ストプログラムに、ＬＳＩの個別情報を埋め込むことし
か考慮されていないためである。

【０００６】また、第３の問題点は、ウエハでのテスト
とＬＳＩケースに搭載してのテストとで、テスト可能な
ピン数が異なる場合、テストケース毎にテストプログラ
ムを作成する必要があることから、プログラム作成に手
間がかかるとともに、時間を要するということである。
その理由は、テストフェーズにおいて、テスト対象のピ
ン数が異なる場合が、一切、考慮されていないからであ
る。

【０００７】本発明は、上述の課題に鑑みなてされたも
のであり、その目的とするところは、テスト後のＬＳＩ
の故障解析を考慮したテストプログラム作成装置および
その方法を提供することである。

【０００８】本発明の他の目的は、テストフェーズによ
りテスト対象ピンが異なる場合にも、また、ＬＳＩ個別
にテスト項目が異なる場合にも対応できるテストプログ
ラム作成装置およびその方法を提供することである。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、半導体集積回路のテストプログラムを作
成するテストプログラム作成装置において、上記半導体
集積回路の論理ピンについての情報をもとにピン対応情
報を作成する手段と、上記ピン対応情報を参照して、所
定のテストグループの分け方の条件に合致する上記論理
ピンについてのグルーピング情報を作成する手段と、上
記ピン対応情報およびグルーピング情報から、上記半導
体集積回路とその試験装置のピンについての情報を解析
情報として編集し、出力する解析情報作成手段とを備
え、上記解析情報は、上記半導体集積回路とその試験装
置のすべてのピンに関する対応情報を含むテストプログ
ラム作成装置を提供する。

【００１０】本発明に係るテストプログラム作成装置
は、さらに、上記半導体集積回路についての共通情報と
個別情報を含むプログラムを格納する手段と、上記グル
ーピング情報と上記プログラムをもとにテストプログラ
ムを出力する制御手段とを備える。

【００１１】本発明に係るテストプログラム作成装置
は、さらに、上記テストフェーズ毎のテスト対象フラグ
を格納する手段と、上記テスト対象フラグが付されたピ
ン情報を上記ピン対応情報に反映する手段とを備え、上
記制御手段は、上記反映後のピン対応情報をもとに上記
半導体集積回路のテスト対象のピンを判断し、その判断
結果に応じて上記テストプログラムの出力を制御する。

【００１２】他の発明は、半導体集積回路の試験に使用
するテストプログラムを作成する方法において、上記半
導体集積回路の論理ピンについての情報をもとにピン対
応情報を作成するステップと、上記ピン対応情報を参照
して、所定のテストグループの分け方の条件に合致する
上記論理ピンについてのグルーピング情報を作成するス
テップと、上記ピン対応情報およびグルーピング情報を
もとに、上記半導体集積回路とその試験装置のすべての
ピンに関する対応情報を含む情報を解析情報として編集
し、出力するステップとを備える。

【００１３】他の発明に係る方法は、さらに、上記半導
体集積回路についての共通情報と個別情報を含むプログ
ラムを格納するステップと、上記グルーピング情報と上
記プログラムをもとにテストプログラムを出力するステ
ップとを備える。

【００１４】また、他の発明に係る方法は、さらに、上
記テストフェーズ毎のテスト対象フラグを格納するステ
ップと、上記テスト対象フラグが付されたピン情報を上
記ピン対応情報に反映するステップとを備え、上記出力
ステップでは、上記反映後のピン対応情報をもとに上記
半導体集積回路のテスト対象のピンを判断し、その判断
結果に応じて上記テストプログラムの出力が制御され
る。

【００１５】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を詳細に説明する。 ［実施の形態１］図１は、本発明の実施の形態１に係る
テストプログラム作成装置の構成を示すブロック図であ
る。なお、「テストプログラム」とは、ＬＳＩをテスト
する際に用いる、テスト項目（ＤＣ試験、機能試験、マ
クロ試験など）の順序、テスト対象（ピン、テストパタ
ーンなど）、テスト条件（電流、電圧、テストレート、
タイミング条件）を、ＬＳＩテスタ（試験装置）に入力
するためのプログラムである。

【００１６】図１に示すテストプログラム作成装置４
は、後述するＬＳＩピン・アサイン情報１とネットリス
ト２から、ＬＳＩピン対応情報５を作成するピン対応情
報作成手段３１、テストグループの分け方の条件を示し
たグルーピング条件３とＬＳＩピン対応情報５から、グ
ルーピング情報６を作成するグループ作成手段３２、Ｌ
ＳＩピン対応情報５とグルーピング情報６とから、論理
ピン、テスタピン、ＬＳＩケースのピン、パッケージ上
のピン、機能、属性、ＬＳＩの座標位置、クロック分配
もとの信号名、使用しているインタフェース・バッファ
名、テストプログラムでグルーピングされたグループ
名、テスト対象フラグのピンの対応情報をまとめた解析
情報７を出力する解析情報出力手段３３によって構成さ
れている。

【００１７】ＬＳＩピン・アサイン情報１は、ＬＳＩの
ピンについての情報をすべてまとめたもので、その情報
は、論理ピン、ＬＳＩパッドの番号、機能、属性、テス
タピン番号、搭載するパッケージのピン名、座標、エリ
ア、設計で用いる信号名、クロック分配もとの信号名、
テスト対象フラグの対応関係が示されたデータベースと
位置付けることができる。

【００１８】ネットリスト２は、設計論理の接続情報が
記述されたファイルであり、ピン対応情報作成手段３１
は、このネットリスト２から、論理ピンとそれに接続さ
れているインタフェース・バッファの対応関係を引き出
し、ＬＳＩピン・アサイン情報１と対応付けて（つま
り、統合させて）、ＬＳＩピン対応情報５として記憶し
ておく。

【００１９】グルーピング条件３には、論理ピン名を直
接、指定する条件、機能によりグルーピングする条件、
属性によりグルーピングする条件、使用しているインタ
フェース・バッファによりグルーピングする条件、そし
て、グループ同士の論理演算によるグルーピングする条
件が記述されている。また、グループ作成手段３２は、
このグルーピング条件３に示されている条件に合うピン
を、ＬＳＩピン対応情報５より参照して取り出して、そ
れをグルーピング情報６として記憶する。

【００２０】すなわち、グループ作成手段３２は、論理
ピンを直接、指定したグループ、機能を指定したグルー
プ、属性を指定したグループ、使用しているインタフェ
ース・バッファを指定したグループ、グループ同士の演
算指定（論理積、論理差、論理和）の条件が記述されて
いるグルーピング条件３を入力して、ピンのグルーピン
グを行い、それをグルーピング情報６として記憶してお
く。

【００２１】解析情報出力手段３３は、上記のＬＳＩピ
ン対応情報５、およびグルーピング情報６をもとに、テ
スト対象のピンに対して、論理ピン、ＬＳＩパッドの番
号、機能、属性、テスタピン番号、搭載するパッケージ
のピン名、座標、エリア、設計で用いる信号名、クロッ
ク分配もとの信号名、使用インタフェース・バッファ、
属するグループ名をまとめ、すべての対応情報を解析情
報７として出力する。本装置は、このとき、解析フェー
ズに合わせて、論理ピン名やテスタピンなど、解析情報
７に含まれる項目毎にソート処理する機能を有する構成
になっている。

【００２２】次に、本実施の形態１に係るテストプログ
ラム作成装置全体の動作を詳細に説明する。図２は、本
テストプログラム作成装置の動作を示すフローチャート
である。本装置では、まず、図２のステップＡ１〜Ａ４
において、ＬＳＩピン・アサイン情報１、およびネット
リスト２が、ピン対応情報作成手段３１に入力される。

【００２３】具体的には、ピン対応情報作成手段３１
は、ネットリスト２を論理ピンからインタフェース・バ
ッファまでトレースし、これら論理ピンとインタフェー
ス・バッファの対応情報を記憶する（ステップＡ１のネ
ットリスト読込み）。引き続き、ピン対応情報作成手段
３１は、ＬＳＩピン・アサイン情報１を読み込み（ステ
ップＡ２）、その情報と、ステップＡ１で得た論理ピン
とインタフェース・バッファの対応情報とを比較する
（ステップＡ３における論理ピンの一致判断）。

【００２４】論理ピンが一致すれば、ステップＡ４にお
いて、上述した論理ピン、ＬＳＩパッドの番号、機能、
属性、テスタピン番号、搭載するパッケージのピン名、
座標、エリア、設計で用いる信号名、クロック分配もと
の信号名、使用インタフェース・バッファの対応情報
を、ＬＳＩピン対応情報５として記憶する。

【００２５】しかし、ＬＳＩピン・アサイン情報１に記
載された論理ピンが、ステップＡ１で求めた論理ピンと
インタフェース・バッファの対応情報中にない場合は
（ステップＡ３でＮＯ）、ネットリスト２との整合に問
題があるとして、本処理を中断する（ステップＡ８のエ
ラー処理）。

【００２６】ステップＡ５では、グルーピング条件の取
出し処理として、グルーピング条件３をグループ作成手
段３２に入力する。つまり、グループ作成手段３２は、
グルーピング条件３を読み込みながら、ステップＡ４で
作成したＬＳＩピン対応情報５と比較する。そして、論
理ピン名を直接、指定する条件、機能によりグルーピン
グする条件、属性によりグルーピングする条件、使用し
ているインタフェース・バッファによりグルーピングす
る条件に関して、条件が一致すれば、属するグループと
してグルーピング情報６とともに、ＬＳＩピン対応情報
５に追加する。

【００２７】さらに、グルーピング条件３にグループ同
士の論理演算によるグルーピングする条件が含まれてい
る場合、続くステップＡ６において、グルーピング情報
６にあるグループ同士の論理演算を行い、その結果を、
グルーピング情報６とともにＬＳＩピン対応情報５に追
加する。

【００２８】最後に、ステップＡ７において、解析情報
の出力処理として、ＬＳＩピン対応情報５に対して、解
析フェーズ（ウエハでのテスト、ＬＳＩケースに入れた
テストなど）に合わせ、テスタピンでソートし、論理ピ
ン、テスタピン、ＬＳＩケースのピン、パッケージ上の
ピン、機能、属性、ＬＳＩの座標位置、クロック分配も
との信号名、使用しているインタフェース・バッファ
名、およびテストプログラムでグルーピングされたグル
ープ名の一覧を出力する。

【００２９】図３，図４は、本テストプログラム作成装
置の動作を、具体的な情報を用いて説明するための図で
ある。ピン対応情報作成手段３１は、図３のステップＢ
１に示すように、ネットリスト２から論理ピンとインタ
フェース・バッファの対応を取り出すとともに、ＬＳＩ
ピン・アサイン情報１を読み込む。そして、論理ピンを
比較し、それが一致したならば、ステップＢ２に示すよ
うに、論理ピン、テスタピン、ＬＳＩケースのピン、パ
ッケージ上のピン、機能、属性、ＬＳＩの座標位置、ク
ロック分配もとの信号名、使用しているインタフェース
・バッファ名を、ＬＳＩピン対応情報５として記憶す
る。

【００３０】グループ作成手段３２は、図３に示すグル
ーピング条件３により、論理ピン名を直接、指定する条
件や機能によりグルーピングする条件、属性によりグル
ーピングする条件、使用しているインタフェース・バッ
ファによりグルーピングする条件と、グループ同士の論
理演算によるグルーピングする条件とを分けて取り出す
（ステップＢ３）。

【００３１】論理演算によるグルーピング条件以外に関
しては、ＬＳＩピン対応情報５を１ピン毎に読み、それ
が条件に一致するピンであれば、グルーピング情報６
（ステップＢ３で作成したもの）を、ＬＳＩピン対応情
報５（ステップＢ２で作成したもの）に追加する（ステ
ップＢ４）。

【００３２】引き続き、論理演算によるグルーピング条
件を、既に作成できたグルーピング情報６（ステップＢ
４で作成したもの）をもとに論理演算により求め、得ら
れた条件をＬＳＩピン対応情報５に追加する（図４のス
テップＢ５）。

【００３３】そこで、解析情報出力手段３３は、論理ピ
ン、テスタピン、ＬＳＩケースのピン、パッケージ上の
ピン、機能、属性、ＬＳＩの座標位置、クロック分配も
との信号名に加えて、使用しているインタフェース・バ
ッファ名、属しているグループ名の情報をもつＬＳＩピ
ン対応情報５に対して、指定した項目をもとにソート
し、一般の表計算ソフトで使用できる形式にして、解析
情報７として出力する（ステップＢ６）。なお、ステッ
プＢ６は、ＬＳＩケースのピンでソートした場合の例で
ある。

【００３４】以上説明したように、本実施の形態によれ
ば、ＬＳＩの論理ピン、テスタピン、ＬＳＩケースのピ
ン、パッケージ上のピン、機能、属性、ＬＳＩの座標位
置、クロック分配もとの信号名、使用しているインタフ
ェース・バッファ名と、テストプログラムでグルーピン
グされたグループ名など、テストプログラム作成時に有
しているすべての対応情報を解析情報として出力し、か
つ、項目毎（例えば、テスタピンで）にソートして出力
することで、半導体集積回路をテストし、その結果がエ
ラーとなった際の故障解析が容易になる。

【００３５】また、解析情報を、一般市場に出回ってい
る、いわゆる表計算ソフトで使用できる形式にして出力
することにより、エラーが発生した場合の故障解析を効
率化できる。

【００３６】［実施の形態２］以下、本発明の実施の形
態２について、図面を参照して詳細に説明する。図５
は、本実施の形態２に係るテストプログラム作成装置の
構成を示すブロック図である。なお、同図において、図
１に示す、上記実施の形態１に係るテストプログラム作
成装置と同一構成要素には同一符号を付して、ここで
は、それらの説明を省略する。

【００３７】本実施の形態２に係るテストプログラム作
成装置４は、グループ作成手段３２により作成したグル
ーピング情報５を使って、テストプログラム出力手段３
４によってテストプログラム９を出力するという点で、
実施の形態１に係るテストプログラム作成装置と異な
る。このテストプログラム出力手段３４は、雛形テスト
プログラム８を読み込みながら、挿入指定されたグルー
プに対してグルーピング情報６を参照し、属しているピ
ンをテストプログラム９として出力する。

【００３８】このとき、テストプログラム出力手段３４
は、グループに属するピンを出力するだけでなく、グル
ープに属したピン数により、指定箇所のテストプログラ
ム９への出力を制御する機能も有している。

【００３９】なお、ここで言う雛形テストプログラム８
は、ＬＳＩ毎に異なるピンの情報やテスト項目に関して
は、挿入指定の記述のみを行い、その他、共通である設
定やテストフローなどの情報が書かれたプログラムであ
る。

【００４０】次に、本実施の形態２に係るテストプログ
ラム作成装置全体の動作を説明する。図６は、本テスト
プログラム作成装置の動作を示すフローチャートであ
る。なお、図６において、ステップＡ１〜Ａ６の処理
は、図２に示す、既に述べた実施の形態１に係る動作と
同じであるため、ここでは、それらの説明を省略する。

【００４１】本テストプログラム作成装置のテストプロ
グラム出力手段３４は、上述した雛形テストプログラム
８を読み込みながら、挿入指定のグループが記述に従っ
てグルーピング情報６を参照し、属しているピンをすべ
て、テストプログラム９へ出力する（ステップＣ７）。
また、雛形テストプログラム８に、グループ名による出
力制御指定があれば、グループに属するピン数により、
指定箇所のテストプログラムの出力／非出力を制御す
る。

【００４２】以下、本テストプログラム作成装置の動作
の具体例について説明する。図７は、本テストプログラ
ム作成装置の動作を、具体的な情報によって示す図であ
る。同図に示すように、テストプログラム出力手段３４
は、雛形テストプログラム８を読み込みながら、／Ａや
／Ｂ、／ＩＦのような処理対象以外は、手を加えずにそ
のまま出力する。

【００４３】具体的には、／Ａで指定されたグループ名
に関しては、定義形式（『＝』でピンリストを出力）に
加工し（ステップＤ１）、それをテストプログラム９へ
出力する（ステップＤ４）。また、／Ｂで指定されたグ
ループ名については、配列形式に加工して（ステップＤ
２）、テストプログラム９へ出力する（ステップＤ
４）。

【００４４】一方、／ＩＦで指定されたグループに関し
ては、ＩＦで示された条件式（図７では、０か否か）に
従い、／ＩＦから／ＥＮＤまでの間のプログラム記述を
出力するかどうかを判断する（ステップＤ３）。そし
て、その判断の結果をもとに、テストプログラム９への
出力を行う。例えば、グループＧＲＰ３のピン数が０で
ない場合、／ＩＦから／ＥＮＤまでの間のプログラムを
出力する。

【００４５】以上説明したように、本実施の形態によれ
ば、ＬＳＩ毎に異なるピンの情報やテスト項目に関して
挿入指定の記述を行う雛形テストプログラムを用意する
ことで、ＬＳＩ毎にテスト項目が異なる場合でも、ＬＳ
Ｉ毎のテストプログラムを作成することができ、プログ
ラム作成が非常に効率的になる。

【００４６】［実施の形態３］次に、本発明の実施の形
態３について詳細に説明する。図８は、本実施の形態３
に係るテストプログラム作成装置の構成を示すブロック
図である。同図において、図５に示す、上記実施の形態
２に係るテストプログラム作成装置と同一構成要素には
同一符号を付して、ここでは、それらの説明を省略す
る。

【００４７】本実施の形態３に係るテストプログラム作
成装置４は、テスト対象のピンを考慮するテスト対象選
択手段３５を備える。このテスト対象選択手段３５は、
テストフェーズ（ウエハ上やＬＳＩケースに搭載した状
態でのテストなど）によってテスト対象のピン数が異な
る場合、あらかじめ、ＬＳＩピン・アサイン情報１にテ
ストフェーズ毎のテスト対象フラグを設ける。そして、
このテスト対象フラグの付いたピン情報のみを、ＬＳＩ
ピン対応情報５に反映させることで、解析情報７やテス
トプログラム９にも、テスト対象のピン情報を出力す
る。

【００４８】次に、本テストプログラム作成装置の動作
の具体例を説明する。図９は、本テストプログラム作成
装置の動作を、具体的な情報を用いて示している。同図
に示すように、テスト対象選択手段３５は、ピン対応情
報作成手段３１がＬＳＩピン・アサイン情報１を読みな
がら、ＬＳＩピン対応情報５を記憶する際に、あらかじ
め設けたテスト対象フラグを、ＬＳＩピン対応情報５に
追加するかどうかを判断する（ステップＥ１）。

【００４９】上記の構成をとることで、あらかじめ設定
したテスト対象フラグの付いたピン情報のみを、ＬＳＩ
ピン対応情報に反映させ、テストフェーズによってテス
ト対象のピンが異なる場合でも、雛形テストプログラム
を用意することで、ＬＳＩ毎のテストプログラムを作成
でき、効率的にプログラム作成を行える。

【００５０】すなわち、テストフェーズ、例えば、ウエ
ハ上のテストとＬＳＩケースに搭載した状態でのテスト
とで、使用するＬＳＩテスタの制約によりテスト対象の
ピン数が異なる場合でも、テスト対象のピンを自動的に
判断して、効率的なテストプログラム作成が可能とな
る。

【００５１】

【発明の効果】以上説明したように、本発明によれば、
テスト対象とする半導体集積回路の論理ピンについての
情報をもとに作成したピン対応情報と、そのピン対応情
報を参照して、所定のテストグループの分け方の条件に
合致する前記論理ピンについて作成したのグルーピング
情報とから、前記半導体集積回路とその試験装置のピン
についての情報を解析情報として編集し、出力すること
で、テスト結果がエラーとなった場合でも、その半導体
集積回路の故障解析を容易に行える。

【００５２】また、半導体集積回路についての共通情報
と個別情報を含むプログラムと、グルーピング情報をも
とにテストプログラムを出力する構成とすることで、テ
スト項目が半導体集積回路毎に異なる場合に対応したテ
ストプログラムを容易に作成できる。

【００５３】さらに、テストグループに属するピン数に
応じてテストプログラムの出力を制御する、つまり、テ
ストフェーズとその際のテスト対象ピンを考慮したテス
トプログラムの作成を行うことで、テスト対象のピンを
判断して、効率的にテストプログラムを作成することが
できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係るテストプログラム
作成装置の構成を示すブロック図である。

【図２】実施の形態１に係るテストプログラム作成装置
の動作を示すフローチャートである。

【図３】実施の形態１に係るテストプログラム作成装置
の動作を具体的な情報によって説明するための図であ
る。

【図４】実施の形態１に係るテストプログラム作成装置
の動作を具体的な情報によって説明するための図であ
る。

【図５】本発明の実施の形態２に係るテストプログラム
作成装置の構成を示すブロック図である。

【図６】実施の形態２に係るテストプログラム作成装置
の動作を示すフローチャートである。

【図７】具体的な情報によって、実施の形態２に係るテ
ストプログラム作成装置の動作を示す図である。

【図８】本発明の実施の形態３に係るテストプログラム
作成装置の構成を示すブロック図である。

【図９】実施の形態３に係るテストプログラム作成装置
の動作を具体的な情報によって示す図である。

【符号の説明】

１ ＬＳＩピン・アサイン情報 ２ ネットリスト ３ グルーピング条件 ４ テストプログラム作成装置 ５ ＬＳＩピン対応情報 ６ グルーピング情報 ７ 解析情報 ８ 雛形テストプログラム ９ テストプログラム ３１ ピン対応情報作成手段 ３２ グループ作成手段 ３３ 解析情報出力手段 ３４ テストプログラム出力手段 ３５ テスト対象選択手段

Claims (10)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路のテストプログラムを作
   成するテストプログラム作成装置において、 前記半導体集積回路の論理ピンについての情報をもとに
   ピン対応情報を作成する手段と、 前記ピン対応情報を参照して、所定のテストグループの
   分け方の条件に合致する前記論理ピンについてのグルー
   ピング情報を作成する手段と、 前記ピン対応情報およびグルーピング情報から、前記半
   導体集積回路とその試験装置のピンについての情報を解
   析情報として編集し、出力する解析情報作成手段とを備
   え、 前記解析情報は、前記半導体集積回路とその試験装置の
   すべてのピンに関する対応情報を含むことを特徴とする
   テストプログラム作成装置。
2. 【請求項２】 前記解析情報作成手段は、前記対応情報
   を、指定された項目毎に分類して所定のテストフェーズ
   に合わせた形式で出力することを特徴とする請求項１記
   載のテストプログラム作成装置。
3. 【請求項３】 さらに、前記半導体集積回路についての
   共通情報と個別情報を含むプログラムを格納する手段
   と、 前記グルーピング情報と前記プログラムをもとにテスト
   プログラムを出力する制御手段とを備えることを特徴と
   する請求項２記載のテストプログラム作成装置。
4. 【請求項４】 前記制御手段は、前記条件をもとにグル
   ープ分けした前記テストグループに属するピン数に応じ
   て前記テストプログラムの出力を制御することを特徴と
   する請求項３記載のテストプログラム作成装置。
5. 【請求項５】 さらに、前記テストフェーズ毎のテスト
   対象フラグを格納する手段と、 前記テスト対象フラグが付されたピン情報を前記ピン対
   応情報に反映する手段とを備え、 前記制御手段は、前記反映後のピン対応情報をもとに前
   記半導体集積回路のテスト対象のピンを判断し、その判
   断結果に応じて前記テストプログラムの出力を制御する
   ことを特徴とする請求項３記載のテストプログラム作成
   装置。
6. 【請求項６】 半導体集積回路の試験に使用するテスト
   プログラムを作成する方法において、 前記半導体集積回路の論理ピンについての情報をもとに
   ピン対応情報を作成するステップと、 前記ピン対応情報を参照して、所定のテストグループの
   分け方の条件に合致する前記論理ピンについてのグルー
   ピング情報を作成するステップと、 前記ピン対応情報およびグルーピング情報をもとに、前
   記半導体集積回路とその試験装置のすべてのピンに関す
   る対応情報を含む情報を解析情報として編集し、出力す
   るステップとを備えることを特徴とする方法。
7. 【請求項７】 前記対応情報は、指定された項目毎に分
   類して所定のテストフェーズに合わせた形式で出力され
   ることを特徴とする請求項６記載の方法。
8. 【請求項８】 さらに、前記半導体集積回路についての
   共通情報と個別情報を含むプログラムを格納するステッ
   プと、 前記グルーピング情報と前記プログラムをもとにテスト
   プログラムを出力するステップとを備えることを特徴と
   する請求項７記載の方法。
9. 【請求項９】 前記出力ステップでは、前記条件をもと
   にグループ分けした前記テストグループに属するピン数
   に応じて前記テストプログラムの出力が制御されること
   を特徴とする請求項８記載の方法。
10. 【請求項１０】 さらに、前記テストフェーズ毎のテス
    ト対象フラグを格納するステップと、 前記テスト対象フラグが付されたピン情報を前記ピン対
    応情報に反映するステップとを備え、 前記出力ステップにおいて、前記反映後のピン対応情報
    をもとに前記半導体集積回路のテスト対象のピンを判断
    し、その判断結果に応じて前記テストプログラムの出力
    を制御することを特徴とする請求項８記載の方法。