CN112462243A - 一种开短路测试系统自动编程方法 - Google Patents

一种开短路测试系统自动编程方法 Download PDF

Info

Publication number
CN112462243A
CN112462243A CN202110135004.0A CN202110135004A CN112462243A CN 112462243 A CN112462243 A CN 112462243A CN 202110135004 A CN202110135004 A CN 202110135004A CN 112462243 A CN112462243 A CN 112462243A
Authority
CN
China
Prior art keywords
pin
pins
chip
charging time
open
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110135004.0A
Other languages
English (en)
Other versions
CN112462243B (zh
Inventor
李全任
毛国梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Hongtai Semiconductor Technology Co ltd
Original Assignee
Nanjing Hongtai Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Hongtai Semiconductor Technology Co ltd filed Critical Nanjing Hongtai Semiconductor Technology Co ltd
Priority to CN202110135004.0A priority Critical patent/CN112462243B/zh
Publication of CN112462243A publication Critical patent/CN112462243A/zh
Application granted granted Critical
Publication of CN112462243B publication Critical patent/CN112462243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54—Testing for continuity

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明实施例公开了集成电路技术领域的一种开短路测试系统自动编程方法。包括如下步骤：S1、选择良品芯片A作为参考基准，并设置装置中的电流源施加电流的范围与充电时间范围值；将电流源接至该芯片A的任意一个未进行测试的管脚B，并将芯片其他管脚通过开关矩阵与GND相连接；S2、分析管脚B的电压测量值与施加电流值和充电时间的关系。本发明通过简单配置实现芯片测试程序的自我学习与调整功能，可以实现在大规模集成电路开短路测试系统中，完成对正式测试程序的自动编程处理；通过在不同连接方式下的管脚测试，结合分类判别，可以快速方便的实现对未知类型芯片管脚的区分。

Description

一种开短路测试系统自动编程方法
技术领域
本发明实施例涉及集成电路技术领域，尤其涉及一种开短路测试系统自动编程方法。
背景技术
IC芯片（集成电路）是将大量的微电子元器件（晶体管、电阻、电容等）形成的集成电路放在一块塑基上，做成一块芯片，而今几乎所有看到的芯片，都可以叫做IC芯片，集成电路是一种微型电子器件或部件，采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。当今半导体工业大多数应用的是基于硅的集成电路；
现有的大规模集成电路IC成品测试过程中，由于测试时间与成本非常高，测试厂商通常会先使用开短路测试系统进行IC的开短路测试，剔除IC管脚异常的芯片，节约成品测试时间，而现有大规模IC芯片，往往管脚数目非常多，并且存在多个管脚为同一定义的情况，测试工厂的开发工程师经常不清楚被测IC的管脚定义，而且现有设备只能对正常IO管脚，短路管脚，开路管脚进行初始自动识别编程，不能够区分多个短路管脚组之间是否存在短路情况的判断，并且现有设备对芯片内部集成容性负载的管脚，无法进行正确的识别与判断。
基于此，本发明设计了一种开短路测试系统自动编程方法，以解决上述问题。
发明内容
本发明实施例提供一种开短路测试系统自动编程方法，以解决背景技术中提及的技术问题。
本发明实施例提供一种开短路测试系统自动编程方法。在一种可行的方案中，包括如下步骤：
S1、选择良品芯片A作为参考基准，并设置装置中的电流源施加电流的范围与充电时间范围值；将电流源接至该芯片A的任意一个未进行测试的管脚B，并将芯片其他管脚通过开关矩阵与GND相连接；
S2、分析管脚B的电压测量值与施加电流值和充电时间的关系，计算确认最佳的施加电流以及充电时间；同时根据管脚B的电压测量值判断芯片A的管脚B的管脚类型；管脚类型包括独立管脚、管脚组、容性负载管脚和开路管脚；
S3、重复S1-S2，得到所有管脚的施加电流值、充电时间和管脚类型；
S4、根据管脚类型特性分类，完成独立管脚，容性负载管脚，开路管脚的判断条件设置，结合此三类管脚已经完成的施加电流值、充电时间，完成此三类管脚的测试程序学习；
S5、选择良品芯片A作为待测芯片，将电流源连接到为管脚组分类的任意一个管脚M，并选择管脚组中剩余管脚中的一个管脚N与GND连接，其余管脚悬空，施加电流对M管脚进行电压测量，根据管脚M脚的电压测量值判断M与N是否为一组同类型管脚；
S6、重复S5，判断得到管脚组中所有管脚之间的关系，得到多组不同类型的细分管脚组；
S7、根据S5，S6得到的细分管脚组，分析各个细分管脚组的测试施加电流、充电时间，良品判断条件，完成管脚组的测试程序学习，最后与S4得到的其它管脚测试程序结合，完成芯片A所有管脚的测试程序学习，生成正式芯片A的测试程序。
本发明实施例提供一种开短路测试系统自动编程方法，在一种可行的方案中，所述S2中管脚电压的测量包括以下步骤：
根据所述S1中对电流源施加电流范围以及充电时间范围值，逐一在不同充电时间的情况下施加不同的电流，对芯片A的管脚电压数据进行逐一测取。
本发明实施例提供一种开短路测试系统自动编程方法。在一种可行的方案中，所述S2中管脚分类信息包括独立管脚、管脚组、容性负载管脚和开路管脚。
本发明实施例提供一种开短路测试系统自动编程方法。在一种可行的方案中，所述S5中的管脚M与电流源连接，管脚N与 GND连接后，将芯片A剩余管脚组中的管脚悬空处理。
基于上述方案可知，本发明通过简单配置实现芯片测试程序的自我学习与调整功能，可以实现在大规模集成电路开短路测试系统中，完成对正式测试程序的自动编程处理；通过在不同连接方式下的管脚测试，结合分类判别，可以快速方便的实现对未知类型芯片管脚的区分。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明自动编程方法的流程框图；
图2为本发明实施例中被测芯片的管脚示意图。
附图中部件列表如下：
部件1-质控单元；部件2-可调电流源；部件3-电压测量单元；部件4-矩阵开关；部件5-待测芯片。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，也可以是成一体；可以是机械连接，也可以是电连接，也可以是通讯连接；可以是直接连接，也可以通过中间媒介的间接连接，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1为本发明提供的一种开短路测试系统自动编程方法，包括如下步骤：
S1、选择良品芯片A作为参考基准，并设置装置中的电流源施加电流的范围与充电时间范围值；将电流源接至该芯片A的任意一个未进行测试的管脚B，并将芯片其他管脚通过开关矩阵与GND相连接；
S2、分析管脚B的电压测量值与施加电流值和充电时间的关系，计算确认最佳的施加电流以及充电时间；同时根据管脚B的电压测量值判断芯片A的管脚B的管脚类型；管脚类型包括独立管脚、管脚组、容性负载管脚和开路管脚；
S3、重复S1-S2，得到所有管脚的施加电流值、充电时间和管脚类型；
S4、根据管脚类型特性分类，完成独立管脚，容性负载管脚，开路管脚的判断条件设置，结合此三类管脚已经完成的施加电流值、充电时间，完成此三类管脚的测试程序学习；
S5、选择良品芯片A作为待测芯片，将电流源连接到为管脚组分类的任意一个管脚M，并选择管脚组中剩余管脚中的一个管脚N与GND连接，其余管脚悬空，施加电流对M管脚进行电压测量，根据管脚M脚的电压测量值判断M与N是否为一组同类型管脚；
S6、重复S5，判断得到管脚组中所有管脚之间的关系，得到多组不同类型的细分管脚组；
S7、根据S5，S6得到的细分管脚组，分析各个细分管脚组的测试施加电流、充电时间，良品判断条件，完成管脚组的测试程序学习，最后与S4得到的其它管脚测试程序结合，完成芯片A所有管脚的测试程序学习，生成正式芯片A的测试程序。
通过上述内容不难发现，在利用本发明的开短路测试系统自动编程方法对集成电路IC芯片进行自动编程学习过程中，通过使用一颗经过验证良品的芯片A做为参考，设置装置中的电流源施加电流的范围与充电时间范围，并把电流源接到被测芯片任意一个管脚，被测的芯片A其它管脚使用开关矩阵接到GND，电流源根据设置的电流的范围与充电时间范围，逐一在不同充电时间的情况下施加不同的电流并测量芯片A管脚的电压，通过判断测量值的波动情况，确认最佳的施加电流与充电时间，并且根据测量值判断芯片管脚分类，且管脚分类优选为单独的独立管脚、管脚组、容性负载管脚和开路管脚，通过此种方式得到独立管脚、容性负载管脚、开路管脚的测试条件与判断条件；然后再对该基准芯片A的管脚组类型管脚进行自动学习测试，在自主学习管脚组类型管脚时，通过把电流源接到被测芯片A管脚组中的任意一个管脚M，逐一选择剩余短路管脚组的一个管脚N接GND，将芯片剩余管脚悬空处理，施加电流并测量芯片管M脚的电压，判断管脚M与N是否为同一组类型，进而得到管脚组类型管脚的细分管脚组与各个细分管脚组的测试条件与判断条件，通过在不同连接方式下的管脚测试，结合分类判别，可以快速方便的实现对未知类型芯片管脚的区分。
可选地，所述S2中管脚电压的测量包括以下步骤：
根据所述S1中对电流源施加电流范围以及充电时间范围值，逐一在不同充电时间的情况下施加不同的电流，对芯片A的管脚电压数据进行逐一测取。值得说明的是，在本实施例中，在进行管脚电压测量过程中，通过除与电流源相连接管脚的管脚与GND逐一连接，并对各连接后的电压值测量，以便于根据测量值判断芯片A所有管脚分类情况。
此外，所述S2中管脚分类信息包括独立管脚、管脚组、容性负载管脚和开路管脚；通过对管脚的分类信息的采集，以便对管脚组类型管脚进行细分测试。
再具体地说，所述S5中的管脚M与电流源连接，管脚N与GND连接后，将剩余管脚悬空处理，通过将剩余管脚的悬空处理，可以避免在管脚M和管脚N分别连接后，剩余管脚对自动学习造成干扰。
实施例
如图2所示，被测芯片有14个管脚，其中包含特殊管脚：VCC、GND（有可能存在容性负载）；标准单独输入输出管脚：1A-4A，1Y-4Y；两组输入输出管脚组：5A，5Y；通常测试工厂，测试程序开发人员不知道被测芯片的管脚类型以及管脚之间的相互关系，或者由于管脚数目非常多，常规手段编写芯片测试程序非常困难。通过利用本发明的开短路测试系统自动编程方法，通过控制单元自动完成S1-S7的工作：
1、准备好样品与测试条件；
2、完成管脚1-14的扫描测量，分别得到特殊管脚（容性负载管脚）VCC、GND的测试条件与判断标准，单独管脚1A-4A、1Y-4Y的测试条件，以及5A、5Y是管脚组的判断；
3、从5A（11脚）开始测量11脚与13、10、12脚之间的关系，分辨出11脚与13脚为一组；
4、从5Y（10脚）开始测量10脚与12脚之间的关系，分辨出10脚与12脚为一组；
5、完成5A管脚组的测试条件与判断标准，5Y管脚组的测试条件与判断标准；
6、结合VCC、GND、1-4A、1-4Y的测试条件与合格判断条件以及5A、5Y管脚组的测试条件与合格判断条件，完成芯片的测试程序自动学习。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一特征和第二特征直接接触，或第一特征和第二特征通过中间媒介间接接触。
而且，第一特征在第二特征“之上”、“上方”和“上面”可以是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度低于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述，意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任意一个或者多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (4)

1.一种开短路测试系统自动编程方法，其特征在于，包括如下步骤：
S1、选择良品芯片A作为参考基准，并设置装置中的电流源施加电流的范围与充电时间范围值；将电流源接至该芯片A的任意一个未进行测试的管脚B，并将芯片其他管脚通过开关矩阵与GND相连接；
S2、分析管脚B的电压测量值与施加电流值和充电时间的关系，计算确认最佳的施加电流以及充电时间；同时根据管脚B的电压测量值判断芯片A的管脚B的管脚类型；管脚类型包括独立管脚、管脚组、容性负载管脚和开路管脚；
S3、重复S1-S2，得到所有管脚的施加电流值、充电时间和管脚类型；
S4、根据管脚类型特性分类，完成独立管脚，容性负载管脚，开路管脚的判断条件设置，结合此三类管脚已经完成的施加电流值、充电时间，完成此三类管脚的测试程序学习；
S5、选择良品芯片A作为待测芯片，将电流源连接到为管脚组分类的任意一个管脚M，并选择管脚组中剩余管脚中的一个管脚N与GND连接，其余管脚悬空，施加电流对M管脚进行电压测量，根据管脚M脚的电压测量值判断M与N是否为一组同类型管脚；
S6、重复S5，判断得到管脚组中所有管脚之间的关系，得到多组不同类型的细分管脚组；
S7、根据S5，S6得到的细分管脚组，分析各个细分管脚组的测试施加电流、充电时间，良品判断条件，完成管脚组的测试程序学习，最后与S4得到的其它管脚测试程序结合，完成芯片A所有管脚的测试程序学习，生成正式芯片A的测试程序。
2.根据权利要求1所述的一种开短路测试系统自动编程方法，其特征在于，所述S2中管脚电压的测量包括以下步骤：
根据所述S1中对电流源施加电流范围以及充电时间范围值，逐一在不同充电时间的情况下施加不同的电流，对芯片A的管脚电压数据进行逐一测取。
3.根据权利要求1所述的一种开短路测试系统自动编程方法，其特征在于，所述S2中管脚分类信息包括独立管脚、管脚组、容性负载管脚和开路管脚。
4.根据权利要求1所述的一种开短路测试系统自动编程方法，其特征在于，所述S5中的管脚M与电流源连接，管脚N与 GND连接后，将芯片A剩余管脚组中的管脚悬空处理。
CN202110135004.0A 2021-02-01 2021-02-01 一种开短路测试系统自动编程方法 Active CN112462243B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110135004.0A CN112462243B (zh) 2021-02-01 2021-02-01 一种开短路测试系统自动编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110135004.0A CN112462243B (zh) 2021-02-01 2021-02-01 一种开短路测试系统自动编程方法

Publications (2)

Publication Number Publication Date
CN112462243A true CN112462243A (zh) 2021-03-09
CN112462243B CN112462243B (zh) 2021-04-27

Family

ID=74802396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110135004.0A Active CN112462243B (zh) 2021-02-01 2021-02-01 一种开短路测试系统自动编程方法

Country Status (1)

Country Link
CN (1) CN112462243B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002333991A (ja) * 2001-05-09 2002-11-22 Nec Corp テストプログラム作成装置およびその方法
TW200424541A (en) * 2003-05-13 2004-11-16 Via Tech Inc Auto grouping method for testing integrated circuit devices on burn-in board
US7047467B1 (en) * 2002-01-09 2006-05-16 Xilinx, Inc. Structure and method for verifying data in a non-JTAG device from a JTAG device with microcontroller
US20080104448A1 (en) * 2006-10-30 2008-05-01 Kenji Tamura Testing apparatus for semiconductor device
CN101706540A (zh) * 2009-12-04 2010-05-12 首都师范大学 可编程集成电路自动测试及归类系统
CN101949990A (zh) * 2010-09-25 2011-01-19 苏州华芯微电子股份有限公司 Ic管脚开短路测试方法
CN103063975A (zh) * 2012-12-26 2013-04-24 成都市中州半导体科技有限公司 一种开/短路测试系统及方法
CN104133172A (zh) * 2014-08-08 2014-11-05 上海华力微电子有限公司 一种提高同测数的新型测试开发方法
CN106970311A (zh) * 2016-01-14 2017-07-21 北京君正集成电路股份有限公司 一种芯片测试方法
CN108226751A (zh) * 2017-12-14 2018-06-29 芯海科技（深圳）股份有限公司 一种多处理器协同芯片性能评估系统及方法
US10067183B2 (en) * 2016-06-21 2018-09-04 International Business Machines Corporation Portion isolation architecture for chip isolation test
CN110261757A (zh) * 2019-06-10 2019-09-20 南京宏泰半导体科技有限公司 一种数字隔离芯片测试方法和系统

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002333991A (ja) * 2001-05-09 2002-11-22 Nec Corp テストプログラム作成装置およびその方法
US7047467B1 (en) * 2002-01-09 2006-05-16 Xilinx, Inc. Structure and method for verifying data in a non-JTAG device from a JTAG device with microcontroller
TW200424541A (en) * 2003-05-13 2004-11-16 Via Tech Inc Auto grouping method for testing integrated circuit devices on burn-in board
US20080104448A1 (en) * 2006-10-30 2008-05-01 Kenji Tamura Testing apparatus for semiconductor device
CN101706540A (zh) * 2009-12-04 2010-05-12 首都师范大学 可编程集成电路自动测试及归类系统
CN101949990A (zh) * 2010-09-25 2011-01-19 苏州华芯微电子股份有限公司 Ic管脚开短路测试方法
CN103063975A (zh) * 2012-12-26 2013-04-24 成都市中州半导体科技有限公司 一种开/短路测试系统及方法
CN104133172A (zh) * 2014-08-08 2014-11-05 上海华力微电子有限公司 一种提高同测数的新型测试开发方法
CN106970311A (zh) * 2016-01-14 2017-07-21 北京君正集成电路股份有限公司 一种芯片测试方法
US10067183B2 (en) * 2016-06-21 2018-09-04 International Business Machines Corporation Portion isolation architecture for chip isolation test
CN108226751A (zh) * 2017-12-14 2018-06-29 芯海科技（深圳）股份有限公司 一种多处理器协同芯片性能评估系统及方法
CN110261757A (zh) * 2019-06-10 2019-09-20 南京宏泰半导体科技有限公司 一种数字隔离芯片测试方法和系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郭利文等: "FPGA/CPLD的管脚设置对信号完整性的影响分析研究", 《现代电子技术》 *

Also Published As

Publication number Publication date
CN112462243B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
US7519882B2 (en) Intelligent binning for electrically repairable semiconductor chips
US6756804B2 (en) Semiconductor integrated circuit device
US20030213953A1 (en) Integrated circuit chips and wafers including on-chip test element group circuits, and methods of fabricating and testing same
US5764650A (en) Intelligent binning for electrically repairable semiconductor chips
US6653827B2 (en) Analog signal test circuit and method
US8036848B2 (en) Semiconductor wafer testing apparatus and method of testing semiconductor wafer
CN112462243B (zh) 一种开短路测试系统自动编程方法
US6489799B1 (en) Integrated circuit device having process parameter measuring circuit
CN100511622C (zh) 修正半导体引脚测试电压来校正输出电流的方法
CN114076891B (zh) 一种芯片检测系统
CN208655575U (zh) 一种多工位集成电路熔丝修调测试系统
CN105510803A (zh) 集成电路测试装置和方法
KR100231649B1 (ko) 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법
CN217689268U (zh) 芯片检测电路、测试系统
JP4137082B2 (ja) 半導体装置の試験装置
JP3865185B2 (ja) 半導体装置とその試験装置及び試験方法
CN115097287A (zh) 基于正负电压的芯片管脚开短路测试装置与方法
JP2006234577A (ja) 半導体集積回路およびその検査方法
JP4909192B2 (ja) コンデンサ容量測定装置
CN109270420B (zh) 晶圆测试的方法
JP2007064645A (ja) 半導体検査方法
CN115421024A (zh) 一种电路的测试方法、装置及存储介质
CN118130902A (zh) 测试电阻的结构及方法、wat测试装置
CN117491842A (zh) 一种优化dc参数准确性且缩短测试时间的方法
JP2001074808A (ja) 電子部品試験装置および電子部品の試験方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 210000 floor 2, building 26, South Park, Jiangsu Kecheng science and Technology Industrial Park, No. 19, Lanhua Road, Pukou District, Nanjing, Jiangsu Province

Patentee after: Nanjing Hongtai Semiconductor Technology Co.,Ltd.

Address before: Room b2411, 24 / F, block B, Kechuang headquarters building, Kechuang Plaza, 320 pubin Avenue, Jiangpu street, Pukou District, Nanjing City, Jiangsu Province, 210000

Patentee before: Nanjing Hongtai Semiconductor Technology Co.,Ltd.

CP03 Change of name, title or address