JP4407819B2 - テストパターン編集装置、テストパターン編集プログラム及びテストパターン編集方法 - Google Patents
テストパターン編集装置、テストパターン編集プログラム及びテストパターン編集方法 Download PDFInfo
- Publication number
- JP4407819B2 JP4407819B2 JP2004374729A JP2004374729A JP4407819B2 JP 4407819 B2 JP4407819 B2 JP 4407819B2 JP 2004374729 A JP2004374729 A JP 2004374729A JP 2004374729 A JP2004374729 A JP 2004374729A JP 4407819 B2 JP4407819 B2 JP 4407819B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- test pattern
- timing
- test
- rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31813—Test pattern generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
次に、テストパターン編集装置100の動作を説明する。
次に、パターン抽出部21が、S301及びS302で入力されたテストパターン11及びパラメータ12から、タイミングパターンと、解析用タイミングパターンと、クロック信号ピン名と、パターンシーケンス11a,12aなどとを抽出する(S303)。
一例として、6パターン目で「a」というデータが「b」というデータに変化しているので、CLKBの5パターン目の頭のエッジでは「a」というデータが入力されており、これと対になる7パターン目頭のエッジでは「b」というデータが入力されている。
20:テストパターン変形処理部
21:入力情報抽出部
22:テストパターン解析部
23:パターン変形部
30:記憶部
40:変形テストパターン検証処理部
50:パターン数削減編集部
60:LSIテスタ用変換処理部
70:制御部
80:バス
100:テストパターン編集装置
200:テストパターン編集プログラム
Claims (21)
- LSIのファンクションテストに用いるテストパターンを編集するテストパターン編集装置において、
前記テストパターンに、所定の複数の単位パターンからなる規則パターンに基づいて、所定の冗長パターンを挿入することにより、前記規則パターンが繰り返される変形テストパターンを作成する手段と、
前記変形テストパターンと、変形前の前記テストパターンとが同じ動作をするか否かを検証する検証手段と、
前記検証手段によって、前記変形テストパターンと、変形前の前記テストパターンとが同じ動作をすると検証された場合に、前記変形テストパターンの複数の前記規則パターンをそれぞれ1つの単位パターンにまとめる手段とを含むことを特徴とするテストパターン編集装置。 - 前記テストパターンは、前記ファンクションテストについて、少なくとも入力するデータと、印加するクロック信号との情報を含み、
前記規則パターンを、
前記テストパターンに前記所定の冗長パターンを挿入することで、同一種類の前記クロック信号あたりの1組のアップエッジとダウンエッジとで前記入力するデータが異なる前記クロック信号の前記1組のアップエッジとダウンエッジとが、それぞれ振り分けられることによって作成されたパターンとすることを特徴とする請求項1に記載のテストパターン編集装置。 - 前記テストパターンは、前記ファンクションテストについて、さらに、入力データに対応して得られる期待値の情報を含み、
前記規則パターンを、前記所定の冗長パターンを挿入することにより、前記入力するデータの変化の有無を解析するタイミングと、前記クロック信号の変化の有無を解析するタイミングと、前記期待値変化の有無を解析するタイミングとが少なくとも1回ずつ、かつ、同一種類の前記解析するタイミングが同じ周期で訪れるパターンとすることを特徴とする請求項2に記載のテストパターン編集装置。 - 前記規則パターンを、前記テストパターンの先頭に位置する前記単位パターンから、前記入力するデータの変化の有無を解析するタイミングと、前記クロック信号の変化の有無を解析するタイミングと、前記期待値変化の有無を解析するタイミングとが出揃う前記単位パターンまでとすることを特徴とする請求項3に記載のテストパターン編集装置。
- 前記規則パターンあたりの前記入力するデータの変化の回数と、前記クロック信号の変化の回数と、前記期待値変化の回数とで、全ての前記規則パターンのうち前記変化の回数が最も多いそれぞれの回数を、前記変形テストパターン内で繰り返す前記規則パターンの各タイミングの回数とすることを特徴とする請求項3又は請求項4に記載のテストパターン編集装置。
- 前記テストパターンを、前記規則パターンと比較して解析することによって、前記各タイミングを算出する解析手段を有することを特徴とする請求項3から請求項5のいずれか1つに記載のテストパターン編集装置。
- 前記規則パターンを、入力するデータの変化の有無を解析するタイミングと、クロック信号の印加の有無を解析するタイミングと、期待値の変化の有無を解析するタイミングとを示すパラメータによって示される各タイミングと一致するタイミングからなるパターンとすることを特徴とする請求項1から請求項6のいずれか1つに記載のテストパターン編集装置。
- コンピュータ処理装置上で実行され、LSIのファンクションテストに用いるテストパターンを編集するテストパターン編集プログラムにおいて、
前記コンピュータ処理装置に、
前記テストパターンに、所定の複数の単位パターンからなる規則パターンに基づいて、所定の冗長パターンを挿入することにより、前記規則パターンが繰り返される変形テストパターンを作成する機能と、
前記変形テストパターンと、変形前の前記テストパターンとが同じ動作をするか否かを検証する検証機能と、
前記検証機能によって、前記変形テストパターンと、変形前の前記テストパターンとが同じ動作をすると検証した場合に、前記変形テストパターンの複数の前記規則パターンをそれぞれ1つの単位パターンにまとめる機能とを持たせることを特徴とするテストパターンプログラム。 - 前記テストパターンは、前記ファンクションテストについて、少なくとも入力するデータと、印加するクロック信号との情報を含み、
前記コンピュータ処理装置に、
前記規則パターンを、
前記テストパターンに前記所定の冗長パターンを挿入することで、同一種類の前記クロック信号あたりの1組のアップエッジとダウンエッジとで前記入力するデータが異なる前記クロック信号の前記1組のアップエッジとダウンエッジとを、それぞれ振り分けることによって作成するパターンとする機能を持たせることを特徴とする請求項8に記載のテストパターン編集プログラム。 - 前記テストパターンは、前記ファンクションテストについて、さらに、入力データに対応して得られる期待値の情報を含み、
前記コンピュータ処理装置に、
前記規則パターンを、前記所定の冗長パターンを挿入することにより、前記入力するデータの変化の有無を解析するタイミングと、前記クロック信号の変化の有無を解析するタイミングと、前記期待値変化の有無を解析するタイミングとを少なくとも1回ずつ、かつ、同一種類の前記解析するタイミングを同じ周期で訪れるパターンとする機能を持たせることを特徴とする請求項9に記載のテストパターン編集プログラム。 - 前記コンピュータ処理装置に、
前記規則パターンを、前記テストパターンの先頭に位置する前記単位パターンから、前記入力するデータの変化の有無を解析するタイミングと、前記クロック信号の変化の有無を解析するタイミングと、前記期待値変化の有無を解析するタイミングとが出揃う前記単位パターンまでとする機能を持たせることを特徴とする請求項10に記載のテストパターン編集プログラム。 - 前記コンピュータ処理装置に、
前記規則パターンあたりの前記入力するデータの変化の回数と、前記クロック信号の変化の回数と、前記期待値変化の回数とで、全ての前記規則パターンのうち前記変化の回数が最も多いそれぞれの回数を、前記変形テストパターン内で繰り返す前記規則パターンの各タイミングの回数とする機能を持たせることを特徴とする請求項10又は請求項11に記載のテストパターン編集プログラム。 - 前記コンピュータ処理装置に、
前記テストパターンを、前記規則パターンと比較して解析することによって、前記各タイミングを算出する解析機能を持たせることを特徴とする請求項9から請求項12のいずれか1つに記載のテストパターン編集プログラム。 - 前記コンピュータ処理装置に、
前記規則パターンを、入力するデータの変化の有無を解析するタイミングと、クロック信号の印加の有無を解析するタイミングと、期待値の変化の有無を解析するタイミングとを示すパラメータによって示される各タイミングと一致するタイミングからなるものとする機能を持たせることを特徴とする請求項8から請求項13のいずれか1つに記載のテストパターン編集プログラム。 - LSIのファンクションテストに用いるテストパターンを編集するテストパターン編集方法において、
前記テストパターンに、所定の複数の単位パターンからなる規則パターンに基づいて、所定の冗長パターンを挿入することにより、前記規則パターンが繰り返される変形テストパターンを作成するステップと、
前記変形テストパターンと、変形前の前記テストパターンとが同じ動作をするか否かを検証する検証ステップと、
前記検証ステップによって、前記変形テストパターンと、変形前の前記テストパターンとが同じ動作をすると検証した場合に、前記変形テストパターンの複数の前記規則パターンをそれぞれ1つの単位パターンにまとめるステップとを有することを特徴とするテストパターン編集方法。 - 前記テストパターンは、前記ファンクションテストについて、少なくとも入力するデータと、印加するクロック信号との情報を含み、
前記規則パターンを、
前記テストパターンに前記所定の冗長パターンを挿入することで、同一種類の前記クロック信号あたりの1組のアップエッジとダウンエッジとで前記入力するデータが異なる前記クロック信号の前記1組のアップエッジとダウンエッジとを、それぞれ振り分けることによって作成するパターンとするステップを有することを特徴とする請求項15に記載のテストパターン編集方法。 - 前記テストパターンは、前記ファンクションテストについて、さらに、入力データに対応して得られる期待値の情報を含み、
前記規則パターンを、前記所定の冗長パターンを挿入することにより、前記入力するデータの変化の有無を解析するタイミングと、前記クロック信号の変化の有無を解析するタイミングと、前記期待値変化の有無を解析するタイミングとを少なくとも1回ずつ、かつ、同一種類の前記解析するタイミングを同じ周期で訪れるパターンとするステップを有することを特徴とする請求項16に記載のテストパターン編集方法。 - 前記規則パターンを、前記テストパターンの先頭に位置する前記単位パターンから、前記入力するデータの変化の有無を解析するタイミングと、前記クロック信号の変化の有無を解析するタイミングと、前記期待値変化の有無を解析するタイミングとが出揃う前記単位パターンまでとするステップを有することを特徴とする請求項17に記載のテストパターン編集方法。
- 前記規則パターンあたりの前記入力するデータの変化の回数と、前記クロック信号の変化の回数と、前記期待値変化の回数とで、全ての前記規則パターンのうち前記変化の回数が最も多いそれぞれの回数を、前記変形テストパターン内で繰り返す前記規則パターンの各タイミングの回数とするステップを有することを特徴とする請求項17又は請求項18に記載のテストパターン編集方法。
- 前記テストパターンを、前記規則パターンと比較して解析することによって、前記各タイミングを算出する解析ステップを有することを特徴とする請求項17から請求項19のいずれか1つに記載のテストパターン編集方法。
- 前記規則パターンを、入力するデータの変化の有無を解析するタイミングと、クロック信号の印加の有無を解析するタイミングと、期待値の変化の有無を解析するタイミングとを示すパラメータによって示される各タイミングと一致するタイミングからなるものとするステップを有することを特徴とする請求項15から請求項20のいずれか1つに記載のテストパターン編集方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004374729A JP4407819B2 (ja) | 2004-12-24 | 2004-12-24 | テストパターン編集装置、テストパターン編集プログラム及びテストパターン編集方法 |
US11/281,747 US7451372B2 (en) | 2004-12-24 | 2005-11-18 | Circuit test pattern edition apparatus, circuit test pattern editing method, and signal-bearing medium embodying a program of circuit test pattern edition |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004374729A JP4407819B2 (ja) | 2004-12-24 | 2004-12-24 | テストパターン編集装置、テストパターン編集プログラム及びテストパターン編集方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006184020A JP2006184020A (ja) | 2006-07-13 |
JP4407819B2 true JP4407819B2 (ja) | 2010-02-03 |
Family
ID=36613233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004374729A Expired - Fee Related JP4407819B2 (ja) | 2004-12-24 | 2004-12-24 | テストパターン編集装置、テストパターン編集プログラム及びテストパターン編集方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7451372B2 (ja) |
JP (1) | JP4407819B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090010643A1 (en) * | 2007-07-06 | 2009-01-08 | Delew David A | Method and apparatus for identifying faults in a passive optical network |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5345450A (en) * | 1993-03-26 | 1994-09-06 | Vlsi Technology, Inc. | Method of compressing and decompressing simulation data for generating a test program for testing a logic device |
US6782501B2 (en) * | 2001-01-23 | 2004-08-24 | Cadence Design Systems, Inc. | System for reducing test data volume in the testing of logic products |
-
2004
- 2004-12-24 JP JP2004374729A patent/JP4407819B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-18 US US11/281,747 patent/US7451372B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006184020A (ja) | 2006-07-13 |
US7451372B2 (en) | 2008-11-11 |
US20060143552A1 (en) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3904645B2 (ja) | ハードウェア/ソフトウェア協調シミュレーション装置 | |
US20020046391A1 (en) | Method for generating behavior model description of circuit and apparatus for logic verification | |
JP2000132416A (ja) | 半導体集積回路設計検証装置 | |
JP2000082094A (ja) | 半導体集積回路設計検証システム | |
JP2006285333A (ja) | 動作合成装置及び方法 | |
JP4850091B2 (ja) | 検証シナリオ生成装置,方法,およびプログラム,並びに検証装置 | |
JP4142176B2 (ja) | インタフェース仕様定義を記録した記憶媒体、及び接続検証方法、及び信号パタン生成方法 | |
JP4407819B2 (ja) | テストパターン編集装置、テストパターン編集プログラム及びテストパターン編集方法 | |
JP2003016134A (ja) | 論理回路モデルの変換方法 | |
US7949509B2 (en) | Method and tool for generating simulation case for IC device | |
JP2000075005A (ja) | 高速テストパタ―ン検証装置 | |
US6449763B1 (en) | High-level synthesis apparatus, high level synthesis method, and recording medium carrying a program for implementing the same | |
JP5104356B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
JP4340592B2 (ja) | スラック値設定方法,スラック値設定装置,スラック値設定プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 | |
JP3586587B2 (ja) | Lsiの回路ブロック間接続検証システム及びその方法 | |
JP4307169B2 (ja) | 遅延検証装置 | |
JP2583631B2 (ja) | 回路モデル生成方法 | |
JP5262678B2 (ja) | 動作合成システム、動作合成方法、及び動作合成用プログラム | |
JP3022778B2 (ja) | 論理合成システム、論理合成回路および論理合成方法 | |
JP2576355B2 (ja) | 遅延最適化方法 | |
JP2001202391A (ja) | 論理回路のシミュレーション方法 | |
JP2996153B2 (ja) | Asic検証方法 | |
JP2008129921A (ja) | 論理機能検証装置及び論理機能検証方法 | |
JP2972499B2 (ja) | 論理回路遅延シミュレータ装置 | |
JPH1078975A (ja) | 論理検証装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091021 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091103 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |