JPH0553857A - Ｌｓｉ間接続試験回路 - Google Patents
Ｌｓｉ間接続試験回路Info
- Publication number
- JPH0553857A JPH0553857A JP3242659A JP24265991A JPH0553857A JP H0553857 A JPH0553857 A JP H0553857A JP 3242659 A JP3242659 A JP 3242659A JP 24265991 A JP24265991 A JP 24265991A JP H0553857 A JPH0553857 A JP H0553857A
- Authority
- JP
- Japan
- Prior art keywords
- test data
- lsi
- signal
- line
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩ―Ａ１０からＬＳＩ―Ｂ２０に出力さ
れるＬＳＩ間信号と、ＬＳＩ―Ｂ２０からＬＳＩ―Ａ１
０に入力するＬＳＩ間信号が対で存在する２つのＬＳＩ
間の接続試験において、接続不良箇所を容易に特定する
ことにより接続試験時間を短縮する。 【構成】 ＬＳＩ―Ａ１０にＬＳＩ―Ｂ２０からのＬＳ
Ｉ間信号を反転して格納するテストデータレジスタ２
と、このレジスタ２の反転出力を格納する比較レジスタ
４と、レジスタ２の内容およびレジスタ４の内容を比較
する比較器５と、テストデータレジスタ２を含みＬＳＩ
―Ａ１０およびＬＳＩ―Ｂ２０を伝送し元のテストデー
タレジスタ２にデータを反転して戻すループ（１２，
６，７）とを含む。
れるＬＳＩ間信号と、ＬＳＩ―Ｂ２０からＬＳＩ―Ａ１
０に入力するＬＳＩ間信号が対で存在する２つのＬＳＩ
間の接続試験において、接続不良箇所を容易に特定する
ことにより接続試験時間を短縮する。 【構成】 ＬＳＩ―Ａ１０にＬＳＩ―Ｂ２０からのＬＳ
Ｉ間信号を反転して格納するテストデータレジスタ２
と、このレジスタ２の反転出力を格納する比較レジスタ
４と、レジスタ２の内容およびレジスタ４の内容を比較
する比較器５と、テストデータレジスタ２を含みＬＳＩ
―Ａ１０およびＬＳＩ―Ｂ２０を伝送し元のテストデー
タレジスタ２にデータを反転して戻すループ（１２，
６，７）とを含む。
Description
【０００１】
【技術分野】本発明はＬＳＩ間の接続を試験する回路に
関する。
関する。
【０００２】
【従来技術】ＬＳＩ間の信号が正しく接続されているか
否かをテストする従来のＬＳＩ間接続試験は以下のよう
に行われる。すなわち、論理的な動作の試験により行わ
れ、誤動作の有無により接続の良，不良が判定されてい
た。
否かをテストする従来のＬＳＩ間接続試験は以下のよう
に行われる。すなわち、論理的な動作の試験により行わ
れ、誤動作の有無により接続の良，不良が判定されてい
た。
【０００３】このように論理的な動作の試験により、論
理動作で誤動作がみつかっても、その誤動作がＬＳＩ自
身の故障かＬＳＩ間の接続不良かを特定することは困難
である。特に、ＬＳＩ内の論理が複雑なときには、接続
不良となっている信号線を特定するための解析に多大な
時間を要するという欠点があった。
理動作で誤動作がみつかっても、その誤動作がＬＳＩ自
身の故障かＬＳＩ間の接続不良かを特定することは困難
である。特に、ＬＳＩ内の論理が複雑なときには、接続
不良となっている信号線を特定するための解析に多大な
時間を要するという欠点があった。
【０００４】
【発明の目的】本発明の目的は接続不良箇所の特定を容
易にするようにしたＬＳＩ間接続試験回路を提供するこ
とにある。
易にするようにしたＬＳＩ間接続試験回路を提供するこ
とにある。
【０００５】
【発明の構成】本発明によるＬＳＩ間接続試験回路は、
信号を反転する入力信号反転手段と、この入力信号反転
手段での反転信号をテストデータとして格納するテスト
データ格納手段と、このテストデータ格納手段からのテ
ストデータを外部の集積回路を介して前記入力信号反転
手段に戻す信号授受手段と、前記テストデータ格納手段
の内容を反転し格納する比較格納手段と、前記テストデ
ータ格納手段からのテストデータと前記比較格納手段か
らの内容とを比較する比較手段とを含むことを特徴とす
る。
信号を反転する入力信号反転手段と、この入力信号反転
手段での反転信号をテストデータとして格納するテスト
データ格納手段と、このテストデータ格納手段からのテ
ストデータを外部の集積回路を介して前記入力信号反転
手段に戻す信号授受手段と、前記テストデータ格納手段
の内容を反転し格納する比較格納手段と、前記テストデ
ータ格納手段からのテストデータと前記比較格納手段か
らの内容とを比較する比較手段とを含むことを特徴とす
る。
【０００６】
【実施例】次に、本発明の一実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
【０００７】図１を参照すると、ＬＳＩ―Ａ１０とＬＳ
Ｉ―Ｂ２０とを含む。ＬＳＩ―Ａ１０は、ＬＳＩ―Ｂ２
０から線104 を介して与えられる信号を反転する入力バ
ッファ１、この入力バッファ１から線105 を介して与え
られる反転信号を格納するテストデータレジスタ２、こ
のレジスタ２から線107 を介して与えられるテストデー
タを反転する信号反転回路３およびこの信号反転回路３
から線106 を介して与えられる反転テストデータを格納
する比較レジスタ４を含む。
Ｉ―Ｂ２０とを含む。ＬＳＩ―Ａ１０は、ＬＳＩ―Ｂ２
０から線104 を介して与えられる信号を反転する入力バ
ッファ１、この入力バッファ１から線105 を介して与え
られる反転信号を格納するテストデータレジスタ２、こ
のレジスタ２から線107 を介して与えられるテストデー
タを反転する信号反転回路３およびこの信号反転回路３
から線106 を介して与えられる反転テストデータを格納
する比較レジスタ４を含む。
【０００８】比較器５はテストデータレジスタからのテ
ストデータと比較レジスタ４からの反転テストデータと
を比較し線109 に比較結果、例えば一致のときは
“０”、不一致のときは“１”を出力する。
ストデータと比較レジスタ４からの反転テストデータと
を比較し線109 に比較結果、例えば一致のときは
“０”、不一致のときは“１”を出力する。
【０００９】ＬＳＩ間信号出力セレクタ６は線111 を介
して与えられる試験モード信号“１”のとき、レジスタ
２から線107 を介して与えられるテストデータを線103
に出力し、該試験モード信号が“０”のとき、線101 か
らの論理動作時の信号を線103 に出力する。
して与えられる試験モード信号“１”のとき、レジスタ
２から線107 を介して与えられるテストデータを線103
に出力し、該試験モード信号が“０”のとき、線101 か
らの論理動作時の信号を線103 に出力する。
【００１０】ＬＳＩ―Ｂ２０は線103 を介してＬＳＩ―
Ａ１０から与えられるセレクタ出力信号および線102 を
介して与えられる論理動作時の出力信号を、線111 を介
して与えられる試験モード信号により選択するＬＳＩ間
信号出力セレクタ７を含む。
Ａ１０から与えられるセレクタ出力信号および線102 を
介して与えられる論理動作時の出力信号を、線111 を介
して与えられる試験モード信号により選択するＬＳＩ間
信号出力セレクタ７を含む。
【００１１】テストデータレジスタ２および比較レジス
タ４の内容は線110を介して与えられるリセット信号に
よりリセットされる。
タ４の内容は線110を介して与えられるリセット信号に
よりリセットされる。
【００１２】次に本発明の一実施例の動作について図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００１３】まず、線111 に試験モード信号“１”が供
給され、次に、線110 にレジスタリセット信号“１”が
供給される。このリセット信号に応答してテストデータ
レジスタ２および比較レジスタ４の内容がリセットされ
る。このリセット後線110 を介して供給されるレジスタ
リセット信号は“０”となる。
給され、次に、線110 にレジスタリセット信号“１”が
供給される。このリセット信号に応答してテストデータ
レジスタ２および比較レジスタ４の内容がリセットされ
る。このリセット後線110 を介して供給されるレジスタ
リセット信号は“０”となる。
【００１４】ＬＳＩ―Ａ１０とＬＳＩ―Ｂ２０との間で
ＬＳＩ間信号を授受するための線が正しく接続されてい
るとき、以下の動作をする。すなわち、セレクタ６がテ
ストデータレジスタ２から線107 を介して与えられるテ
ストデータを選択し、セレクタ７は線103 を介して与え
られるセレクタ６の選択結果を選択する。この結果、テ
ストデータレジスタ２のテストデータは線107 ，セレク
タ６，線103 ，セレクタ７および線104 を介して入力バ
ッファ１に与えられ、線105 を介してテストデータレジ
スタ２に格納される。
ＬＳＩ間信号を授受するための線が正しく接続されてい
るとき、以下の動作をする。すなわち、セレクタ６がテ
ストデータレジスタ２から線107 を介して与えられるテ
ストデータを選択し、セレクタ７は線103 を介して与え
られるセレクタ６の選択結果を選択する。この結果、テ
ストデータレジスタ２のテストデータは線107 ，セレク
タ６，線103 ，セレクタ７および線104 を介して入力バ
ッファ１に与えられ、線105 を介してテストデータレジ
スタ２に格納される。
【００１５】一方、テストデータレジスタ２のテストデ
ータは線107 を介して与えられた信号反転回路３で反転
され、線106 を介して比較レジスタ４に格納される。こ
のようにして格納された比較レジスタ４からのデータと
テストデータレジスタ２からのデータとが比較器５で比
較される。
ータは線107 を介して与えられた信号反転回路３で反転
され、線106 を介して比較レジスタ４に格納される。こ
のようにして格納された比較レジスタ４からのデータと
テストデータレジスタ２からのデータとが比較器５で比
較される。
【００１６】上述の回路が全て正常に動作しているとき
には、比較器５は比較一致を示す信号“０”を線109 に
出力する。
には、比較器５は比較一致を示す信号“０”を線109 に
出力する。
【００１７】もし、ＬＳＩ―Ａ１０およびＬＳＩ―Ｂ２
０を接続する線103および104 のいずれかが切断されて
いる場合、入力バッファ１に与えられる信号は常に
“１”となる。この結果入力バッファ１から線105 に与
えられるテストデータレジスタ２に格納されるテストデ
ータは、常に“１”となる。
０を接続する線103および104 のいずれかが切断されて
いる場合、入力バッファ１に与えられる信号は常に
“１”となる。この結果入力バッファ１から線105 に与
えられるテストデータレジスタ２に格納されるテストデ
ータは、常に“１”となる。
【００１８】一方、このテストデータは信号反転回路３
で反転されるため、比較レジスタ４に格納されるデータ
は、常に“０”となる。このため、比較器５では常に不
一致となり信号“１”が線109 に出力される。
で反転されるため、比較レジスタ４に格納されるデータ
は、常に“０”となる。このため、比較器５では常に不
一致となり信号“１”が線109 に出力される。
【００１９】もし、線103 および104 のいずれかの切断
により入力バッファ１に与えられる信号が常に“０”と
なる場合には、入力バッファ１から線105 を介してテス
トデータレジスタ２に与えられるデータは常に“０”と
なる。
により入力バッファ１に与えられる信号が常に“０”と
なる場合には、入力バッファ１から線105 を介してテス
トデータレジスタ２に与えられるデータは常に“０”と
なる。
【００２０】一方、このテストデータは信号反転回路３
で反転され、比較レジスタ４に与えられる信号は常に
“１”となる。このため、比較器５の出力は不一致を示
す信号“１”が線109 に出力される。
で反転され、比較レジスタ４に与えられる信号は常に
“１”となる。このため、比較器５の出力は不一致を示
す信号“１”が線109 に出力される。
【００２１】すなわち、ＬＳＩ信号を授受するための線
103 および104 のいずれも正しく結線されている場合、
線109 には比較器５の一致出力“０”が与えられる。線
103と104 との少なくとも１つが結線されていない場合
線107 に比較不一致出力“１”が出力される。
103 および104 のいずれも正しく結線されている場合、
線109 には比較器５の一致出力“０”が与えられる。線
103と104 との少なくとも１つが結線されていない場合
線107 に比較不一致出力“１”が出力される。
【００２２】この結果、線109 に与えられる比較結果出
力によりＬＳＩ間接続状態の良，不良を判断することが
できる。
力によりＬＳＩ間接続状態の良，不良を判断することが
できる。
【００２３】
【発明の効果】本発明はＬＳＩ―Ａ１０からＬＳＩ―Ｂ
２０に出力するＬＳＩ間信号と、ＬＳＩ―Ｂ２０からＬ
ＳＩ―Ａ１０に入力するＬＳＩ間信号とが対で存在する
２つのＬＳＩ間において、ＬＳＩ―Ａ１０からＬＳＩ―
Ｂ２０に出力した試験用データをそのままＬＳＩ―Ｂ２
０からＬＳＩ―Ａ１０に接続したバスにより元のＬＳＩ
―Ａ１０に戻すような構成をとり、２本のＬＳＩ間信号
線毎にＬＳＩ間接続試験を行うことができる。この試験
により接続不良箇所を容易に特定できるため試験時間を
短縮できるという効果がある。
２０に出力するＬＳＩ間信号と、ＬＳＩ―Ｂ２０からＬ
ＳＩ―Ａ１０に入力するＬＳＩ間信号とが対で存在する
２つのＬＳＩ間において、ＬＳＩ―Ａ１０からＬＳＩ―
Ｂ２０に出力した試験用データをそのままＬＳＩ―Ｂ２
０からＬＳＩ―Ａ１０に接続したバスにより元のＬＳＩ
―Ａ１０に戻すような構成をとり、２本のＬＳＩ間信号
線毎にＬＳＩ間接続試験を行うことができる。この試験
により接続不良箇所を容易に特定できるため試験時間を
短縮できるという効果がある。
【図１】本発明の一実施例を示す図である。
１ 入力バッファ ２ テストデータレジスタ ３ 信号反転回路 ４ 比較レジスタ ５ 比較器 ６ セレクタ ７ セレクタ
Claims (1)
- 【請求項１】 信号を反転する入力信号反転手段と、こ
の入力信号反転手段での反転信号をテストデータとして
格納するテストデータ格納手段と、このテストデータ格
納手段からのテストデータを外部の集積回路を介して前
記入力信号反転手段に戻す信号授受手段と、前記テスト
データ格納手段の内容を反転し格納する比較格納手段
と、前記テストデータ格納手段からのテストデータと前
記比較格納手段からの内容とを比較する比較手段とを含
むことを特徴とするＬＳＩ間接続試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242659A JPH0553857A (ja) | 1991-08-28 | 1991-08-28 | Ｌｓｉ間接続試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242659A JPH0553857A (ja) | 1991-08-28 | 1991-08-28 | Ｌｓｉ間接続試験回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553857A true JPH0553857A (ja) | 1993-03-05 |
Family
ID=17092334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3242659A Pending JPH0553857A (ja) | 1991-08-28 | 1991-08-28 | Ｌｓｉ間接続試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553857A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7028235B1 (en) * | 1999-02-02 | 2006-04-11 | Fujitsu Limited | Test method and test circuit for electronic device |
| WO2010103564A1 (ja) | 2009-03-10 | 2010-09-16 | 富士通株式会社 | 送受信装置、送信装置、受信装置、データの送受信方法 |
-
1991
- 1991-08-28 JP JP3242659A patent/JPH0553857A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7028235B1 (en) * | 1999-02-02 | 2006-04-11 | Fujitsu Limited | Test method and test circuit for electronic device |
| US7251766B2 (en) | 1999-02-02 | 2007-07-31 | Fujitsu Limited | Test method and test circuit for electronic device |
| WO2010103564A1 (ja) | 2009-03-10 | 2010-09-16 | 富士通株式会社 | 送受信装置、送信装置、受信装置、データの送受信方法 |
| US8607103B2 (en) | 2009-03-10 | 2013-12-10 | Fujitsu Limited | Transmission/reception device, transmission device, reception device, and data transmission/reception method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5758065A (en) | System and method of establishing error precedence in a computer system | |
| US6530052B1 (en) | Method and apparatus for looping back a current state to resume a memory built-in self-test | |
| JP3377225B2 (ja) | チェック回路を含む集積回路 | |
| US7363565B2 (en) | Method of testing apparatus having master logic unit and slave logic unit | |
| JPH0553857A (ja) | Ｌｓｉ間接続試験回路 | |
| JPH06180657A (ja) | コンピュータシステムボードの試験方法及び装置 | |
| TWI425517B (zh) | 一種測試系統及方法 | |
| US6675335B1 (en) | Method and apparatus for exercising external memory with a memory built-in self-test | |
| JPH1166891A (ja) | 半導体集積回路装置 | |
| JP3173648B2 (ja) | 故障検出方式 | |
| JP2908322B2 (ja) | Ｃｐｕシステム | |
| JP2871966B2 (ja) | 障害検出回路検査システム | |
| JPH0426917Y2 (ja) | ||
| JP2002110925A (ja) | システムｌｓｉ | |
| JPH01209502A (ja) | プログラマブルコントローラの増設バスチェック装置 | |
| JPH07104795B2 (ja) | エラ−検出方式 | |
| JPH04141745A (ja) | 半導体集積回路装置 | |
| JPH02287744A (ja) | バスマスター装置 | |
| JPS60202370A (ja) | 双方向シフトパス試験方式 | |
| JPH02247754A (ja) | メモリシステムの断線検出処理装置 | |
| JPS63281539A (ja) | 誤りデ−タ発生回路 | |
| JP2003271466A (ja) | Ｕｓｂブリッジ回路 | |
| JPH05282169A (ja) | 大規模集積回路の端子障害検出回路 | |
| JPH05282218A (ja) | データ送信方法 | |
| JPH06222112A (ja) | データ変換回路 |