JP2003271466A

JP2003271466A - Ｕｓｂブリッジ回路

Info

Publication number: JP2003271466A
Application number: JP2002075756A
Authority: JP
Inventors: Daisuke Kondo; 大輔近藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-03-19
Filing date: 2002-03-19
Publication date: 2003-09-26

Abstract

(57)【要約】【課題】ＵＳＢ端子を備えたパソコンがＵＳＢブリッ
ジ回路を経由してＡＴＡＰＩデバイスに送信したデータ
が正常でない場合、あるいはその逆の場合、データの受
け渡しで異常となっているのか、コマンドの受け渡しで
異常となっているのか、を特定することが困難である。【解決手段】ＵＳＢブリッジ回路の本来デバイスに接
続するＡＴＡＰＩ側をパソコンに接続し、パソコンがＵ
ＳＢインターフェースでＵＳＢブリッジに送信したデー
タをＡＴＡＰＩインターフェースでパソコンが読み込
む。あるいはその逆を行うことにより、ＵＳＢブリッジ
回路のデバッグを効率的に行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、異なるインターフ
ェース規格を持つパソコンやデバイス等を接続する際に
用いるブリッジ回路の、デバッグ機能に関するものであ
る。

【０００２】

【従来の技術】パソコンには周辺装置として各種の入出
力装置や通信装置、外部記憶装置等を接続するためのイ
ンターフェースが設けられている。周辺装置の中にはＲ
Ｓ−２３２Ｃやパラレルインターフェース、イーサネッ
ト（登録商標）、ＵＳＢ等がある。これらのインターフ
ェースが正常に機能しているかを試験するインターフェ
ース試験装置として、特開２０００−２８５０３６に記
載されたものが知られている。

【０００３】従来のＵＳＢとパラレルインターフェース
の試験装置の構成および動作について、図６を用いて説
明する。図６において１０１はインターフェース試験装
置、１０２は被試験装置（例えばパソコン）である。イ
ンターフェース試験装置１０１はＵＳＢインターフェー
ス接続部１１０、ＵＳＢインターフェース制御部１１
１、バッファＡ１１２、パラレルインターフェース接続
部１１３、パラレルインターフェース制御部１１４、バ
ッファＢ１１５を有する。被試験装置１０２はＵＳＢイ
ンターフェース接続部１２０、パラレルインターフェー
ス接続部１２１を有する。またインターフェース試験装
置１０１と被試験装置１０２は、ＵＳＢケーブル１３０
およびパラレルケーブル１３１によって接続される。

【０００４】被試験装置１０２のＵＳＢインターフェー
スの機能を試験する場合、被試験装置１０２のＵＳＢイ
ンターフェース接続部１２０と、インターフェース試験
装置１０１のＵＳＢインターフェース接続部１１０と
を、ＵＳＢケーブル１３０により接続する。

【０００５】ＵＳＢインターフェース制御部１１１は、
初期状態として被試験装置１０２からデータを受信する
データ受信モードに設定されているとする。被試験装置
１０２はインターフェース試験装置１０１にテストデー
タを送信する。ＵＳＢインターフェース制御部１１１は
そのデータを受信し、バッファＡ１１２に格納してい
く。

【０００６】被試験装置１０２がデータの送信を終了し
バッファＡ１１２にすべてのデータが格納されると、次
は被試験装置１０２にデータを送信するデータ送信モー
ドとなるようＵＳＢインターフェース制御部１１１が切
り替わる。これによりバッファＡ１１２に格納されてい
るテストデータを被試験装置１０２へ送信する。被試験
装置１０２はこれを受信し、そのデータと先にインター
フェース試験装置１０１に送信したテストデータと比較
することで、ＵＳＢインターフェースの送受信が正常に
行われたかどうかを確認することができる。

【０００７】被試験装置１０２のパラレルインターフェ
ースの機能を試験する場合も同様で、被試験装置１０２
からインターフェース試験装置１０１にテストデータを
送信し、パラレルインターフェース制御部１１４を介し
てバッファＢ１１５に格納する。送信終了後バッファＢ
１１５に格納されたテストデータを被試験装置１０２に
送信し、そのデータと先にインターフェース試験装置１
０１に送信したテストデータと比較することで、パラレ
ルインターフェースの送受信機能を確認することができ
る。

【０００８】ここで上述のインターフェース試験装置の
例では、ＵＳＢインターフェースとパラレルインターフ
ェースの２入出力端子を備えているが、現在市場に多く
普及しているブリッジ回路も一般にはこれと同様に２入
出力端子を持っている。ブリッジ回路にも多数の種類が
あるが、例えばパソコンのＵＳＢ端子にＡＴＡＰＩデバ
イスを接続する際に、ＵＳＢインターフェースとＡＴＡ
ＰＩインターフェースの間のデータや制御コマンドの変
換処理を行う、ＵＳＢ−ＡＴＡＰＩブリッジ回路（以下
ＵＳＢブリッジ回路と呼ぶ）の構成および動作について
図７を用いて説明する。

【０００９】図７において１０４はＵＳＢブリッジ回
路、１０５はパソコン、１０６はＡＴＡＰＩデバイスで
ある。ＵＳＢブリッジ回路１０４はＵＳＢインターフェ
ース接続部１４０、ＵＳＢインターフェース制御部１４
１、バッファ１４２、ＡＴＡＰＩインターフェース接続
部１４３、ＡＴＡＰＩインターフェース制御部１４４を
有する。パソコン１０５はＵＳＢインターフェース接続
部１５０を有する。またＵＳＢブリッジ回路１０４とパ
ソコン１０５、ＡＴＡＰＩデバイス１０６はそれぞれＵ
ＳＢケーブル１７０、ＡＴＡＰＩケーブル１７１で接続
される。

【００１０】パソコン１０５とＡＴＡＰＩデバイス１０
６の間で、ＵＳＢブリッジ回路１０４を介してデータの
送受信を行う場合、パソコン１０５のＵＳＢインターフ
ェース接続部１５０と、ＵＳＢブリッジ回路のＵＳＢイ
ンターフェース接続部とをＵＳＢケーブル１７０により
接続し、ＡＴＡＰＩデバイス１０６のＡＴＡＰＩインタ
ーフェース接続部１６０と、ＵＳＢブリッジ回路のＡＴ
ＡＰＩインターフェース接続部１４３とをＡＴＡＰＩケ
ーブル１７１により接続する。

【００１１】パソコン１０５がＡＴＡＰＩデバイス１０
６にデータを送信する場合、ＵＳＢインターフェース制
御部１４１はパソコン１０５から送信されたデータとコ
マンドを受信し、データをバッファ１４２に格納すると
ともに、ＡＴＡＰＩインターフェース制御部１４４にコ
マンドを出力する。ＡＴＡＰＩインターフェース制御部
１４４はそのコマンドを認識し、バッファ１４２に格納
されているデータをＡＴＡＰＩデバイス１０６に送信し
ていく。

【００１２】次にパソコン１０５がＡＴＡＰＩデバイス
１０６に対してデータを要求する場合、まずパソコン１
０５からコマンドがＵＳＢブリッジ回路１０４に出力さ
れる。ＵＳＢインターフェース制御部１４１はそのコマ
ンドを受信し、ＡＴＡＰＩインターフェース制御部１４
４にコマンドを送信する。ＡＴＡＰＩインターフェース
制御部１４４はそのコマンドを認識し、ＡＴＡＰＩデバ
イス１０６に対してデータを要求する。ＡＴＡＰＩデバ
イス１０６が要求されたデータをＵＳＢブリッジ回路１
０４に出力し、ＡＴＡＰＩインターフェース制御部１４
４はデータをバッファ１４２に格納するとともに、ＵＳ
Ｂインターフェース制御部１４１にコマンドを送信す
る。ＵＳＢインターフェース制御部１４１はそのコマン
ドを認識し、バッファ１４２に格納されているデータを
パソコン１０５に送信していく。

【００１３】ここでＵＳＢブリッジ回路１０４を介し
て、パソコン１０５がＡＴＡＰＩデバイス１０６に送信
したデータを、逆にＡＴＡＰＩデバイス１０６からパソ
コン１０５に返還し、そのデータとパソコン１０５が先
に送信したデータと比較することで、パソコン１０５の
ＵＳＢインターフェースの送受信機能を確認することが
でき、またＵＳＢブリッジ回路１０４の評価の際には、
ＵＳＢインターフェースとＡＴＡＰＩインターフェース
の間のデータや制御コマンドの変換処理が正常に行われ
ているかも確認することができる。

【００１４】

【発明が解決しようとしている課題】前述したインター
フェース試験装置ならびにＵＳＢブリッジ回路の双方に
共通する送受信機能の動作確認の方法として、パソコン
等からＵＳＢインターフェースあるいはそれ以外のイン
ターフェースを経由して外部のデバイス等に送信したデ
ータを再び受信し、送信したデータと受信したデータを
比較することで、送受信機能の動作確認を行うことが挙
げられる。

【００１５】ここでパソコンが外部のデバイスに送信し
たデータと、デバイスから受信したデータが一致しなか
った場合、送信あるいは受信のいずれかに不具合が生じ
たことが考えられる。しかしこれだけでは送信と受信の
どちらが異常であるのかを特定することが難しい。特に
ＵＳＢブリッジ回路ではＵＳＢインターフェースとＡＴ
ＡＰＩインターフェースの間のデータや制御コマンドの
受け渡しもあり、原因を究明することがなお困難にな
る。

【００１６】このＵＳＢブリッジ回路に関して、ＦＰＧ
Ａ等を用いての評価段階であれば内部信号を外部にモニ
タ出力したり、パソコンやデバイスと接続されているバ
スを測定器等でモニタすることで、異常箇所を突き止め
ることも可能であるが、新たにモニタピンを用意しなけ
ればならないことや測定機器のトリガの設定、多ビット
に渡るバスのモニタ（特にＡＴＡＰＩなどパラレルイン
ターフェースの場合）、評価環境の制限等、いくつかの
問題が考えられる。また何より実ボードに搭載された後
（製品化後）であれば、ボード上の配線の仕方によって
はモニタすることさえ困難な場合もありうる。特にＵＳ
Ｂ２．０規格やＩＥＥＥ１３９４規格等のシリアルイン
ターフェースに対応したものであれば、転送速度が高速
なためモニタできないことも考えられる。

【００１７】ここで、ＵＳＢブリッジ回路のＡＴＡＰＩ
インターフェースをＡＴＡＰＩデバイスではなくパソコ
ンに接続することで、パソコンがＵＳＢブリッジ回路に
送信したデータをＡＴＡＰＩインターフェースで読み出
したり、あるいはその逆にＡＴＡＰＩインターフェース
でＵＳＢブリッジ回路に送信したデータをＵＳＢインタ
ーフェースで読み出したりすることも考えられるが、単
純にＵＳＢブリッジ回路とＡＴＡＰＩデバイスを接続し
ていたケーブルを、ＡＴＡＰＩデバイスから切り離しパ
ソコンに接続しただけでは、上述のデバッグ方法を行う
ことはできない。つまり、ＵＳＢブリッジ回路内のＡＴ
ＡＰＩインターフェース制御部は、今のままではＡＴＡ
ＰＩデバイスを制御する立場であり、パソコンがＡＴＡ
ＰＩデバイスに対してデータのリクエストなどを行い、
ＡＴＡＰＩデバイスがそれに答えるというのが一般的な
転送方法であるため、今度はパソコンに制御されるよう
にする必要がある。すなわちＵＳＢブリッジ回路をパソ
コン側からみて、デバイスとして認識させる必要があ
る。

【００１８】

【発明を解決するための手段】上記課題を解決するた
め、本発明ではＵＳＢブリッジ回路内にデバッグモード
制御部を設ける。このデバッグモード制御部は、ＵＳＢ
ブリッジ回路がパソコンによりＡＴＡＰＩデバイスとし
て認識されるモードであることを示すモード切り変え信
号を生成し、ＵＳＢブリッジ回路内のＡＴＡＰＩインタ
ーフェース制御部に出力する。

【００１９】これにより、ＵＳＢブリッジ回路内のＡＴ
ＡＰＩインターフェース制御部が、ＡＴＡＰＩデバイス
を制御する立場であったのが、今度はパソコンから制御
される側になったことを認識する。その後ＵＳＢブリッ
ジ回路とＡＴＡＰＩデバイスを接続していたケーブルを
切り離しパソコンに接続しても、パソコンからＡＴＡＰ
ＩインターフェースでＵＳＢブリッジ回路内のデータを
格納しておくバッファに読み書きできるようにし、ＵＳ
Ｂブリッジ回路に対してパソコンがＵＳＢインターフェ
ースおよびＡＴＡＰＩインターフェースでアクセスでき
るようにする。これら双方のインターフェースでデータ
の読み書きを確認することができるようになり、デバッ
グ効率を向上させることができる。

【００２０】

【発明の実施の形態】本発明の請求項１に記載の発明
は、ホストコントローラに備え付けられているＵＳＢ端
子に、ＡＴＡＰＩ端子を持つ外部デバイスを接続する際
に、双方の間に接続しコマンドやデータの変換処理を行
うＵＳＢブリッジ回路において、ＵＳＢインターフェー
ス接続部と、前記ホストコントローラが出力するＵＳＢ
インターフェースの規格に基づいたパケットを、前記Ｕ
ＳＢインターフェース接続部を介して受信し、データ列
を抽出するＵＳＢインターフェース制御部と、前記デー
タ列を入力し格納するバッファと、ＡＴＡＰＩインター
フェース接続部と、前記バッファに格納されている前記
データ列を、前記ＡＴＡＰＩインターフェース接続部を
介してＡＴＡＰＩインターフェース規格に基づいた形式
で前記ホストコントローラに出力するＡＴＡＰＩインタ
ーフェース制御部と、前記ＵＳＢブリッジ回路が、前記
ホストコントローラによりＡＴＡＰＩデバイスとして認
識されるデバッグモードであることを示すモード切り替
え信号を生成するデバッグモード制御部とを備え、前記
ＵＳＢインターフェース制御部および前記ＡＴＡＰＩイ
ンターフェース制御部は、前記モード切り替え信号を入
力することで前記デバッグモードに移行したことを認識
し、前記デバッグモード時、前記ホストコントローラが
前記ＵＳＢブリッジ回路に送信し前記バッファに格納さ
れている前記データ列を、前記ＡＴＡＰＩインターフェ
ース制御部が読み出し、前記ＡＴＡＰＩインターフェー
ス接続部を介して前記ホストコントローラに送信し、前
記ホストコントローラは前記送信したデータ列と前記受
信したデータ列を比較して一致を検出することで、ＵＳ
Ｂインターフェースのデータ送信の正常性を確認するこ
とを特徴とするＵＳＢブリッジ回路である。

【００２１】本発明の請求項２に記載の発明は、前記モ
ード切り替え信号は、前記デバッグモード制御部に対し
て外部から設定することで生成されることを特徴とする
請求項１記載のＵＳＢブリッジ回路である。

【００２２】本発明の請求項３に記載の発明は、前記Ｕ
ＳＢインターフェース制御部は前記バッファに前記デー
タ列を格納した時点でバッファレディ信号を生成し、前
記ＡＴＡＰＩインターフェース制御部は前記バッファレ
ディ信号を受信した後、前記バッファに格納されている
前記データ列の読み出しが許可されることを特徴とする
請求項１記載のＵＳＢブリッジ回路である。

【００２３】本発明の請求項１から請求項３のＵＳＢブ
リッジ回路は、パソコンが先にＵＳＢインターフェース
でＵＳＢブリッジ回路に送信したデータをＵＳＢブリッ
ジ回路内のバッファに格納しておき、そのデータをパソ
コンがＡＴＡＰＩインターフェースで読み出しそれらの
データを比較し、一致していたならばパソコンからＵＳ
Ｂブリッジ回路へのデータの送信は正常であることを確
認でき、また一致しなかった場合はデータの送信に不具
合が生じていることを確認できる。

【００２４】本発明の請求項４に記載の発明は、ホスト
コントローラに備え付けられているＵＳＢ端子に、ＡＴ
ＡＰＩ端子を持つ外部デバイスを接続する際に、双方の
間に接続しコマンドやデータの変換処理を行うＵＳＢブ
リッジ回路において、ＡＴＡＰＩインターフェース接続
部と、前記ＡＴＡＰＩインターフェース接続部を介して
ＡＴＡＰＩインターフェース規格に基づいた形式で前記
ホストコントローラから入力したデータ列を抽出するＡ
ＴＡＰＩインターフェース制御部と、前記データ列を入
力し格納するバッファと、ＵＳＢインターフェース接続
部と、前記ホストコントローラが出力するＵＳＢインタ
ーフェースの規格に基づいたパケットを、前記ＵＳＢイ
ンターフェース接続部を介して受信するとともに、前記
バッファに格納されている前記データ列を、ＵＳＢイン
ターフェースの規格に基づいたパケットに置換して前記
ＵＳＢインターフェース接続部を介して前記ホストコン
トローラに送信するＵＳＢインターフェース制御部と、
前記ＵＳＢブリッジ回路が、前記ホストコントローラに
よりＡＴＡＰＩデバイスとして認識されるデバッグモー
ドであることを示すモード切り替え信号を生成するデバ
ッグモード制御部とを備え、前記ＵＳＢインターフェー
ス制御部および前記ＡＴＡＰＩインターフェース制御部
は、前記モード切り替え信号を入力することで前記デバ
ッグモードに移行したことを認識し、前記デバッグモー
ド時、前記ホストコントローラがＡＴＡＰＩインターフ
ェースの規格に基づいて送信するデータ列を、前記ＡＴ
ＡＰＩインターフェース接続部および前記ＡＴＡＰＩイ
ンターフェース制御部を介して前記バッファが入力、格
納し、前記ＵＳＢインターフェース制御部が前記バッフ
ァに格納されている前記データ列を読み出し、前記ＵＳ
Ｂインターフェース接続部を介して前記ホストコントロ
ーラが受信し、前記ホストコントローラは前記送信した
データ列と前記受信したデータ列を比較して一致を検出
することで、ＵＳＢインターフェースのデータ受信の正
常性を確認することを特徴とするＵＳＢブリッジ回路で
ある。

【００２５】本発明の請求項５に記載の発明は、前記モ
ード切り替え信号は、前記デバッグモード制御部に対し
て外部から設定することで生成されることを特徴とする
請求項４記載のＵＳＢブリッジ回路である。

【００２６】本発明の請求項６に記載の発明は、前記Ａ
ＴＡＰＩインターフェース制御部は前記バッファに前記
データ列を格納した時点でバッファレディ信号を生成
し、前記ＵＳＢインターフェース制御部は前記バッファ
レディ信号を受信した後、前記バッファに格納されてい
る前記データ列の読み出しが許可されることを特徴とす
る請求項４記載のＵＳＢブリッジ回路である。

【００２７】本発明の請求項４から請求項６のＵＳＢブ
リッジ回路は、パソコンが先にＡＴＡＰＩインターフェ
ースでＵＳＢブリッジ回路に送信したデータをＵＳＢブ
リッジ回路内のバッファに格納しておき、そのデータを
パソコンがＵＳＢインターフェースで読み出しそれらの
データを比較し、一致していたならばパソコンのＵＳＢ
ブリッジ回路からのデータの受信は正常であることを確
認でき、また一致しなかった場合はデータの受信に不具
合が生じていることを確認できる。

【００２８】本発明の請求項７に記載の発明は、ホスト
コントローラに備え付けられているＵＳＢ端子に、ＡＴ
ＡＰＩ端子を持つ外部デバイスを接続する際に、双方の
間に接続しコマンドやデータの変換処理を行うＵＳＢブ
リッジ回路において、ＵＳＢインターフェース接続部
と、前記ホストコントローラが出力するＵＳＢインター
フェースの規格に基づいたパケットを、前記ＵＳＢイン
ターフェース接続部を介して受信し、コマンドを抽出す
るＵＳＢインターフェース制御部と、前記コマンドを入
力し格納するバッファと、ＡＴＡＰＩインターフェース
接続部と、前記バッファに格納されている前記コマンド
を、前記ＡＴＡＰＩインターフェース接続部を介してＡ
ＴＡＰＩインターフェース規格に基づいた形式で前記ホ
ストコントローラに出力するＡＴＡＰＩインターフェー
ス制御部と、前記ＵＳＢブリッジ回路が、前記ホストコ
ントローラによりＡＴＡＰＩデバイスとして認識される
デバッグモードであることを示すモード切り替え信号を
生成するデバッグモード制御部とを備え、前記ＵＳＢイ
ンターフェース制御部および前記ＡＴＡＰＩインターフ
ェース制御部は、前記モード切り替え信号を入力するこ
とで前記デバッグモードに移行したことを認識し、前記
デバッグモード時、前記ホストコントローラが前記ＵＳ
Ｂブリッジ回路に送信し前記バッファに格納されている
前記コマンドを、前記ＡＴＡＰＩインターフェース制御
部が読み出し、前記ＡＴＡＰＩインターフェース接続部
を介して前記ホストコントローラに送信し、前記ホスト
コントローラは前記送信したコマンドと前記受信したコ
マンドを比較して一致を検出することで、ＵＳＢインタ
ーフェースのコマンド送信の正常性を確認することを特
徴とするＵＳＢブリッジ回路である。

【００２９】本発明の請求項８に記載の発明は、前記モ
ード切り替え信号は、前記デバッグモード制御部に対し
て外部から設定することで生成されることを特徴とする
請求項７記載のＵＳＢブリッジ回路である。

【００３０】本発明の請求項９に記載の発明は、前記Ｕ
ＳＢインターフェース制御部は前記バッファに前記コマ
ンドを格納した時点でバッファレディ信号を生成し、前
記ＡＴＡＰＩインターフェース制御部は前記バッファレ
ディ信号を受信した後、前記バッファに格納されている
前記コマンドの読み出しが許可されることを特徴とする
請求項７記載のＵＳＢブリッジ回路である。

【００３１】本発明の請求項１０に記載の発明は、前記
デバッグモード制御部は前記コマンドを入力し、任意の
コマンドを検知し、トリガ信号を生成することを特徴と
する請求項７記載のＵＳＢブリッジ回路である。

【００３２】本発明の請求項１１に記載の発明は、前記
バッファは前記トリガ信号を入力した後、前記コマンド
が更新されることを禁止することを特徴とする請求項１
０記載のＵＳＢブリッジ回路である。

【００３３】本発明の請求項１２に記載の発明は、前記
ＡＴＡＰＩインターフェース制御部は前記トリガ信号を
受信した後、前記バッファに格納されている前記コマン
ドの読み出しが許可されることを特徴とする請求項１０
記載のＵＳＢブリッジ回路である。

【００３４】本発明の請求項７から請求項１２のＵＳＢ
ブリッジ回路は、パソコンがＵＳＢインターフェースで
ＵＳＢブリッジ回路にデータを送信する際、同時に送ら
れてくるコマンドをＵＳＢブリッジ回路内のバッファに
格納し、あるコマンドを検知した時点のそのバッファに
格納されているコマンドを、パソコンがＡＴＡＰＩイン
ターフェースで受信し、データ転送時のコマンドの受け
渡しが正常かどうかを確認することができる。

【００３５】本発明の請求項１３に記載の発明は、ホス
トコントローラに備え付けられているＵＳＢ端子に、Ａ
ＴＡＰＩ端子を持つ外部デバイスを接続する際に、双方
の間に接続しコマンドやデータの変換処理を行うＵＳＢ
ブリッジ回路において、ＵＳＢインターフェース接続部
と、前記ホストコントローラが出力するＵＳＢインター
フェースの規格に基づいたパケットを、前記ＵＳＢイン
ターフェース接続部を介して受信し、コマンドとデータ
列を抽出するＵＳＢインターフェース制御部と、前記デ
ータ列を入力し格納するバッファと、ＡＴＡＰＩインタ
ーフェース接続部と、前記バッファに格納されている前
記データ列を、前記ＡＴＡＰＩインターフェース接続部
を介してＡＴＡＰＩインターフェース規格に基づいた形
式で前記ホストコントローラに出力するＡＴＡＰＩイン
ターフェース制御部と、前記ＵＳＢブリッジ回路が、前
記ホストコントローラによりＡＴＡＰＩデバイスとして
認識されるデバッグモードであることを示すモード切り
替え信号を生成するとともに、前記コマンドを入力しの
前記コマンドを検知することで、トリガ信号を生成する
デバッグモード制御部とを備え、前記ＵＳＢインターフ
ェース制御部および前記ＡＴＡＰＩインターフェース制
御部は、前記モード切り替え信号を入力することで前記
デバッグモードに移行したことを認識し、前記デバッグ
モード時、前記ホストコントローラが前記ＵＳＢブリッ
ジ回路に送信し前記バッファに格納されている前記デー
タ列を、前記ＡＴＡＰＩインターフェース制御部が読み
出し、前記ＡＴＡＰＩインターフェース接続部を介して
前記ホストコントローラに送信し、前記ホストコントロ
ーラは前記送信したデータ列と前記受信したデータ列を
比較して一致を検出することで、ＵＳＢインターフェー
スのコマンド送信の正常性を確認することを特徴とする
ＵＳＢブリッジ回路である。

【００３６】本発明の請求項１４に記載の発明は、前記
モード切り替え信号は、前記デバッグモード制御部に対
して外部から設定することで生成されることを特徴とす
る請求項１３記載のＵＳＢブリッジ回路である。

【００３７】本発明の請求項１５に記載の発明は、前記
ＵＳＢインターフェース制御部は前記バッファに前記デ
ータ列を格納した時点でバッファレディ信号を生成し、
前記ＡＴＡＰＩインターフェース制御部は前記バッファ
レディ信号を受信した後、前記バッファに格納されてい
る前記データ列の読み出しが許可されることを特徴とす
る請求項１３記載のＵＳＢブリッジ回路である。

【００３８】本発明の請求項１６に記載の発明は、前記
バッファは前記トリガ信号を入力した後、前記データ列
が更新されることを禁止することを特徴とする請求項１
３記載のＵＳＢブリッジ回路である。

【００３９】本発明の請求項１７に記載の発明は、前記
ＡＴＡＰＩインターフェース制御部は前記トリガ信号を
受信した後、前記バッファに格納されている前記データ
列の読み出しが許可されることを特徴とする請求項１３
記載のＵＳＢブリッジ回路である。

【００４０】本発明の請求項１３から請求項１７のＵＳ
Ｂブリッジ回路は、パソコンがＵＳＢインターフェース
でＵＳＢブリッジ回路にデータを送信する際、同時に送
られてくるコマンドをモニタし、あるコマンドを検知し
た時点のＵＳＢブリッジ回路内のバッファに格納されて
いるデータを、パソコンがＡＴＡＰＩインターフェース
で受信し、データ送信時のコマンドとデータの対応が正
常かどうかを確認することができる。

【００４１】本発明の請求項１８に記載の発明は、ホス
トコントローラに備え付けられているＵＳＢ端子に、Ａ
ＴＡＰＩ端子を持つ外部デバイスを接続する際に、双方
の間に接続しコマンドやデータの変換処理を行うＵＳＢ
ブリッジ回路において、ＵＳＢインターフェース接続部
と、前記ホストコントローラが出力するＵＳＢインター
フェースの規格に基づいたパケットを、前記ＵＳＢイン
ターフェース接続部を介して受信し、コマンドとデータ
列を抽出するＵＳＢインターフェース制御部と、前記コ
マンドを入力し格納するバッファと、ＡＴＡＰＩインタ
ーフェース接続部と、前記バッファに格納されている前
記コマンドを、前記ＡＴＡＰＩインターフェース接続部
を介してＡＴＡＰＩインターフェース規格に基づいた形
式で前記ホストコントローラに出力するＡＴＡＰＩイン
ターフェース制御部と、前記ＵＳＢブリッジ回路が、前
記ホストコントローラによりＡＴＡＰＩデバイスとして
認識されるデバッグモードであることを示すモード切り
替え信号を生成するとともに、前記データ列を入力し任
意のデータ列を検知することで、トリガ信号を生成する
デバッグモード制御部とを備え、前記ＵＳＢインターフ
ェース制御部および前記ＡＴＡＰＩインターフェース制
御部は、前記モード切り替え信号を入力することで前記
デバッグモードに移行したことを認識し、前記デバッグ
モード時、前記ホストコントローラが前記ＵＳＢブリッ
ジ回路に送信し前記バッファに格納されている前記コマ
ンドを、前記ＡＴＡＰＩインターフェース制御部が読み
出し、前記ＡＴＡＰＩインターフェース接続部を介して
前記ホストコントローラに送信し、前記ホストコントロ
ーラは前記送信したコマンドと前記受信したコマンドを
比較して一致を検出することで、ＵＳＢインターフェー
スのコマンド送信の正常性を確認することを特徴とする
ＵＳＢブリッジ回路である。

【００４２】本発明の請求項１９に記載の発明は、前記
モード切り替え信号は、前記デバッグモード制御部に対
して外部から設定することで生成されることを特徴とす
る請求項１８記載のＵＳＢブリッジ回路である。

【００４３】本発明の請求項２０に記載の発明は、前記
ＵＳＢインターフェース制御部は前記バッファに前記コ
マンドを格納した時点でバッファレディ信号を生成し、
前記ＡＴＡＰＩインターフェース制御部は前記バッファ
レディ信号を受信した後、前記バッファに格納されてい
る前記コマンドの読み出しが許可されることを特徴とす
る請求項１８記載のＵＳＢブリッジ回路である。

【００４４】本発明の請求項２１に記載の発明は、前記
バッファは前記トリガ信号を入力した後、前記データ列
が更新されることを禁止することを特徴とする請求項１
８記載のＵＳＢブリッジ回路である。

【００４５】本発明の請求項２２に記載の発明は、前記
ＡＴＡＰＩインターフェース制御部は前記トリガ信号を
受信した後、前記バッファに格納されている前記コマン
ドの読み出しが許可されることを特徴とする請求項１８
記載のＵＳＢブリッジ回路である。

【００４６】本発明の請求項１８から請求項２２のＵＳ
Ｂブリッジ回路は、パソコンがＵＳＢインターフェース
でＵＳＢブリッジ回路にデータを送信する際、同時に送
られてくるコマンドをＵＳＢブリッジ回路内のバッファ
に格納し、あるデータ列を検知した時点のそのバッファ
に格納されているコマンドを、パソコンがＡＴＡＰＩイ
ンターフェースで受信し、データ送信時のコマンドとデ
ータの対応が正常かどうかを確認することができる。

【００４７】以下本発明の実施をするための最良の形態
を具体的に示した実施例について、図面とともに記載す
る。

【００４８】（実施の形態１）本発明の実施例１（本発
明の請求項１から請求項３）のＵＳＢブリッジ回路につ
いて図１を用いて説明する。図１において１はＵＳＢブ
リッジ回路、２はパソコン、３はＡＴＡＰＩデバイスで
ある。ＵＳＢブリッジ回路１はＵＳＢインターフェース
接続部１０、ＵＳＢインターフェース制御部１１、バッ
ファ１２、ＡＴＡＰＩインターフェース接続部１３、Ａ
ＴＡＰＩインターフェース制御部１４、デバッグモード
制御部１５を有する。パソコン２はＵＳＢインターフェ
ース接続部２０、ＡＴＡＰＩインターフェース接続部２
１を有する。ＡＴＡＰＩデバイス３はＡＴＡＰＩインタ
ーフェース接続部３０を有する。またＵＳＢブリッジ回
路１とパソコン２およびＡＴＡＰＩデバイス３はＵＳＢ
ケーブル４０、ＡＴＡＰＩケーブル４１で接続される。

【００４９】通常動作時、ＵＳＢブリッジ回路１とパソ
コン２は、ＵＳＢインターフェース接続部１０とＵＳＢ
インターフェース接続部２０がＵＳＢケーブル４０によ
って接続され、同様にＵＳＢブリッジ回路１とＡＴＡＰ
Ｉデバイス３も、ＡＴＡＰＩインターフェース接続部１
３とＡＴＡＰＩインターフェース接続部３０がＡＴＡＰ
Ｉケーブル４１によって接続されている。これによりパ
ソコン２はＵＳＢブリッジ回路１を経由してＡＴＡＰＩ
デバイス３に対してアクセスすることができる。

【００５０】パソコン２がＡＴＡＰＩデバイス３にデー
タを送信する場合、ＵＳＢインターフェース制御部１１
はパソコン２から送信されたデータとコマンドを受信
し、データをバッファ１２に格納するとともに、ＡＴＡ
ＰＩインターフェース制御部１４にコマンドを送信す
る。ＡＴＡＰＩインターフェース制御部１４はそのコマ
ンドを認識し、バッファ１２に格納されているデータを
ＡＴＡＰＩデバイス３に送信していく。

【００５１】次にパソコン２がＡＴＡＰＩデバイス３に
対してデータを要求する場合、まずパソコン２からコマ
ンドがＵＳＢブリッジ回路１に出力される。ＵＳＢイン
ターフェース制御部１１はそのコマンドを受信し、ＡＴ
ＡＰＩインターフェース制御部１４にコマンドを出力す
る。ＡＴＡＰＩインターフェース制御部１４はそのコマ
ンドを認識し、ＡＴＡＰＩデバイス３に対してデータを
要求する。ＡＴＡＰＩデバイス３が要求されたデータを
ＵＳＢブリッジ回路１に出力し、ＡＴＡＰＩインターフ
ェース制御部１４はデータをバッファ１２に格納すると
ともに、ＵＳＢインターフェース制御部１１にコマンド
を出力する。ＵＳＢインターフェース制御部１１はその
コマンドを認識し、バッファ１２に格納されているデー
タをパソコン２に送信していく。

【００５２】以上、通常時の動作について説明したが、
ここで何らかの要因でパソコン２とＡＴＡＰＩデバイス
３の間のデータ転送に異常が生じた場合、デバッグを行
うことで原因を追求していくとする。そこで本実施例で
は、パソコン２がＡＴＡＰＩデバイス３に出力するデー
タが正しいかどうかを、本発明を用いて判断するデバッ
グ方法に関して説明する。

【００５３】まずＵＳＢブリッジ回路１とＡＴＡＰＩデ
バイス３を接続していたＡＴＡＰＩケーブル４１を、Ａ
ＴＡＰＩデバイス３から切り離しパソコン２のＡＴＡＰ
Ｉインターフェース接続部２１に接続する。それまでＵ
ＳＢブリッジ回路２はＡＴＡＰＩデバイス３を制御する
立場に位置していたが、上述のように接続方法を変更す
ることでＵＳＢブリッジ回路１はパソコン２に制御され
るようになる。しかしこのままではパソコン２がＵＳＢ
ブリッジ回路１を制御することはできないため、ＵＳＢ
ブリッジ回路１をＡＴＡＰＩ規格に基づいたデバイスと
して認識させる必要がある。そこで、デバッグモード制
御部１５がＵＳＢインターフェース制御部１１、ＡＴＡ
ＰＩインターフェース制御部１４にモード切り替え信号
を出力することで、ＵＳＢブリッジ回路１をＡＴＡＰＩ
デバイスとして動作可能な状態にする。つまりＵＳＢブ
リッジ回路１はＵＳＢインターフェースとＡＴＡＰＩイ
ンターフェースによってパソコン２と接続されており、
双方の規格に基づいてパソコン２から制御される状態と
なっている（以下この状態をデバッグモードと呼ぶ）。

【００５４】その後、ＵＳＢインターフェースでパソコ
ン２からＵＳＢブリッジ回路１に通常動作時と同様にデ
ータ転送を行う。通常動作時であればＵＳＢインターフ
ェース制御部１１において受信したデータをバッファ１
２に格納するとともに、コマンドをＡＴＡＰＩインター
フェース制御部１４に出力することで、ＡＴＡＰＩイン
ターフェースでＡＴＡＰＩデバイス３にデータを転送す
る。しかし本実施例におけるデバッグモードでは、ＵＳ
Ｂインターフェース制御部１１からＡＴＡＰＩインター
フェース制御部１４にデータをバッファ１２に格納した
ことを示すバッファレディ信号を出力する。

【００５５】ＡＴＡＰＩインターフェース制御部１４が
バッファレディ信号受信後、ＡＴＡＰＩケーブル４１に
よりＵＳＢブリッジ回路１と接続されているパソコン２
は、ＵＳＢブリッジ回路１をＡＴＡＰＩデバイスとして
認識しているため、バッファ１２に格納されているデー
タはＡＴＡＰＩインターフェース制御部１４を経由して
読み出される。

【００５６】パソコン２は先にＵＳＢインターフェース
でＵＳＢブリッジ回路１に送信したデータと、ＡＴＡＰ
Ｉインターフェースで受信したデータを比較し、一致し
ていたならばパソコン２からＵＳＢブリッジ回路１への
データの送信は正常であることを確認でき、また一致し
なかった場合はデータの送信に不具合が生じていること
を確認できる。

【００５７】（実施の形態２）本発明の実施例２（本発
明の請求項４から請求項６）のＵＳＢブリッジ回路につ
いて図２を用いて説明する。ＵＳＢブリッジ回路１内の
構成は図１と同じである。

【００５８】実施例１と同様、何らかの要因でパソコン
２とＡＴＡＰＩデバイス３の間のデータ転送に異常が生
じた場合、デバッグを行うことで原因を追求していくと
する。そこで本実施例では、ＵＳＢブリッジ回路１がＡ
ＴＡＰＩデバイス３から受信したデータを、正常にパソ
コン２に出力しているかどうかを、前述のデバッグモー
ドにより判断するデバッグ方法に関して説明する。

【００５９】通常動作時であればＡＴＡＰＩデバイス３
からＵＳＢブリッジ回路１にデータを出力するが、デバ
ッグモードではあらかじめ、パソコン２からＡＴＡＰＩ
インターフェースでＵＳＢブリッジ回路１にテストデー
タを出力し、ＡＴＡＰＩインターフェース制御部１４を
経由してバッファ１２に格納し、ＡＴＡＰＩインターフ
ェース制御部１４はＵＳＢインターフェース制御部１１
にテストデータをバッファ１２に格納したことを示すバ
ッファレディ信号を出力する。

【００６０】その後、通常転送時と同様にＵＳＢインタ
ーフェースでパソコン２がＵＳＢブリッジ回路１に対し
てコマンドを発行し、前述のバッファレディ信号をＵＳ
Ｂインターフェース制御部１１が受信していたならば、
バッファ１２に格納されているデータを読み出す。

【００６１】パソコン２は先にＡＴＡＰＩインターフェ
ースでＵＳＢブリッジ回路１に送信したテストデータ
と、ＵＳＢインターフェースで受信したデータを比較
し、一致していたならばパソコン２のＵＳＢブリッジ回
路１からデータの受信は正常であることを確認でき、ま
た一致しなかった場合はデータの受信に不具合が生じて
いることを確認できる。

【００６２】（実施の形態３）本発明の実施例３（本発
明の請求項７から請求項１２）のＵＳＢブリッジ回路に
ついて図３を用いて説明する。ＵＳＢブリッジ回路１内
の構成は図１と同じである。

【００６３】前述の実施例１、実施例２で説明したデバ
ッグにより、パソコン２とＵＳＢブリッジ回路１の間の
データ送受信は正常であることが確認できた場合、次は
コマンドに注目してデバッグを行うとする。本実施例で
は、パソコン２がＵＳＢブリッジ回路１に出力するコマ
ンドを正常に受信できているかを確認するデバッグ方法
に関して説明する。

【００６４】デバッグモード制御部１５が出力するモー
ド切り替え信号によりＵＳＢブリッジ回路１をデバッグ
モードとし、パソコン２がＵＳＢブリッジ回路１に対し
てコマンドとデータを出力する過程までは、前述の実施
例１と同様である。ここで、実施例１で説明した通常動
作時におけるＵＳＢインターフェース制御部１１はデー
タをバッファ１２に格納するとともに、コマンドをＡＴ
ＰＡＩインターフェース制御部１４に出力していたが、
本実施例ではデータに対しては何も処理を行わず、コマ
ンドをデバッグモード制御部１５に出力する。またバッ
ファ１２にもＦＩＦＯ形式でそのコマンドを出力し格納
していく。パソコン２が出力するコマンドが連続して送
られてくることにより、バッファ１２に格納されるコマ
ンドもその都度追加され、またＵＳＢインターフェース
制御部１１からデバッグモード制御部１５に出力される
コマンドも変化する。

【００６５】そこでデバッグモード制御部１５が入力す
るコマンドに対して任意のコマンドを検出し、その時点
でデバッグモード制御部１５がバッファ１２にトリガ信
号を出力することで、バッファ１２にそれ以降コマンド
が追加されないようにする。

【００６６】その後、実施例１と同様にＡＴＡＰＩイン
ターフェースにより、バッファ１２に格納されているコ
マンドをパソコン２が読み出すことによって、パソコン
２が出力したコマンドを正常にＵＳＢブリッジ回路１が
受信できているかを確認することができる。

【００６７】（実施の形態４）本発明の実施例４（本発
明の請求項１３から請求項１７）のＵＳＢブリッジ回路
について図４を用いて説明する。ＵＳＢブリッジ回路１
内の構成は図１と同じである。

【００６８】前述の実施例１、実施例２、実施例３で説
明したデバッグにより、パソコン２とＵＳＢブリッジ回
路１との間のコマンドとデータの送受信は正常であるこ
とが確認できた場合、次はコマンドとデータの対応に注
目してデバッグを行うとする。本実施例では、パソコン
２がＵＳＢブリッジ回路１に出力するコマンドとそれに
対するデータの対応がとれているかを確認するデバッグ
方法に関して説明する。

【００６９】デバッグモード制御部１５が出力するモー
ド切り替え信号によりＵＳＢブリッジ回路１をデバッグ
モードとし、パソコン２がＵＳＢブリッジ回路１に対し
てコマンドとデータを出力し、そのデータをバッファ１
２に格納する過程までは、前述の実施例１と同様であ
る。ここで実施例１においてＵＳＢインターフェース制
御部１１はパソコン２から受信したコマンドをＡＴＰＡ
Ｉインターフェース制御部１４に出力することはしなか
ったが、本実施例ではデバッグモード制御部１５に出力
する。パソコン２が出力するコマンドやデータが連続し
て送られてくることにより、バッファ１２に格納される
データもその都度更新され、またＵＳＢインターフェー
ス制御部１１からデバッグモード制御部１５に出力され
るコマンドも変化する。

【００７０】そこでデバッグモード制御部１５が入力す
るコマンドに対して任意のコマンドを検出し、その時点
でデバッグモード制御部１５がバッファ１２にトリガ信
号を出力することで、バッファ１２にそれ以降データが
更新されないようにする。

【００７１】その後、実施例１と同様にＡＴＡＰＩイン
ターフェースにより、バッファ１２に格納されているデ
ータをパソコン２が読み出すことによって、パソコン２
が出力したコマンドとそれに対するデータの対応を確認
することができる。

【００７２】（実施の形態５）本発明の実施例５（本発
明の請求項１８から請求項２２）のＵＳＢブリッジ回路
について図５を用いて説明する。ＵＳＢブリッジ回路１
内の構成は図１と同じである。

【００７３】前述の実施例３、実施例４ではパソコン２
がＵＳＢブリッジ回路１に出力したコマンドに対してト
リガを立てていたが、本実施例ではデータに対してトリ
ガを立て、そのデータとそれに対するコマンドが正常で
あるかどうかを確認するデバッグ方法に関して説明す
る。

【００７４】デバッグモード制御部１５が出力するモー
ド切り替え信号によりＵＳＢブリッジ回路１をデバッグ
モードとし、パソコン２がＵＳＢブリッジ回路１に対し
てコマンドとデータを出力し、そのコマンドをバッファ
１２にＦＩＦＯ形式で格納する。また受信したデータに
関しては，バッファ１２に格納するのではなく、デバッ
グモード制御部１５に出力する。

【００７５】パソコン２が出力するコマンドやデータが
連続して送られてくることにより、バッファ１２に格納
されるコマンドもその都度追加され、またＵＳＢインタ
ーフェース制御部１１からデバッグモード制御部１５に
出力されるデータも変化する。

【００７６】そこでデバッグモード制御部１５が入力す
るデータに対して任意のデータでトリガを立て、その時
点でデバッグモード制御部１５がバッファ１２にトリガ
信号を出力することで、バッファ１２にそれ以降コマン
ドが追加されないようにする。

【００７７】その後、実施例１と同様にＡＴＡＰＩイン
ターフェースにより、バッファ１２に格納されているコ
マンドをパソコン２が読み出すことによって、パソコン
２が出力したデータとそれに対するコマンドの対応を確
認することができる。

【００７８】

【発明の効果】以上のように本発明は、ＵＳＢブリッジ
回路がパソコンによりＡＴＡＰＩデバイスとして認識さ
れるモードであることを示すモード切り変え信号を生成
し、ＵＳＢブリッジ回路内のＡＴＡＰＩインターフェー
ス制御部に出力するデバッグモード制御部を有している
ため、ＵＳＢブリッジ回路に対してパソコンがＵＳＢイ
ンターフェースおよびＡＴＡＰＩインターフェースでア
クセスできるようになるため、これら双方のインターフ
ェースでデータの読み書きを確認出来、デバッグ効果を
飛躍的に向上させることができる。

【図面の簡単な説明】

【図１】本発明の実施例１の、ＵＳＢブリッジ回路の構
成を示すブロック図

【図２】本発明の実施例２の、ＵＳＢブリッジ回路の構
成を示すブロック図

【図３】本発明の実施例３の、ＵＳＢブリッジ回路の構
成を示すブロック図

【図４】本発明の実施例４の、ＵＳＢブリッジ回路の構
成を示すブロック図

【図５】本発明の実施例５の、ＵＳＢブリッジ回路の構
成を示すブロック図

【図６】従来のインターフェース試験装置の一構成例を
示すブロック図

【図７】従来のＵＳＢブリッジ回路の一構成例を示すブ
ロック図

【符号の説明】

１ＵＳＢブリッジ回路２パソコン３ＡＴＡＰＩデバイス１０ＵＳＢインターフェース接続部１１ＵＳＢインターフェース制御部１２バッファ１３ＡＴＡＰＩインターフェース接続部１４ＡＴＡＰＩインターフェース制御部１５デバッグモード制御部２０ＵＳＢインターフェース接続部２１ＡＴＡＰＩインターフェース接続部３０ＡＴＡＰＩインターフェース接続部４０ＵＳＢケーブル４１ＡＴＡＰＩケーブル１０１インターフェース試験装置１０２被試験装置（パソコン）１１０ＵＳＢインターフェース接続部１１１ＵＳＢインターフェース制御部１１２バッファＡ１１３パラレルインターフェース接続部１１４パラレルインターフェース制御部１１５バッファＢ１２０ＵＳＢインターフェース接続部１２１パラレルインターフェース接続部１３０ＵＳＢケーブル１３１パラレルケーブル１０４ＵＳＢブリッジ回路１０５パソコン１０６ＡＴＡＰＩデバイス１４０ＵＳＢインターフェース接続部１４１ＵＳＢインターフェース制御部１４２バッファ１４３ＡＴＡＰＩインターフェース接続部１４４ＡＴＡＰＩインターフェース制御部１５０ＵＳＢインターフェース接続部１６０ＡＴＡＰＩインターフェース接続部１７０ＵＳＢケーブル１７１ＡＴＡＰＩケーブル

Claims

【特許請求の範囲】

【請求項１】ホストコントローラに備え付けられてい
るＵＳＢ端子に、ＡＴＡＰＩ端子を持つ外部デバイスを
接続する際に、双方の間に接続しコマンドやデータの変
換処理を行うＵＳＢブリッジ回路において、ＵＳＢイン
ターフェース接続部と、前記ホストコントローラが出力
するＵＳＢインターフェースの規格に基づいたパケット
を、前記ＵＳＢインターフェース接続部を介して受信
し、データ列を抽出するＵＳＢインターフェース制御部
と、前記データ列を入力し格納するバッファと、ＡＴＡ
ＰＩインターフェース接続部と、前記バッファに格納さ
れている前記データ列を、前記ＡＴＡＰＩインターフェ
ース接続部を介してＡＴＡＰＩインターフェース規格に
基づいた形式で前記ホストコントローラに出力するＡＴ
ＡＰＩインターフェース制御部と、前記ＵＳＢブリッジ
回路が、前記ホストコントローラによりＡＴＡＰＩデバ
イスとして認識されるデバッグモードであることを示す
モード切り替え信号を生成するデバッグモード制御部と
を備え、前記ＵＳＢインターフェース制御部および前記
ＡＴＡＰＩインターフェース制御部は、前記モード切り
替え信号を入力することで前記デバッグモードに移行し
たことを認識し、前記デバッグモード時、前記ホストコ
ントローラが前記ＵＳＢブリッジ回路に送信し前記バッ
ファに格納されている前記データ列を、前記ＡＴＡＰＩ
インターフェース制御部が読み出し、前記ＡＴＡＰＩイ
ンターフェース接続部を介して前記ホストコントローラ
に送信し、前記ホストコントローラは前記送信したデー
タ列と前記受信したデータ列を比較して一致を検出する
ことで、ＵＳＢインターフェースのデータ送信の正常性
を確認することを特徴とするＵＳＢブリッジ回路。
【請求項２】前記モード切り替え信号は、前記デバッ
グモード制御部に対して外部から設定することで生成さ
れることを特徴とする請求項１記載のＵＳＢブリッジ回
路。
【請求項３】前記ＵＳＢインターフェース制御部は前
記バッファに前記データ列を格納した時点でバッファレ
ディ信号を生成し、前記ＡＴＡＰＩインターフェース制
御部は前記バッファレディ信号を受信した後、前記バッ
ファに格納されている前記データ列の読み出しが許可さ
れることを特徴とする請求項１記載のＵＳＢブリッジ回
路。
【請求項４】ホストコントローラに備え付けられてい
るＵＳＢ端子に、ＡＴＡＰＩ端子を持つ外部デバイスを
接続する際に、双方の間に接続しコマンドやデータの変
換処理を行うＵＳＢブリッジ回路において、ＡＴＡＰＩ
インターフェース接続部と、前記ＡＴＡＰＩインターフ
ェース接続部を介してＡＴＡＰＩインターフェース規格
に基づいた形式で前記ホストコントローラから入力した
データ列を抽出するＡＴＡＰＩインターフェース制御部
と、前記データ列を入力し格納するバッファと、ＵＳＢ
インターフェース接続部と、前記ホストコントローラが
出力するＵＳＢインターフェースの規格に基づいたパケ
ットを、前記ＵＳＢインターフェース接続部を介して受
信するとともに、前記バッファに格納されている前記デ
ータ列を、ＵＳＢインターフェースの規格に基づいたパ
ケットに置換して前記ＵＳＢインターフェース接続部を
介して前記ホストコントローラに送信するＵＳＢインタ
ーフェース制御部と、前記ＵＳＢブリッジ回路が、前記
ホストコントローラによりＡＴＡＰＩデバイスとして認
識されるデバッグモードであることを示すモード切り替
え信号を生成するデバッグモード制御部とを備え、前記
ＵＳＢインターフェース制御部および前記ＡＴＡＰＩイ
ンターフェース制御部は、前記モード切り替え信号を入
力することで前記デバッグモードに移行したことを認識
し、前記デバッグモード時、前記ホストコントローラが
ＡＴＡＰＩインターフェースの規格に基づいて送信する
データ列を、前記ＡＴＡＰＩインターフェース接続部お
よび前記ＡＴＡＰＩインターフェース制御部を介して前
記バッファが入力、格納し、前記ＵＳＢインターフェー
ス制御部が前記バッファに格納されている前記データ列
を読み出し、前記ＵＳＢインターフェース接続部を介し
て前記ホストコントローラが受信し、前記ホストコント
ローラは前記送信したデータ列と前記受信したデータ列
を比較して一致を検出することで、ＵＳＢインターフェ
ースのデータ受信の正常性を確認することを特徴とする
ＵＳＢブリッジ回路。
【請求項５】前記モード切り替え信号は、前記デバッ
グモード制御部に対して外部から設定することで生成さ
れることを特徴とする請求項４記載のＵＳＢブリッジ回
路。
【請求項６】前記ＡＴＡＰＩインターフェース制御部
は前記バッファに前記データ列を格納した時点でバッフ
ァレディ信号を生成し、前記ＵＳＢインターフェース制
御部は前記バッファレディ信号を受信した後、前記バッ
ファに格納されている前記データ列の読み出しが許可さ
れることを特徴とする請求項４記載のＵＳＢブリッジ回
路。
【請求項７】ホストコントローラに備え付けられてい
るＵＳＢ端子に、ＡＴＡＰＩ端子を持つ外部デバイスを
接続する際に、双方の間に接続しコマンドやデータの変
換処理を行うＵＳＢブリッジ回路において、ＵＳＢイン
ターフェース接続部と、前記ホストコントローラが出力
するＵＳＢインターフェースの規格に基づいたパケット
を、前記ＵＳＢインターフェース接続部を介して受信
し、コマンドを抽出するＵＳＢインターフェース制御部
と、前記コマンドを入力し格納するバッファと、ＡＴＡ
ＰＩインターフェース接続部と、前記バッファに格納さ
れている前記コマンドを、前記ＡＴＡＰＩインターフェ
ース接続部を介してＡＴＡＰＩインターフェース規格に
基づいた形式で前記ホストコントローラに出力するＡＴ
ＡＰＩインターフェース制御部と、前記ＵＳＢブリッジ
回路が、前記ホストコントローラによりＡＴＡＰＩデバ
イスとして認識されるデバッグモードであることを示す
モード切り替え信号を生成するデバッグモード制御部と
を備え、前記ＵＳＢインターフェース制御部および前記
ＡＴＡＰＩインターフェース制御部は、前記モード切り
替え信号を入力することで前記デバッグモードに移行し
たことを認識し、前記デバッグモード時、前記ホストコ
ントローラが前記ＵＳＢブリッジ回路に送信し前記バッ
ファに格納されている前記コマンドを、前記ＡＴＡＰＩ
インターフェース制御部が読み出し、前記ＡＴＡＰＩイ
ンターフェース接続部を介して前記ホストコントローラ
に送信し、前記ホストコントローラは前記送信したコマ
ンドと前記受信したコマンドを比較して一致を検出する
ことで、ＵＳＢインターフェースのコマンド送信の正常
性を確認することを特徴とするＵＳＢブリッジ回路。
【請求項８】前記モード切り替え信号は、前記デバッ
グモード制御部に対して外部から設定することで生成さ
れることを特徴とする請求項７記載のＵＳＢブリッジ回
路。
【請求項９】前記ＵＳＢインターフェース制御部は前
記バッファに前記コマンドを格納した時点でバッファレ
ディ信号を生成し、前記ＡＴＡＰＩインターフェース制
御部は前記バッファレディ信号を受信した後、前記バッ
ファに格納されている前記コマンドの読み出しが許可さ
れることを特徴とする請求項７記載のＵＳＢブリッジ回
路。
【請求項１０】前記デバッグモード制御部は前記コマ
ンドを入力し、任意のコマンドを検知し、トリガ信号を
生成することを特徴とする請求項７記載のＵＳＢブリッ
ジ回路。
【請求項１１】前記バッファは前記トリガ信号を入力
した後、前記コマンドが更新されることを禁止すること
を特徴とする請求項１０記載のＵＳＢブリッジ回路。
【請求項１２】前記ＡＴＡＰＩインターフェース制御
部は前記トリガ信号を受信した後、前記バッファに格納
されている前記コマンドの読み出しが許可されることを
特徴とする請求項１０記載のＵＳＢブリッジ回路。
【請求項１３】ホストコントローラに備え付けられて
いるＵＳＢ端子に、ＡＴＡＰＩ端子を持つ外部デバイス
を接続する際に、双方の間に接続しコマンドやデータの
変換処理を行うＵＳＢブリッジ回路において、ＵＳＢイ
ンターフェース接続部と、前記ホストコントローラが出
力するＵＳＢインターフェースの規格に基づいたパケッ
トを、前記ＵＳＢインターフェース接続部を介して受信
し、コマンドとデータ列を抽出するＵＳＢインターフェ
ース制御部と、前記データ列を入力し格納するバッファ
と、ＡＴＡＰＩインターフェース接続部と、前記バッフ
ァに格納されている前記データ列を、前記ＡＴＡＰＩイ
ンターフェース接続部を介してＡＴＡＰＩインターフェ
ース規格に基づいた形式で前記ホストコントローラに出
力するＡＴＡＰＩインターフェース制御部と、前記ＵＳ
Ｂブリッジ回路が、前記ホストコントローラによりＡＴ
ＡＰＩデバイスとして認識されるデバッグモードである
ことを示すモード切り替え信号を生成するとともに、前
記コマンドを入力しの前記コマンドを検知することで、
トリガ信号を生成するデバッグモード制御部とを備え、
前記ＵＳＢインターフェース制御部および前記ＡＴＡＰ
Ｉインターフェース制御部は、前記モード切り替え信号
を入力することで前記デバッグモードに移行したことを
認識し、前記デバッグモード時、前記ホストコントロー
ラが前記ＵＳＢブリッジ回路に送信し前記バッファに格
納されている前記データ列を、前記ＡＴＡＰＩインター
フェース制御部が読み出し、前記ＡＴＡＰＩインターフ
ェース接続部を介して前記ホストコントローラに送信
し、前記ホストコントローラは前記送信したデータ列と
前記受信したデータ列を比較して一致を検出すること
で、ＵＳＢインターフェースのコマンド送信の正常性を
確認することを特徴とするＵＳＢブリッジ回路。
【請求項１４】前記モード切り替え信号は、前記デバ
ッグモード制御部に対して外部から設定することで生成
されることを特徴とする請求項１３記載のＵＳＢブリッ
ジ回路。
【請求項１５】前記ＵＳＢインターフェース制御部は
前記バッファに前記データ列を格納した時点でバッファ
レディ信号を生成し、前記ＡＴＡＰＩインターフェース
制御部は前記バッファレディ信号を受信した後、前記バ
ッファに格納されている前記データ列の読み出しが許可
されることを特徴とする請求項１３記載のＵＳＢブリッ
ジ回路。
【請求項１６】前記バッファは前記トリガ信号を入力
した後、前記データ列が更新されることを禁止すること
を特徴とする請求項１３記載のＵＳＢブリッジ回路。
【請求項１７】前記ＡＴＡＰＩインターフェース制御
部は前記トリガ信号を受信した後、前記バッファに格納
されている前記データ列の読み出しが許可されることを
特徴とする請求項１３記載のＵＳＢブリッジ回路。
【請求項１８】ホストコントローラに備え付けられて
いるＵＳＢ端子に、ＡＴＡＰＩ端子を持つ外部デバイス
を接続する際に、双方の間に接続しコマンドやデータの
変換処理を行うＵＳＢブリッジ回路において、ＵＳＢイ
ンターフェース接続部と、前記ホストコントローラが出
力するＵＳＢインターフェースの規格に基づいたパケッ
トを、前記ＵＳＢインターフェース接続部を介して受信
し、コマンドとデータ列を抽出するＵＳＢインターフェ
ース制御部と、前記コマンドを入力し格納するバッファ
と、ＡＴＡＰＩインターフェース接続部と、前記バッフ
ァに格納されている前記コマンドを、前記ＡＴＡＰＩイ
ンターフェース接続部を介してＡＴＡＰＩインターフェ
ース規格に基づいた形式で前記ホストコントローラに出
力するＡＴＡＰＩインターフェース制御部と、前記ＵＳ
Ｂブリッジ回路が、前記ホストコントローラによりＡＴ
ＡＰＩデバイスとして認識されるデバッグモードである
ことを示すモード切り替え信号を生成するとともに、前
記データ列を入力し任意のデータ列を検知することで、
トリガ信号を生成するデバッグモード制御部とを備え、
前記ＵＳＢインターフェース制御部および前記ＡＴＡＰ
Ｉインターフェース制御部は、前記モード切り替え信号
を入力することで前記デバッグモードに移行したことを
認識し、前記デバッグモード時、前記ホストコントロー
ラが前記ＵＳＢブリッジ回路に送信し前記バッファに格
納されている前記コマンドを、前記ＡＴＡＰＩインター
フェース制御部が読み出し、前記ＡＴＡＰＩインターフ
ェース接続部を介して前記ホストコントローラに送信
し、前記ホストコントローラは前記送信したコマンドと
前記受信したコマンドを比較して一致を検出すること
で、ＵＳＢインターフェースのコマンド送信の正常性を
確認することを特徴とするＵＳＢブリッジ回路。
【請求項１９】前記モード切り替え信号は、前記デバ
ッグモード制御部に対して外部から設定することで生成
されることを特徴とする請求項１８記載のＵＳＢブリッ
ジ回路。
【請求項２０】前記ＵＳＢインターフェース制御部は
前記バッファに前記コマンドを格納した時点でバッファ
レディ信号を生成し、前記ＡＴＡＰＩインターフェース
制御部は前記バッファレディ信号を受信した後、前記バ
ッファに格納されている前記コマンドの読み出しが許可
されることを特徴とする請求項１８記載のＵＳＢブリッ
ジ回路。
【請求項２１】前記バッファは前記トリガ信号を入力
した後、前記データ列が更新されることを禁止すること
を特徴とする請求項１８記載のＵＳＢブリッジ回路。
【請求項２２】前記ＡＴＡＰＩインターフェース制御
部は前記トリガ信号を受信した後、前記バッファに格納
されている前記コマンドの読み出しが許可されることを
特徴とする請求項１８記載のＵＳＢブリッジ回路。