JPH0553422B2 - - Google Patents
Info
- Publication number
- JPH0553422B2 JPH0553422B2 JP61090753A JP9075386A JPH0553422B2 JP H0553422 B2 JPH0553422 B2 JP H0553422B2 JP 61090753 A JP61090753 A JP 61090753A JP 9075386 A JP9075386 A JP 9075386A JP H0553422 B2 JPH0553422 B2 JP H0553422B2
- Authority
- JP
- Japan
- Prior art keywords
- station
- address
- station address
- data
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 54
- 238000004891 communication Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000004904 shortening Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ伝送方式、特にデータ伝送装置
間で１：Ｎ形のデータ送受信を行うデータ伝送方
式に関する。
間で１：Ｎ形のデータ送受信を行うデータ伝送方
式に関する。
従来のデータ伝送装置間で１：Ｎ形のデータ送
受信を行うデータ伝送方式において、子局となる
データ伝送装置は１個の局アドレスＡを有し、制
御信号Ｃによる送受信動作には当該局アドレスＡ
を使用している。
受信を行うデータ伝送方式において、子局となる
データ伝送装置は１個の局アドレスＡを有し、制
御信号Ｃによる送受信動作には当該局アドレスＡ
を使用している。
上述した従来のデータ伝送方式は、接続可能な
子局の数を2N局とした時に使用する送受信情報の
アドレス部はＮビツトであり、実際に接続する子
局の数を2M局とした時に必要となる送受信情報の
アドレス部はＭビツトであるから、2N≫2M即ちＮ
≫Ｍの時にアドレス部に（Ｎ−Ｍ）ビツトの不要
ビツトを生じこの不要ビツトを伝送するために余
分な伝送時間を無駄に費やすという欠点がある。
子局の数を2N局とした時に使用する送受信情報の
アドレス部はＮビツトであり、実際に接続する子
局の数を2M局とした時に必要となる送受信情報の
アドレス部はＭビツトであるから、2N≫2M即ちＮ
≫Ｍの時にアドレス部に（Ｎ−Ｍ）ビツトの不要
ビツトを生じこの不要ビツトを伝送するために余
分な伝送時間を無駄に費やすという欠点がある。
本発明の目的は、上述の欠点を除去し従来のよ
うなアドレス部の不要ビツトの伝送を行わずに済
み伝送時間を短縮することができるデータ伝送方
式を提供することにある。
うなアドレス部の不要ビツトの伝送を行わずに済
み伝送時間を短縮することができるデータ伝送方
式を提供することにある。
本発明の方式は、１台の親局装置および複数台
の子局装置の間で１：Ｎ形のデータ通信を行うデ
ータ伝送方式において、 前記親局装置は、実際に接続された前記子局装
置の数が接続可能な局数よりも少なく、各前記子
局装置に予め付与した前記接続可能局数を表わす
のに要するビツト数をもつ第１の局アドレスと前
記接続子局装置数を表わすのに要するビツト数を
もつ第２の局アドレスとの間の対応付けを行うた
めの局アドレス管理手段を有し、データ送信時に
前記第１および第２の局アドレスのいずれを使用
するかを指示するデータを含む予め定めたフオー
マツトの情報を送信し、 各前記子局装置は、前記親局装置から送られて
くる前記情報中の前記指示データが前記第１の局
アドレスの使用を指示している時には該情報中の
データから自局の前記第２の局アドレス設定を行
つた上で自局の前記第１の局アドレスを使用して
データ通信を行い、また前記指示データが前記第
２の局アドレスの使用を指示している時には自局
の前記第２の局アドレスを使用してデータ通信を
行う選択制御手段を有している。
の子局装置の間で１：Ｎ形のデータ通信を行うデ
ータ伝送方式において、 前記親局装置は、実際に接続された前記子局装
置の数が接続可能な局数よりも少なく、各前記子
局装置に予め付与した前記接続可能局数を表わす
のに要するビツト数をもつ第１の局アドレスと前
記接続子局装置数を表わすのに要するビツト数を
もつ第２の局アドレスとの間の対応付けを行うた
めの局アドレス管理手段を有し、データ送信時に
前記第１および第２の局アドレスのいずれを使用
するかを指示するデータを含む予め定めたフオー
マツトの情報を送信し、 各前記子局装置は、前記親局装置から送られて
くる前記情報中の前記指示データが前記第１の局
アドレスの使用を指示している時には該情報中の
データから自局の前記第２の局アドレス設定を行
つた上で自局の前記第１の局アドレスを使用して
データ通信を行い、また前記指示データが前記第
２の局アドレスの使用を指示している時には自局
の前記第２の局アドレスを使用してデータ通信を
行う選択制御手段を有している。
次に、本発明について図面を参照して説明す
る。
る。
第１図は本発明の一実施例に使用する親局デー
タ伝送装置の構成例を示すブロツク図である。同
図において、送信制御回路１は、第１の制御信号
C1による送信動作の時には、第１の局アドレス
管理回路２から得る第１の局アドレスA1を使用
して送信データを作成し、第２の制御記号C2に
よる送信動作の時には、第２の局アドレス管理回
路３から得る第２の局アドレスA2を使用して送
信データを作成し、送信インタフエース回路４を
経由して当該送信データを子局に送信する。ま
た、子局より受信した信号は受信インタフエース
回路６を経由して受信制御回路５に入力され処理
される。
タ伝送装置の構成例を示すブロツク図である。同
図において、送信制御回路１は、第１の制御信号
C1による送信動作の時には、第１の局アドレス
管理回路２から得る第１の局アドレスA1を使用
して送信データを作成し、第２の制御記号C2に
よる送信動作の時には、第２の局アドレス管理回
路３から得る第２の局アドレスA2を使用して送
信データを作成し、送信インタフエース回路４を
経由して当該送信データを子局に送信する。ま
た、子局より受信した信号は受信インタフエース
回路６を経由して受信制御回路５に入力され処理
される。
第２図は本発明の一実施例に使用する子局デー
タ伝送装置の構成例を示すブロツク図である。同
図において、親局より受信した信号は受信インタ
フエース回路７を経由して制御信号復号回路８、
局アドレス一致検出回路９及び受信制御回路１２
に入力される。制御信号復号回路８は制御信号
C1，C2を識別し、局アドレス一致検出回路９に
通知する。局アドレス一致検出回路９は、制御信
号復号回路８から与えられる識別結果に応じて、
第１の局アドレス設定回路１０の情報を使用する
か、第２の局アドレス設定回路１１の情報を使用
するかを選択し、選択された局アドレスと受信信
号中の局アドレスとの一致検出を行い、その検出
情報を受信制御回路１２と送信制御回路１３に通
知する。受信制御回路１２は、局アドレス一致検
出回路９から局アドレスの一致を示す検出情報を
受けると、受信信号を制御信号に応じて処理す
る。また、送信制御回路１３は、局アドレス一致
検出回路９からの検出情報により局アドレスの一
致が通知されると、制御信号及び受信制御回路１
２からの通知に応じて送信データを作成し、送信
インタフエース回路１４を経由して当該送信デー
タを親局に送信する。また、第１の局アドレス設
定回路１０は、スイツチ等により、局アドレスを
設定するものであり、第２の局アドレス設定回路
１１は、第１の制御信号C1と第１の局アドレス
A1を使用した親局からの受信情報により、受信
制御回路１２を介して局アドレスを設定するもの
である。
タ伝送装置の構成例を示すブロツク図である。同
図において、親局より受信した信号は受信インタ
フエース回路７を経由して制御信号復号回路８、
局アドレス一致検出回路９及び受信制御回路１２
に入力される。制御信号復号回路８は制御信号
C1，C2を識別し、局アドレス一致検出回路９に
通知する。局アドレス一致検出回路９は、制御信
号復号回路８から与えられる識別結果に応じて、
第１の局アドレス設定回路１０の情報を使用する
か、第２の局アドレス設定回路１１の情報を使用
するかを選択し、選択された局アドレスと受信信
号中の局アドレスとの一致検出を行い、その検出
情報を受信制御回路１２と送信制御回路１３に通
知する。受信制御回路１２は、局アドレス一致検
出回路９から局アドレスの一致を示す検出情報を
受けると、受信信号を制御信号に応じて処理す
る。また、送信制御回路１３は、局アドレス一致
検出回路９からの検出情報により局アドレスの一
致が通知されると、制御信号及び受信制御回路１
２からの通知に応じて送信データを作成し、送信
インタフエース回路１４を経由して当該送信デー
タを親局に送信する。また、第１の局アドレス設
定回路１０は、スイツチ等により、局アドレスを
設定するものであり、第２の局アドレス設定回路
１１は、第１の制御信号C1と第１の局アドレス
A1を使用した親局からの受信情報により、受信
制御回路１２を介して局アドレスを設定するもの
である。
第３図ａおよびｂは、本実施例で使用する送受
信情報の形式を示すデータフオーマツト図であ
る。同図ａに示す第１の制御信号C1および局ア
ドレスA1を使用する送受信情報は、子局におい
て第２の局アドレスを設定するために使用され、
また同図ｂに示す第２の制御信号C2および局ア
ドレスA2を使用する送受信情報は通常のデータ
伝送に使用される。いずれの場合も、制御信号お
よび局アドレスのあとに情報Ｉを配列した形式を
もつ。
信情報の形式を示すデータフオーマツト図であ
る。同図ａに示す第１の制御信号C1および局ア
ドレスA1を使用する送受信情報は、子局におい
て第２の局アドレスを設定するために使用され、
また同図ｂに示す第２の制御信号C2および局ア
ドレスA2を使用する送受信情報は通常のデータ
伝送に使用される。いずれの場合も、制御信号お
よび局アドレスのあとに情報Ｉを配列した形式を
もつ。
本実施例では、例えば親局に接続可能な子局数
は2N局であるが実際に接続してある子局数は2M局
（ただし2M≪2N）である場合に、まずシステム稼
動の初期に親局から子局に対し、第３図ａのフオ
ーマツトで情報Ｉ中に各子局の第２のアドレスを
設定するためのデータを挿入して送信して、各子
局で第２のアドレスを設定させておく。このあと
の通常のデータ伝送時には、第３図ｂのフオーマ
ツトで送受信を行う。この通常のデータ伝送時に
使用するフオーマツトでは、第２のアドレスA2
のビツト数はＭビツトで済み、従来のように第３
図ａのフオーマツトで送受信を行う場合、すなわ
ちＮビツトの第１のアドレスA1をそのまま使う
場合と比べて、不要ビツト分だけ短縮されてお
り、データ伝送に要する時間を短縮でき、特に子
局数が多い場合にこの短縮効果は著しい。
は2N局であるが実際に接続してある子局数は2M局
（ただし2M≪2N）である場合に、まずシステム稼
動の初期に親局から子局に対し、第３図ａのフオ
ーマツトで情報Ｉ中に各子局の第２のアドレスを
設定するためのデータを挿入して送信して、各子
局で第２のアドレスを設定させておく。このあと
の通常のデータ伝送時には、第３図ｂのフオーマ
ツトで送受信を行う。この通常のデータ伝送時に
使用するフオーマツトでは、第２のアドレスA2
のビツト数はＭビツトで済み、従来のように第３
図ａのフオーマツトで送受信を行う場合、すなわ
ちＮビツトの第１のアドレスA1をそのまま使う
場合と比べて、不要ビツト分だけ短縮されてお
り、データ伝送に要する時間を短縮でき、特に子
局数が多い場合にこの短縮効果は著しい。
以上説明したように本発明は、データ伝送装置
間で１：Ｎ形のデータ送受信を行うデータ伝送シ
ステムにおいて、前記データ伝送装置のうち子局
となるデータ伝送装置は第１の局アドレスA1と
第２の局アドレスA2を有し、第１の制御信号C1
による送受信動作には第１の局アドレスA1を使
用し、第２の制御信号C2による送受信動作には
第２の局アドレスA2を使用し、また、当該デー
タ伝送装置の第２の局アドレスA2は前記データ
伝送装置のうち親局となるデータ伝送装置から送
信される第１の局アドレスA1を使用した情報に
よつて設定するように構成することにより、接続
可能な子局の数（2N局）が実際に接続する子局の
数（2M局）より非常に大きい時に、アドレス部に
生じる不要ビツト（（Ｎ−Ｍ）ビツト）を無くす
ことができる効果、即ち、システム全体のデータ
伝送時間を従来よりも短縮することができる効果
がある。
間で１：Ｎ形のデータ送受信を行うデータ伝送シ
ステムにおいて、前記データ伝送装置のうち子局
となるデータ伝送装置は第１の局アドレスA1と
第２の局アドレスA2を有し、第１の制御信号C1
による送受信動作には第１の局アドレスA1を使
用し、第２の制御信号C2による送受信動作には
第２の局アドレスA2を使用し、また、当該デー
タ伝送装置の第２の局アドレスA2は前記データ
伝送装置のうち親局となるデータ伝送装置から送
信される第１の局アドレスA1を使用した情報に
よつて設定するように構成することにより、接続
可能な子局の数（2N局）が実際に接続する子局の
数（2M局）より非常に大きい時に、アドレス部に
生じる不要ビツト（（Ｎ−Ｍ）ビツト）を無くす
ことができる効果、即ち、システム全体のデータ
伝送時間を従来よりも短縮することができる効果
がある。
第１図および第２図は本発明の一実施例を示す
ブロツク図、第３図は本発明の実施例における送
受信情報の形式を示すデータフオーマツト図であ
る。 C1，C2……制御信号、A1，A2……局アドレ
ス、Ｉ……情報、１，１３……送信制御回路、
２，３……局アドレス管理回路、３……第２の局
アドレス管理回路、４，１４……送信インタフエ
ース回路、５，１２……受信制御回路、６，７…
…受信インタフエース回路、８……制御信号復号
回路、９……局アドレス一致検出回路、１０……
第１の局アドレス設定回路、１１……第２の局ア
ドレス設定回路。
ブロツク図、第３図は本発明の実施例における送
受信情報の形式を示すデータフオーマツト図であ
る。 C1，C2……制御信号、A1，A2……局アドレ
ス、Ｉ……情報、１，１３……送信制御回路、
２，３……局アドレス管理回路、３……第２の局
アドレス管理回路、４，１４……送信インタフエ
ース回路、５，１２……受信制御回路、６，７…
…受信インタフエース回路、８……制御信号復号
回路、９……局アドレス一致検出回路、１０……
第１の局アドレス設定回路、１１……第２の局ア
ドレス設定回路。
Claims (1)
- 【特許請求の範囲】 １ １台の親局装置および複数台の子局装置の間
で１：Ｎ形のデータ通信を行うデータ伝送方式に
おいて、 前記親局装置は、実際に接続された前記子局装
置の数が接続可能な局数よりも少なく、各前記子
局装置に予め付与した前記接続可能局数を表わす
のに要するビツト数をもつ第１の局アドレスと前
記接続子局装置数を表わすのに要するビツト数を
もつ第２の局アドレスとの間の対応付けを行うた
めの局アドレス管理手段を有し、データ送信時に
前記第１および第２の局アドレスのいずれを使用
するかを指示するデータを含む予め定めたフオー
マツトの情報を送信し、 各前記子局装置は、前記親局装置から送られて
くる前記情報中の前記指示データが前記第１の局
アドレスの使用を指示している時には該情報中の
データから自局の前記第２の局アドレス設定を行
つた上で自局の前記第１の局アドレスを使用して
データ通信を行い、また前記指示データが前記第
２の局アドレスの使用を指示している時には自局
の前記第２の局アドレスを使用してデータ通信を
行う選択制御手段を有していることを特徴とする
データ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61090753A JPS62247644A (ja) | 1986-04-18 | 1986-04-18 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61090753A JPS62247644A (ja) | 1986-04-18 | 1986-04-18 | デ−タ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62247644A JPS62247644A (ja) | 1987-10-28 |
| JPH0553422B2 true JPH0553422B2 (ja) | 1993-08-10 |
Family
ID=14007366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61090753A Granted JPS62247644A (ja) | 1986-04-18 | 1986-04-18 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62247644A (ja) |
-
1986
- 1986-04-18 JP JP61090753A patent/JPS62247644A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62247644A (ja) | 1987-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4872003A (en) | Serial interface system flexibly applicable to a one-to-plurality connection | |
| US4191941A (en) | Switch matrix for data transfers | |
| EP0115348B1 (en) | Remote initialization of interconnected communications stations | |
| EP0336547B1 (en) | Computer network and method for operating it | |
| JPS61100046A (ja) | ル−プ伝送方法 | |
| JPH0553422B2 (ja) | ||
| JP2957354B2 (ja) | 信号転送方法 | |
| JPS62249542A (ja) | デ−タ転送方式 | |
| JP3130604B2 (ja) | 通信回線制御方式 | |
| JP2725713B2 (ja) | 信号伝送方法 | |
| JPS63288317A (ja) | プリンタ | |
| JP2530611B2 (ja) | 通信制御装置 | |
| KR100427764B1 (ko) | 서로 다른 데이터 버스를 가지는 디바이스들의 정합 장치 | |
| JPH0234518B2 (ja) | ||
| JPS5992653A (ja) | デ−タ伝送装置 | |
| JPS6315546A (ja) | 応答確認方式 | |
| JPH0438618Y2 (ja) | ||
| JPH0736572B2 (ja) | データ伝送方式 | |
| JP2637166B2 (ja) | チャネル変更制御方式 | |
| JPS6055752A (ja) | パケツト処理方式 | |
| JPS61246863A (ja) | デ−タ転送方式 | |
| JPH0440919B2 (ja) | ||
| JPS6050094B2 (ja) | データバス方式 | |
| JPH04100439A (ja) | データ伝送制御方式 | |
| JPH03251946A (ja) | 情報処理システムの入出力制御方式 |