JPH0553140A - アクテイブマトリクス基板 - Google Patents

Abstract

(57)【要約】 【目的】 電圧低下および開口率の低下を防止でき、表
示品位の向上が図れるアクティブマトリクス基板を実現
する。また、ゲート電極配線とソース電極配線との間の
リーク不良を低減でき、歩留まりの向上が図れるアクテ
ィブマトリクス基板を実現する。 【構成】 ゲート電極配線２に一端側を重畳した付加容
量用電極１２の他端側をゲート絶縁膜９を挟んで絵素電
極５の一部に重畳する。付加容量用電極１２の少なくと
も他端側をＩＴＯ膜等からなる透明導電膜で形成し、重
畳部において絵素電極５が遮蔽されることがないように
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタをス
イッチング素子として備え、例えば液晶表示装置に使用
されるアクティブマトリクス基板に関し、特に付加容量
電極を有するアクティブマトリクス基板に関する。

【０００２】

【従来の技術】従来より、液晶表示装置、ＥＬ表示装置
およびプラズマ表示装置等の表示装置においては、マト
リクス状に配列された絵素電極（画素電極）を駆動して
画面上に表示パターンが形成されるようになっている。
より具体的には、選択される絵素電極とこれに対向する
対向電極との間に電圧を印加して、その間に介在する表
示媒体の光学的変調が行われ、該光学的変調が表示パタ
ーンとして視認されるようになっている。

【０００３】このような絵素電極の駆動方式として、基
板上にマトリクス状に配設された個々の独立した絵素電
極それぞれにスイッチング素子を接続し、該スイッチン
グ素子で個々の絵素電極を選択的に駆動するアクティブ
マトリクス駆動方式がある。この種のスイッチング素子
としては、ＴＦＴ（薄膜トランジスタ）素子、ＭＩＭ
（金属−絶縁層−金属）素子、ＭＯＳトランジスタ素
子、ダイオードおよびバリスタ等が一般的に知られてい
る。

【０００４】図９はアクティブマトリクス型液晶表示装
置の一従来例を示し、図１０は該液晶表示装置に使用さ
れるアクティブマトリクス基板を模式的に示している。
この液晶表示装置は、スイッチング素子であるＴＦＴ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）がマト
リクス状に形成されるアクティブマトリクス基板５１
と、対向面に対向電極５６が形成された対向基板５４を
貼り合わしてなり、両基板５１、５４間に表示媒体とし
ての液晶層５８が封入される。

【０００５】アクティブマトリクス基板５１は、絶縁性
基板５０の対向面側に多数のゲート電極配線６１を平行
に配線し、かつこれらのゲート電極配線６１に多数のソ
ース電極配線６２を直交状態に配線して形成される。両
電極配線６１、６２で囲まれた領域には絵素電極５５が
マトリクス状に配設される。

【０００６】対向基板５４上に設けられた対向電極５６
は、接続電極５７を介して絶縁性基板５０上に形成され
た電極端子５３に電気的に接続される。更に、絶縁性基
板５０に形成された絵素電極５５の表面と、対向電極５
６の表面にはそれぞれ配向膜５９、５９が形成されてい
る。

【０００７】図１０に示すＴＦＴ６３はゲート電極配線
６１とソース電極配線６２との交点近傍に設けられる。
ＴＦＴ６３のゲート電極には、ゲート電極配線６１から
走査信号が供給される。また、ＴＦＴ６３のソース電極
にはソース電極配線６２から映像信号が供給される。更
に、ＴＦＴ６３のドレイン電極は絵素電極５５に接続さ
れている。

【０００８】このような液晶表示装置では、次のように
して表示動作が行われる。まず、ゲート電極配線６１に
ゲートオンの電圧が印加され、このゲート電極配線６１
に接続されたＴＦＴ６３は全てオン状態となっている。
それと同時に、ゲートのオン信号に同期した映像信号に
よる電圧がソース電極配線６２を介して各絵素電極５５
に印加される。

【０００９】次に、ゲート電極配線６１にゲートオフの
電圧が印加され、この電極配線６１に接続されたＴＦＴ
６３は全てオフ状態となる。ＴＦＴ６３がオフ状態とな
ると、絵素電極５５に蓄えられた電荷が保持される。電
荷が保持される時間は絵素電極５５、対向電極５６、液
晶層５８等によって構成される液晶セルの電気容量とＴ
ＦＴ６３のオフ抵抗とで決まる時定数に依存する。この
ような表示動作がゲート電極配線６１上で次々に行わ
れ、画像が表示装置上に映し出される。

【００１０】ところで、絵素電極５５に保持される電荷
は、ＴＦＴ６３の作用によって低下することが知られて
いる。この電荷低下を説明するため、図１１にＴＦＴ６
３の部分拡大図を示す。また、図１２に図１１の等価回
路図を示す。

【００１１】ゲート電極配線６１からは絵素電極５５に
向けてゲート電極７１が分岐され、該ゲート電極７１上
に絶縁膜を介して電子走行層として機能するアモルファ
スシリコン真性半導体層（以下ａ−Ｓｉ（ｉ）層と称す
る）７５が形成され、更にその上にＴＦＴ６３のソース
電極７２およびドレイン電極７３が形成されている。ソ
ース電極７２はソース電極配線６２から分岐され、また
ドレイン電極７３は絵素電極５５に接続されている。

【００１２】上述の電圧低下は、ドレイン電極７３とゲ
ート電極７１とが相互に重なる部分、即ち、図１１に斜
線で示す領域Ｓ１に形成された寄生容量Ｃ_gdによって生
じる。図１２に示すように寄生容量Ｃ_gdはＴＦＴ６３に
並列して形成されている。寄生容量Ｃ_gdによるドレイン
電極７３の電位の低下Ｖ_shiftは下記で表される。

【００１３】

【数１】

【００１４】ここで、Ｃ_lcは液晶セル７４による電気容
量、Ｖ_gateはゲート電極７１に印加されるオン信号とオ
フ信号との電位差である。

【００１５】このようにＴＦＴ６３には寄生容量Ｃ_gdが
存在するため、ゲート電極７１に印加される信号がオン
信号からオフ信号に変わると、オン信号とオフ信号との
電位差が寄生容量Ｃ_gdと液晶セルの容量Ｃ_lcとの比に分
割される。そのため、ドレイン電極７３の電位、即ち絵
素電極５５の電位は、上記式のＶ_shiftに示す値だけ
低下することになる。

【００１６】上述のＶ_shiftの値を小さくするため、図
１３および図１４に示すように、絵素電極５５の下方に
ゲート電極配線６１からなる付加容量用電極Ｔ１がしば
しば設けられる。付加容量用電極Ｔ１は、ゲート電極配
線６１をそのまま付加容量用電極として併用するために
設けられる。このため、ゲート電極配線６１の絵素電極
５５の下方に相当する部分はその幅が他の部分よりも広
くなっている。

【００１７】図１４に示すように付加容量用電極Ｔ１
は、ゲート絶縁膜７６を介して絵素電極５５の下方にゲ
ート電極配線６１をそのまま延長して形成される。この
ような構造によれば、付加容量用電極Ｔ１と絵素電極５
５との間に付加容量Ｃ_sが形成される。

【００１８】図１５は上記構造のアクティブマトリクス
基板の等価回路図を示す。図１５に示すように付加容量
Ｃ_sは液晶セル７４の容量Ｃ_lcと並列に配されているの
で、この基板おける電圧低下Ｖ_shiftは下記式で示さ
れる。

【００１９】

【数２】

【００２０】上記式と式を比較してみれば明かなよ
うに、式では分母の値が式よりも大きくなる。従っ
て、付加容量Ｃ_sを設ければ、電圧低下Ｖ_shiftを小さく
できることがわかる。

【００２１】なお、図１３に示されるアクティブマトリ
クス基板は以下の工程で作製される。まず、図１４に示
すように、透明ガラスからなる絶縁性基板５０上に金属
膜を堆積し、続いてこれをパターニングしてゲート電極
７１を形成する。このとき、同時に該ゲート電極７１が
分岐されるゲート電極配線６１が形成される。

【００２２】続いて、ゲート電極７１を覆うようにして
絶縁性基板５０上の全面にＳｉＯ₂、ＳｉＮｘ等からな
るゲート絶縁膜７６を積層する。次に、ソース電極配線
６２およびこれの端部に接続されるソース電極７２を同
時に形成する。その後、ゲート絶縁膜７６の上に絵素電
極５５が形成される。図１４に示すように、絵素電極５
５の下方にはゲート絶縁膜７６を挟んでゲート電極配線
の一部、すなわち付加容量用電極Ｔ１が重畳されてお
り、以上の工程で図１３に示されるアクティブマトリク
ス基板が作製される。なお、付加容量用電極Ｔ１はゲー
ト電極配線６１およびゲート電極７１と同時に形成され
る。

【００２３】

【発明が解決しようとする課題】しかしながら、図１３
ないし図１５に示されるアクティブマトリクス基板で
は、付加容量用電極Ｔ１が絵素電極５５の一部を遮蔽す
るため、該アクティブマトリクス基板を液晶表示装置に
組み込んだ場合に開口率が低下する。このため、表示画
面の輝度が低下し、表示品位が劣化するという新たな課
題がある。

【００２４】本発明はこのような従来技術の課題を解決
するものであり、絵素電極に保持される電荷、即ち電圧
低下を低減できると共に、開口率の低下を防止でき、表
示品位の向上が図れるアクティブマトリクス基板を提供
することを目的とする。

【００２５】また、本発明の他の目的は、ゲート電極配
線とソース電極配線との間のリーク不良を低減すること
ができ、歩留まりの向上が図れるアクティブマトリクス
基板を提供することにある。

【００２６】

【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板上にゲート電極配線とソース
電極配線とを格子状に配線すると共に、両電極配線で囲
まれた領域に絵素電極をマトリクス状に配設し、該ゲー
ト電極配線から分岐されたゲート電極上に薄膜トランジ
スタを有するアクティブマトリクス基板において、該ゲ
ート電極配線が非透光性の金属膜で形成され、絶縁膜を
介して該絵素電極の一部に重畳され、該絵素電極とで付
加容量を構成する付加容量電極の少なくとも一部が透明
導電膜で形成されてなり、そのことにより上記目的が達
成される。好ましくは、前記透明導電膜の一部を前記ゲ
ート電極配線に絶縁膜を介して重畳する。更に好ましく
は、前記絶縁膜を前記ゲート電極配線の陽極酸化膜で形
成する。

【００２７】

【作用】上記のように付加容量用電極を透明電極で形成
すると、該付加容量用電極が絵素電極を遮蔽することが
ないので、開口率の低下を来すことがない。また、付加
容量用電極が設けられているので、電圧低下を低減でき
る。

【００２８】

【実施例】以下に本発明の実施例を説明する。

【００２９】図１ないし図４は本発明アクティブマトリ
クス基板の一実施例を示す。透明ガラスからなる絶縁性
基板１上にはゲート電極配線２およびソース電極配線３
が格子状に配線され、両電極配線２、３で囲まれた矩形
状の領域に絵素電極５がマトリクス状に配設される。ゲ
ート電極配線２からは絵素電極５に向けてゲート電極６
が分岐され、このゲート電極６の上にスイッチング素子
としてのＴＦＴ４が形成される。

【００３０】ＴＦＴ４のソース電極７はソース電極配線
３に接続され、またドレイン電極８は絵素電極５に接続
されている。加えて、絵素電極５の下方には図２に示す
ようにゲート絶縁膜９を挟んで付加容量電極１２の一端
側が重畳されている。付加容量用電極１２の絵素電極５
と重畳されない他端側はゲート電極配線２の上に重畳さ
れている。

【００３１】次に、図２および図３を参照しつつ図４に
従い本発明アクティブマトリクス基板の製造工程を説明
する。図２ないし図４（ａ）に示すように、まず絶縁性
基板１の上にＴａ、Ｔｉ、Ａｌ、Ｃｒ等の単層又は多層
の金属をスパッタリング法により所定の厚みで積層し、
続いてこの金属膜をパターニングしてゲート電極配線２
およびゲート電極６を形成する。

【００３２】続いて、図４（ｂ）に示すように、絶縁性
基板１の上に一部をゲート電極配線２の上に重畳させて
付加容量用電極１２を形成する。具体的には、ＩＴＯ
（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等の透明導電
膜をスパッタリング法により積層し、続いてこれを所定
形状にパターニングして形成される。

【００３３】続いて、図３および図４（ｃ）に示すよう
に、ゲート電極配線２、ゲート電極６および付加容量用
電極１２を覆うようにして絶縁性基板１上の全面にＳｉ
Ｎｘ等の透明絶縁膜からなるゲート絶縁膜９を積層す
る。次いで、図３に示すように、プラズマＣＶＤ法によ
りゲート絶縁膜９のゲート電極６の上に相当する部分に
ａ−Ｓｉ（ｉ）層を積層し、これをパターニングしてａ
−Ｓｉ（ｉ）層１０を形成する。

【００３４】続いて、図３に示すようにプラズマＣＶＤ
法によりａ−Ｓｉ（ｉ）層１０の上にａ−Ｓｉ（ｎ⁺）
層を積層し、これをパターニングしてａ−Ｓｉ（ｎ⁺）
層１１を形成する。このパターニングの際に、ａ−Ｓｉ
（ｎ⁺）層１１がドライエッチング法によりエッチング
される。この時、ａ−Ｓｉ（ｉ）層１０がエッチングに
より侵されてしまうことがあるので、これを阻止するた
めに、ＳｉＮｘ膜等からなるエッチングストッパ層をａ
−Ｓｉ（ｉ）層１０の表面に形成すればよい。

【００３５】続いて、図３に示すように、ａ−Ｓｉ（ｎ
⁺）層１１を覆うようにしてゲート絶縁膜９の上にＭｏ
等の金属膜をスパッタリング法により積層し、これをパ
ターニングしてソース電極７及びドレイン電極８を形成
する。この時、同時にソース電極配線３が形成される。
以上の工程により、ＴＦＴ４が作製される。

【００３６】続いて、図２ないし図４（ｄ）に示すよう
に、ゲート絶縁膜９の上にＩＴＯ膜等の透明導電膜をス
パッタリング法によって積層し、これをパターニングし
て絵素電極５を形成する。図２および図４（ｄ）に示す
ように、絵素電極５の一部は付加容量用電極１２の一
部、すなわち付加容量用電極１２とゲート電極配線２と
の重畳部を除く部分にゲート絶縁膜９を挟んで重畳され
ている。また、図３に示すように、絵素電極５とＴＦＴ
４のドレイン電極８とは端部同士が電気的に接続されて
いる。以上の製造工程により本発明アクティブマトリク
ス基板が作製される。

【００３７】このようにして作製されたアクティブマト
リクス基板は、その後、対向面に対向電極が形成された
対向基板と貼り合わされ、続いて両基板間に液晶が封入
され、これでアクティブマトリクス表示装置が作製され
る。

【００３８】上記構成のアクティブマトリクス基板によ
れば、付加容量用電極１２が形成されているので、絵素
電極５に保持される電荷の低下、すなわ電圧低下を低減
できることはもちろんのこと、該付加容量用電極１２が
透明導電膜で形成されているので、重畳部において絵素
電極５の一部が遮蔽されることがない。従って、開口率
の低下を来すことがない。

【００３９】なお、上記実施例では付加容量用電極１２
の全体を透明導電膜で形成したが、ゲート電極配線２と
の重畳部、すなわち、絵素電極５に重畳されない部分に
ついては透明導電膜以外の材質であってもよい。すなわ
ち、この部分は開口率の向上に寄与しないからである。

【００４０】図５ないし図８は本発明の他の実施例を示
す。該実施例ではゲート電極配線２およびゲート電極６
の表面に陽極酸化法により酸化膜（絶縁膜）１３を形成
し、絶縁性の向上を図る構成をとる。その他の構成につ
いては上記実施例と同一であるので、対応する部分に同
一の番号を付し、以下異なる部分のみを説明する。

【００４１】図８（ａ）に示すように、上記実施例同様
にして絶縁性基板１上にゲート電極配線２およびゲート
電極２が形成されると、次にゲート電極配線２およびゲ
ート電極６の表面を陽極酸化法により酸化する。これに
より、ゲート電極配線２およびゲート電極６の表面に図
８（ｂ）に示される陽極酸化膜１３が形成される。

【００４２】その後、上記同様の図８（ｃ）〜（ｄ）に
示す工程を経て、図７に示すＴＦＴ４が作製され、続い
て、図８（ｅ）に示す工程を経て図５、図６および図７
に示されるアクティブマトリクス基板が作製される。

【００４３】このような陽極酸化膜１３を形成する場合
は、絶縁性の向上が図れるので、ゲート電極配線２とソ
ース電極配線３との間のリーク不良を確実に低減でき
る。従って、本実施例によればアクティブマトリクス基
板の歩留りを向上できる。

【００４４】なお、この実施例では陽極酸化法によりゲ
ート電極配線２およびゲート電極６の表面に絶縁膜（陽
極酸化膜）を形成したが、該絶縁膜の形成方法について
は他の方法によって行うこともできる。

【００４５】

【発明の効果】以上の本発明アクティブマトリクス基板
は付加容量用電極を備えているので、絵素電極に保持さ
れる電荷の低下、すなわち電圧低下を低減できる。加え
て、絵素電極の一部に重畳される付加容量用電極が非遮
光性の金属膜で形成されているので、絵素電極が付加容
量用電極との重畳部で遮蔽されることがない。従って、
高い開口率が得られ、絵素電極の全面を表示画面として
使用できるので、表示品位及び表示画面の輝度を向上で
きる利点がある。

【００４６】また、特に請求項２および請求項３記載の
アクティブマトリクス基板によれば、ゲート電極配線と
ソース電極配線との間のリーク不良を低減することがで
きるので、歩留まりの向上が図れる利点がある。

【図面の簡単な説明】

【図１】本発明アクティブマトリクス基板の一実施例を
示す平面図。

【図２】図１のＡ−Ａ線による断面図。

【図３】図１のＢ−Ｂ線による断面図。

【図４】図２に示されるアクティブマトリクス基板の製
造工程を示す図面。

【図５】本発明アクティブマトリクス基板の他の実施例
を示す平面図。

【図６】図５のＣ−Ｃ線による断面図。

【図７】図５のＤ−Ｄ線による断面図。

【図８】図６に示されるアクティブマトリクス基板の製
造工程を示す図面。

【図９】従来のアクティブマトリクス表示装置を示す断
面図。

【図１０】図９で示されるアクティブマトリクス表示装
置のアクティブマトリクス基板を模式的に示す図面。

【図１１】従来のアクティブマトリクス基板におけるＴ
ＦＴ近傍を拡大して示す平面図。

【図１２】図１１のＴＦＴの等価回路図。

【図１３】付加容量を有する従来のアクティブマトリク
ス基板を示す平面図。

【図１４】図１３のＥ−Ｅ線による断面図。

【図１５】図１４のアクティブマトリクス基板における
ＴＦＴの等価回路図。

【符号の説明】

１ 絶縁性基板 ２ ゲート電極配線 ３ ソース電極配線 ４ ＴＦＴ ５ 絵素電極 ６ ゲート電極 ７ ソース電極 ８ ドレイン電極 ９ ゲート絶縁膜 １０ ａ−Ｓｉ（ｉ）層 １１ ａ−Ｓｉ（ｎ⁺）層 １２ 付加容量用電極 １３ 陽極酸化膜

Claims (3)

【特許請求の範囲】
1. 【請求項１】絶縁性基板上にゲート電極配線とソース電
   極配線とを格子状に配線すると共に、両電極配線で囲ま
   れた領域に絵素電極をマトリクス状に配設し、該ゲート
   電極配線から分岐されたゲート電極上に薄膜トランジス
   タを有するアクティブマトリクス基板において、 該ゲート電極配線が非透光性の金属膜で形成され、絶縁
   膜を介して該絵素電極の一部に重畳され、該絵素電極と
   で付加容量を構成する付加容量電極の少なくとも一部が
   透明導電膜で形成されたアクティブマトリクス基板。
2. 【請求項２】前記透明導電膜の一部が前記ゲート電極配
   線に絶縁膜を介して重畳されている請求項１記載のアク
   ティブマトリクス基板。
3. 【請求項３】前記絶縁膜が前記ゲート電極配線の陽極酸
   化膜である請求項２記載のアクティブマトリクス基板。