JPH0553135A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0553135A JPH0553135A JP21706991A JP21706991A JPH0553135A JP H0553135 A JPH0553135 A JP H0553135A JP 21706991 A JP21706991 A JP 21706991A JP 21706991 A JP21706991 A JP 21706991A JP H0553135 A JPH0553135 A JP H0553135A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- insulating substrate
- display device
- crystal display
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
液晶層に直流電圧が印加されるのを防ぎ、信頼性が高く
高表示品質の液晶表示装置を提供する。 【構成】走査線106をシールド電極116で覆う事に
より走査線106を静電シールドし、更にシールド電極
116を第2の絶縁基板112に設けられた共通電極1
11と同電位にする事により、液晶層110へ直流電圧
が印加されるのを防ぐ。
Description
いたアクティブマトリックス方式の液晶表示装置に関す
る。
ィブマトリックス方式の液晶表示装置を図2に示す。
(a)は上視図、(b)はAA′における断面図であ
る。ガラス、石英等の第1の絶縁基板201上に、ドナ
ーあるいはアクセプタとなる不純物を添加したシリコン
薄膜から成るソース領域203、ドレイン領域204、
不純物を含まないシリコン薄膜から成るチャネル領域2
02が形成する。
層し、チャネル領域202の上部にゲート電極を兼ねた
走査線206を形成し更にこれらを被覆する様に、走査
線206と信号線209を絶縁する層間絶縁膜207を
形成する。更に、コンタクトホール213、214を開
口し、信号線209とドレイン領域204、画素電極2
08とソース領域203を接続する。第1の絶縁基板2
01と対向して、共通電極211を設けた第2の絶縁基
板212を配置し、第1の絶縁基板201と第2の絶縁
基板212の間に液晶層210を設ける。
示装置は次のような課題を有していた。図3に液晶表示
装置を駆動する一般的な時分割駆動の信号波形を示す。
Vg は走査線206へ印加する信号波形であり、選択期
間T1 と非選択期間T2 に分けられる。選択期間T1 に
おいて薄膜トランジスタのゲート電極に15〜20V程
度印加し、薄膜トランジスタをオン状態とし、信号線2
09に印加されている表示信号vsigを画素電極208
を通して液晶層210へ印加し、電荷を書き込む。次に
非選択期間T2 において薄膜トランジスタをオフ状態と
し、液晶層210へ書き込まれた電荷を保持する。表示
信号Vsig は液晶層210を交流駆動するために60〜
80Hz程度の交流波形であり、液晶層210に正確に
交流が印加される様に共通電極211の電位Vcom が決
定される。液晶層210としてツイストネマチック型液
晶を用いると表示信号Vsig の振幅は±4〜6V程度必
要となる。一方選択期間T1 は非選択期間T2 に比べて
短かく、走査線の数をn本とすればT1は一般的に T1 =(T1 +T2 )/n となり、ほとんどの時間、走査線206を共通電極21
1の間には直流電圧V2が印加される。このV1 が層間
絶縁膜207と液晶層210で分割され液晶層210
へ、直流電圧が印加され、液晶層210を劣化させてし
まい、液晶表示装置のコントラスト比の低下等の重大な
表示品質劣化を招いてしまっていた。表示信号Vsig の
振幅を±4〜6Vとすれば通常V1 はこれより大きく7
〜8Vとなり、液晶層210へ印加される直流電圧は3
〜5V程度となる。
り、その目的は、液晶層に直流電圧が印化されるのを防
ぎ、高表示品質で信頼性の高いアクティブマトリックス
方式の液晶表示装置を提供することにある。
は、走査線を絶縁体を介して導電性のシールド電極で覆
った事を特徴とする。
する。図1に本発明による液晶表示装置の一例を示す。
(a)は上視図であり、(b)はAA′における断面
図、(c)はBB′における断面図である。ガラス、石
英等の第1の絶縁基板101上に薄膜トランジスタのチ
ャネル領域102、ドレイン領域103、ソース領域1
04を成す半導体層を減圧CVD法により600℃の雰
囲気中でモノシランガスを熱分解して多結晶シリコンを
25〜50nmの厚さに形成する。半導体層は、多結晶
シリコンに限定されるものではなくスパッタリング法、
プラズマCVD法により非品質シリコンを用いてもよ
く、更に非品質シリコンを550〜600℃、5〜40
h程度の熱処理をするかあるいはアルゴンレーザー、エ
キシマレーザー等を照射して多結晶化してもよい。
膜105をECRプラズマCVD法により100〜20
0nmの厚さにSiO2 を積層した。ECRプラズマC
VD法により形成したSiO2 は緻密でトラップの少な
い良質のSiO2 が100℃以下の低温で実現でき、ゲ
ート絶縁膜としては最適である。ゲート絶縁膜105は
チャネル領域102、ドレイン領域103、ソース領域
104を構成する半導体層を酸素を含む酸化雰囲気中で
熱酸化して得てもよい。
パッタリング法により300〜500nmの厚さにタン
タルを積層し、走査線106をマスクとして、リンイオ
ンをイオン打込み法により ゲート絶縁膜105を通し
て半導体層中の打込み、自己整合的にN型のソース領域
104とドレイン領域103を設ける。更に、タンタル
で構成された走査線106の表面を陽極酸化法により酸
化し、250〜450nm厚のタンタル酸化物より成る
第1の絶縁体115を設けた後、打込まれたリンイオン
をエキシマレーザーにより得られるレーザー片を照射す
る事により活性化し、ソース領域104、ドレイン領域
103の半導体層を低抵抗化する。
を示す。イオン打込み法によりソース領域403、ドレ
イン領域404形成後、陽極酸化法によりタンタルより
成る走査線406の表面を酸化し、第1の絶縁体407
を得る。この時、走査線406は表面が酸化されて線幅
が細り、ソース領域404と走査線406の間には△L
の間隔が生じる。薄膜トランジスタのスイッチング動作
の際、この△Lがソース端410にかかる電界を低減さ
せて、薄膜トランジスタのオフ時の電流を著しく低く抑
える事ができる。ドレイン端409においても全く同様
である。
407形成後、レーザー光408を照射し、ソース領域
403、ドレイン領域404に打込まれたリンイオンを
活性化する際、第1の絶縁体407及びゲート絶縁膜4
05はレーザー光408を透過するため、ドレイン端4
09、ソース端410にも十分なレーザー光が照射さ
れ、ドレイン端409ソース端410における構造欠陥
が減少し、ジャンクション特性が向上するとともに薄膜
トランジスタの寄生抵抗も小さくできる。
3を開口にした後、厚さが30〜200nmのITO膜
で画素電極108、シールド電極116を設ける。シー
ルド電極116は、走査線106を完全に覆っており、
走査線106とは第1の絶縁体115で絶縁されてい
る。第1の絶縁体115は0.01wt%のクエン酸水
溶液を化成液として陽極酸化法により酸化した緻密なタ
ンタル酸化物であり走査線106とシールド電極116
の短絡欠陥はほとんど発生しない。走査線106とシー
ルド電極116の絶縁をより完全なものとするため、第
1の絶縁体115を図5に示す様に、第1の絶縁体50
7と第3の絶縁体508の2層構造としてもよい。第3
の絶縁体508は、ゲート絶縁膜505と同一の材質と
するとコンタクトホール511を開口する際、同一のエ
ッチャントでコンタクトホール511が開口でき、合理
的であり、スパッタリング法、CVD法等によるSiO
2 が好ましい。
0nmのSiO2より成る第2の絶縁体107を設け、
コンタクトホール114、画素開口窓117を開口した
後、厚さが500〜800nmのアルミニウムとシリコ
ンの合金より成る信号線109を設ける。
膜、金属より成る共通電極111を設けた第2の絶縁基
板112を配置し、第1の絶縁基板101と第2の絶縁
基板112の間に液晶層110を設け液晶表示装置を構
成する。更に液晶表示装置の外部あるいは周辺部で、シ
ールド電極116と共通電極111を接続し、この2つ
の電極が常に同電位となる様にする。この結果、走査線
106は、液晶層110に対してシールド電極116に
より完全に静電シールドされた状態となり、図3に示す
駆動波形を用いて液晶表示装置を駆動しても、液晶層1
10に直流電圧が印加される事はなく、長期に渡り信頼
性が高く、良質の表示品質をもつ液晶表示装置が実現で
きる。
例について説明したが、走査線106はタンタルに限定
されるものではなく、陽極酸化法により表面に緻密で絶
縁性の良好な酸化物が形成できる材質であれば何でもよ
く、ニオブ、アルミニウム等を用いても全く同様に構成
できる。(実施例2)図6に本発明による液晶表示装置
の他の実施例を示し、(a)は上視図、(b)はAA′
における断面図、(c)はBB′における断面図であ
る。
ランジスタ、第1の絶縁基板601、共通電極611を
設けた第2の絶縁基板612液晶層610は実施例1と
同様である。実施例1との相違点はタンタル酸化物より
成る第1の絶縁体615を設けた後100〜200nm
の厚さにクロム等の可視光を遮断する金属により走査線
606を覆う様にシールド電極616を構成し、更にこ
れらを被覆する様に膜厚が200〜500nmのSiO
2 より成る第2の絶縁体607を積層し、コンタクトホ
ール613、614を通して信号線609と画素電極6
08がそれぞれソース領域604とドレイン領域603
と接続される様に構成した点である。画素電極608は
前段の走査線をシールドするシールド電極617及びシ
ールド電極616と第2の絶縁体607で絶縁を保ち重
なり合う様に構成されている。この結果走査線606と
画素電極608の隙間から光が透過することがなくな
り、信号線609と画素電極608の隙間から透過して
くる光のみを遮光すれば良く、第1の絶縁基板601と
第2の絶縁基板612を貼り合わせる際の精度が低くで
き、更に液晶表示装置の開口率を大きくできる。
光遮光層と画素電極608の位置関係を示す。図を簡単
とするため光遮光層と画素電極の位置関係のみを示し、
(a)は従来の液晶表示装置、(b)は本発明による液
晶表示装置である。
走査線と画素電極の容量結合により走査線の信号が画素
電極に書き込まれるのを防ぐ為、走査線と画素電極の間
に液晶層と同程度の厚さに相当する隙間を設け、更に走
査線の配線幅を考慮し、隣り合う画素電極702と70
3の間隔L1 を15〜20μmとしていた。
701と第1の絶縁基板に設けられた画素電極702
は、両者の基板の貼り合わせ精度より、L2が10μm
必要とされていた。信号線の配線方向についても同様に
隣り合う画素電極704と705の間隔L3 は15〜2
0μm、光遮光層701と画素電極704の貼り合わせ
精度L4 は10μm必要とされていた。画素ピッチを
X、Yそれぞれ100μmピッチとして開口率を求める
と、42〜36%となる。これに対し、本発明による液
晶表示装置は図7(b)に示す様に、画素電極706と
707の間隔L6 、画素電極707と光遮光層708の
貼り合わせ精度L7 は従来と同様であるが、走査線の配
線方向の光遮光層は、第1の絶縁基板に設けられたクロ
ム等の金属より成るシールド電極が光遮光層を兼ねてお
り、L5 は、走査線の配線幅を5〜10μmとすれば、
10〜15μmあれば十分である。
ぞれ100μmピッチとし開口率を求めると58〜51
%となり従来に比べ開口率が38〜42%以上向上し、
液晶表示装置の明るさを著しく向上できる。一方第1の
絶縁基板と第2の絶縁基板の貼り合わせ精度がX方向に
ついては従来と変わらないがY方向についてはアライメ
ントフリーとなり、貼り合わせの合理化、歩留りの向上
が図れる。実施例1と同様にシールド電極と共通電極を
同電位とすることにより、走査線はシールド電極により
静電シールドされ液晶層に直流電圧が印加される事はな
い。(実施例3)図8に本発明による液晶表示装置の他
の実施例を示し、(a)は上視図、(b)はAA′にお
ける断面図、(c)はBB′における断面図である。
線806と信号線809の交叉部に薄膜トランジスタを
設けた点と、保持容量部817をドレイン領域803、
ゲート絶縁膜805、シールド電極816、第2の絶縁
体807、画素電極808を積層する事により設けた点
である。、図8(b)に走査線806と信号線809の
交叉部の断面構造を示す。薄膜トランジスタの基本的な
構造は、実施例1、実施例2と同様であるが、ドレイン
領域803と信号線809が容量結合により信号線80
9の信号がドレイン領域803を通して画素電極808
へ書き込まれるのを防ぐ為ドレイン電極803をシール
ド電極816により静電シールドし、容量結合を無く
す。この結果、薄膜トランジスタは走査線806と信号
線809の下部に構成でき、液晶表示装置の開口率が向
上する。
す。保持容量部817は、不純物を添加したシリコンよ
り成るドレイン領域803、ゲート絶縁膜805、シー
ルド電極816、第2の絶縁体807、画素電極808
の積層構造となっており、ドレイン電極803と画素電
極808はコンタクトホール813を介して同電位とな
っている。この結果保持容量は、シールド電極816を
一方の電極として、ゲート絶縁膜805をドレイン領域
803で挟んだ容量と、第2の絶縁体807を画素電極
808で挟んだ容量が並列に構成されており、小さな専
有面積で十分な大きさの保持容量が実現でき開口率が向
上する。この様に構成されたシールド電極816は3つ
の役目を有する。第1に実施例1、実施例2同様、液晶
層810へ直流電圧が印加されるのを防ぐ静電シールド
としての役目、第2に実施例2同様、走査線806と画
素電極808、818の隙間より漏れる光の光遮光層と
しての役目、第3に、保持容量の一方の電極の電位を固
定する保持容量線の役目がある。
第2の絶縁体907として、シールド電極916の表面
を陽極酸化法により酸化したタンタル酸化物で構成した
薄膜トランジスタの断面を示す。陽極酸化法により形成
したタンタル酸化物は、緻密でピンホール等の欠陥の少
ない絶縁膜が室温で得られ、更に膜厚の制御性、再現性
に優れている。この結果、信号線909とシールド電極
916の短絡欠陥を無くせる。タンタル酸化物は比誘電
率が25〜28と大きく、SiO2 の6〜7倍有り、保
持容量の専有面積をSiO2 を使用した場合の1/6〜
1/7にでき、上記の例に比べ更に開口率を大きくでき
る。一方保持容量の短絡欠陥も無くせるため、液晶表示
装置の画素欠陥も大幅に減少できる。実施例2において
もタンタルを用いれば低欠陥化が実現できる。
る。
シールドされており、液晶層に直流電圧が印加されるの
を防ぎ、長期に渡り信頼性が高く、良質の表示品質をも
った液晶表示装置が実現できる。
の貼り合わせ精度が低くて済み、貼り合わせの合理化、
歩留りの向上が図れる。
置の明るさを著しく向上できる。
保持容量が構成でき、開口率を大きくすると同時に、液
晶表示装置の高精細化ができ、表示品質の向上が図れ
る。
縁体として陽極酸化法により得たタンタル酸化物で構成
する事により走査線とシールド電極の短絡欠陥を無く
せ、欠陥のない液晶表示装置が実現できる。同様にシー
ルド電極をタンタルで構成する事によりシールド電極と
信号線の短絡欠陥もなくせる。
くの優れた効果を有するものであり、直視型の大型液晶
表示装置からプロジェクション用の小型高精細液晶表示
装置まで応用できる。
信号波形を示す図。
極の位置関係を示す図。
01 第1の絶縁基板 102、202、402、502、602、802、9
02 チャネル領域 103、204、403、503、603、803、9
03 ドレイン領域 104、203、404、504、604、804、9
04 ソース領域 105、205、405、505、605、805、9
05 ゲート絶縁膜 106、206、406、506、606、806、9
06 走査線 107、607、807、907 第2の絶縁体 108、208、510、608、808、702、7
03、704、705、706、707、818 画素
電極 109、209、609、809、909 信号線 110、210、610、810 液晶層 111 211、611、811 共通電極 112、212、612、812 第2の絶縁基板 113、114、213、214、511、613、6
14、813、814コンタクトホール 115、407、507、615、815、915 第
1の絶縁体 116、509、616、617、816、916 シ
ールド電極 117 画素開口窓 207 層間絶縁膜 408 レーザー光 409 ドレイン端 410 ソース端 508 第3の絶縁体 701、708 光遮光層 817 保持容量部
Claims (7)
- 【請求項1】第1の絶縁基板に、複数の走査線と信号線
を有し、該走査線と該信号線の交点にマトリックス状に
薄膜トランジスタを設け、該薄膜トランジスタの出力に
画素電極を接続し、該第1の絶縁基板に対向して共通電
極を設けた第2の絶縁基板を配置し、該第1の絶縁基板
と該第2の絶縁基板との間に液晶層を設けた液晶表示装
置において、該走査線を第1の絶縁体を介して、導電性
のシールド電極で覆った事を特徴とする液晶表示装置。 - 【請求項2】請求項1のシールド電極を画素電極と同時
に配置した事を特徴とする請求項1記載の液晶表示装
置。 - 【請求項3】第1の絶縁基板に、複数の走査線と信号線
を有し、該走査線と該信号線の交点にマトリックス状に
薄膜トランジスタを設け、該薄膜トランジスタの出力に
画素電極を接続し、該第1の絶縁基板に対向して共通電
極を設けた第2の絶縁基板を配置し、該第1の絶縁基板
と該第2の絶縁基板との間に液晶層を設けた液晶表示装
置において、該走査線を第1の絶縁体を介して、導電性
のシールド電極で覆い、該シールド電極を第2の絶縁体
で覆い、画素電極の一部が該第2の絶縁体を介して該シ
ールド電極の一部と重なる構造を有した事を特徴とする
液晶表示装置。 - 【請求項4】第1の絶縁基板に、複数の走査線と信号線
を有し、該走査線と該信号線の交点にマトリックス状に
薄膜トランジスタを設け、該薄膜トランジスタの出力に
画素電極を接続し、該第1の絶縁基板に対向して共通電
極を設けた第2の絶縁基板を配置し、該第1の絶縁基板
と該第2の絶縁基板との間に液晶層を設けた液晶表示装
置において、画素電極の一部が少なくともドナーあるい
はアクセプタとなる不純物を添加したシリコン膜より成
るドレイン電極、ゲート絶縁膜、導電性のシールド電
極、第2の絶縁体、画素電極を順次積層した構造を有し
たことを特徴とする液晶表示装置。 - 【請求項5】請求項1、請求項3、請求項4のシールド
電極の電位を共通電極と同一とした事を特徴とする請求
項1、請求項3、請求項4記載の液晶表示装置。 - 【請求項6】請求項1、請求項3、請求項4の走査線が
タンタル、第1の絶縁体がタンタル酸化物である事を特
徴とする請求項1、請求項3、請求項4記載の液晶表示
装置。 - 【請求項7】請求項3、請求項4のシールド電極がタン
タル第2の絶縁体がタンタル酸化物である事を特徴とす
る請求項3、請求項4記載の液晶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21706991A JP3189310B2 (ja) | 1991-08-28 | 1991-08-28 | 液晶装置の製造方法 |
JP2000029204A JP3605337B2 (ja) | 1991-08-28 | 2000-02-07 | 液晶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21706991A JP3189310B2 (ja) | 1991-08-28 | 1991-08-28 | 液晶装置の製造方法 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1625098A Division JP3097647B2 (ja) | 1998-01-28 | 1998-01-28 | 液晶装置 |
JP2000029204A Division JP3605337B2 (ja) | 1991-08-28 | 2000-02-07 | 液晶装置 |
JP2000029203A Division JP3125785B2 (ja) | 2000-02-07 | 2000-02-07 | 液晶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0553135A true JPH0553135A (ja) | 1993-03-05 |
JP3189310B2 JP3189310B2 (ja) | 2001-07-16 |
Family
ID=16698351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21706991A Expired - Lifetime JP3189310B2 (ja) | 1991-08-28 | 1991-08-28 | 液晶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3189310B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0850286A (ja) * | 1994-08-05 | 1996-02-20 | Casio Comput Co Ltd | 液晶表示素子およびその製造方法 |
JP2003519394A (ja) * | 1998-12-19 | 2003-06-17 | キネティック リミテッド | 能動半導体バックプレイン |
JP2004341465A (ja) * | 2003-05-14 | 2004-12-02 | Obayashi Seiko Kk | 高品質液晶表示装置とその製造方法 |
JP2008015488A (ja) * | 2006-06-30 | 2008-01-24 | Samsung Electronics Co Ltd | 表示基板及びこれを有する表示パネル |
WO2010137230A1 (ja) * | 2009-05-25 | 2010-12-02 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 |
JP2011070103A (ja) * | 2009-09-28 | 2011-04-07 | Casio Computer Co Ltd | 液晶表示素子 |
JP2012195592A (ja) * | 2005-05-13 | 2012-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2012212147A (ja) * | 2000-08-23 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | 携帯情報装置 |
JP2013530416A (ja) * | 2010-06-02 | 2013-07-25 | アップル インコーポレイテッド | 液晶ディスプレイのためのゲート遮蔽 |
JP6311064B1 (ja) * | 2009-03-05 | 2018-04-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1991
- 1991-08-28 JP JP21706991A patent/JP3189310B2/ja not_active Expired - Lifetime
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0850286A (ja) * | 1994-08-05 | 1996-02-20 | Casio Comput Co Ltd | 液晶表示素子およびその製造方法 |
JP2003519394A (ja) * | 1998-12-19 | 2003-06-17 | キネティック リミテッド | 能動半導体バックプレイン |
JP2012212147A (ja) * | 2000-08-23 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | 携帯情報装置 |
JP2004341465A (ja) * | 2003-05-14 | 2004-12-02 | Obayashi Seiko Kk | 高品質液晶表示装置とその製造方法 |
US9412766B2 (en) | 2005-05-13 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US11081505B2 (en) | 2005-05-13 | 2021-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US10847550B2 (en) | 2005-05-13 | 2020-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
JP2012195592A (ja) * | 2005-05-13 | 2012-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9972646B2 (en) | 2005-05-13 | 2018-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US8878262B2 (en) | 2005-05-13 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
JP2008015488A (ja) * | 2006-06-30 | 2008-01-24 | Samsung Electronics Co Ltd | 表示基板及びこれを有する表示パネル |
JP6345896B1 (ja) * | 2009-03-05 | 2018-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6311064B1 (ja) * | 2009-03-05 | 2018-04-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2018082187A (ja) * | 2009-03-05 | 2018-05-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2018151634A (ja) * | 2009-03-05 | 2018-09-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US11233132B2 (en) | 2009-03-05 | 2022-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11961894B2 (en) | 2009-03-05 | 2024-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8665202B2 (en) | 2009-05-25 | 2014-03-04 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display device, and television receiver |
WO2010137230A1 (ja) * | 2009-05-25 | 2010-12-02 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 |
JP2011070103A (ja) * | 2009-09-28 | 2011-04-07 | Casio Computer Co Ltd | 液晶表示素子 |
JP2013530416A (ja) * | 2010-06-02 | 2013-07-25 | アップル インコーポレイテッド | 液晶ディスプレイのためのゲート遮蔽 |
Also Published As
Publication number | Publication date |
---|---|
JP3189310B2 (ja) | 2001-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5917563A (en) | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line | |
US5028122A (en) | Liquid crystal active-matrix display device | |
US5054887A (en) | Active matrix type liquid crystal display | |
US4935792A (en) | Thin film transistor array | |
US5231039A (en) | Method of fabricating a liquid crystal display device | |
JPH08306926A (ja) | 液晶電気光学装置 | |
JP2001109014A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH0553135A (ja) | 液晶表示装置 | |
JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
EP0347117A2 (en) | An active-matrix display device | |
US5677547A (en) | Thin film transistor and display device including same | |
JP3159215B2 (ja) | 液晶装置 | |
JP3386057B2 (ja) | 液晶装置 | |
JP3391349B2 (ja) | 液晶表示装置 | |
JP3605337B2 (ja) | 液晶装置 | |
JPH01274116A (ja) | 液晶ディスプレイパネルの製造方法 | |
JP3196767B2 (ja) | 液晶装置 | |
JPH08201852A (ja) | アクティブマトリクス表示装置 | |
JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
JP3097647B2 (ja) | 液晶装置 | |
JP3125785B2 (ja) | 液晶装置 | |
JP3510876B2 (ja) | アクティブマトリクス表示装置 | |
JPH10335671A (ja) | ドライバーモノリシック駆動素子 | |
JP3085305B2 (ja) | 液晶表示装置の製造方法 | |
JP4167796B2 (ja) | 液晶装置およびその製造方法ならびに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080518 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |