JP3125785B2 - 液晶装置 - Google Patents
液晶装置Info
- Publication number
- JP3125785B2 JP3125785B2 JP2000029203A JP2000029203A JP3125785B2 JP 3125785 B2 JP3125785 B2 JP 3125785B2 JP 2000029203 A JP2000029203 A JP 2000029203A JP 2000029203 A JP2000029203 A JP 2000029203A JP 3125785 B2 JP3125785 B2 JP 3125785B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal device
- scanning line
- electrode
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
を用いたアクティブマトリックス方式の液晶装置に関す
る。
を用いたアクティブマトリックス方式の液晶装置に関す
る。
【０００２】
【従来の技術】従来の薄膜トランジスタを用いたアクテ
ィブマトリックス方式の液晶装置を図２に示す。（ａ）
は上視図、（ｂ）はＡＡ′における断面図である。ガラ
ス、石英等の第１の絶縁基板２０１上に、ドナーあるい
はアクセプタとなる不純物を添加したシリコン薄膜から
成るソース領域２０３、ドレイン領域２０４、不純物を
含まないシリコン薄膜から成るチャネル領域２０２が形
成する。
ィブマトリックス方式の液晶装置を図２に示す。（ａ）
は上視図、（ｂ）はＡＡ′における断面図である。ガラ
ス、石英等の第１の絶縁基板２０１上に、ドナーあるい
はアクセプタとなる不純物を添加したシリコン薄膜から
成るソース領域２０３、ドレイン領域２０４、不純物を
含まないシリコン薄膜から成るチャネル領域２０２が形
成する。
【０００３】これらを覆う様にゲート絶縁膜２０５を積
層し、チャネル領域２０２の上部にゲート電極を兼ねた
走査線２０６を形成し更にこれらを被覆する様に、走査
線２０６と信号線２０９を絶縁する層間絶縁膜２０７を
形成する。更に、コンタクトホール２１３、２１４を開
口し、信号線２０９とドレイン領域２０４、画素電極２
０８とソース領域２０３を接続する。第１の絶縁基板２
０１と対向して、共通電極２１１を設けた第２の絶縁基
板２１２を配置し、第１の絶縁基板２０１と第２の絶縁
基板２１２の間に液晶層２１０を設ける。
層し、チャネル領域２０２の上部にゲート電極を兼ねた
走査線２０６を形成し更にこれらを被覆する様に、走査
線２０６と信号線２０９を絶縁する層間絶縁膜２０７を
形成する。更に、コンタクトホール２１３、２１４を開
口し、信号線２０９とドレイン領域２０４、画素電極２
０８とソース領域２０３を接続する。第１の絶縁基板２
０１と対向して、共通電極２１１を設けた第２の絶縁基
板２１２を配置し、第１の絶縁基板２０１と第２の絶縁
基板２１２の間に液晶層２１０を設ける。
【０００４】
【発明が解決しようとする課題】しかし、従来の液晶装
置は次のような課題を有していた。図３に液晶装置を駆
動する一般的な時分割駆動の信号波形を示す。Ｖgは走
査線２０６へ印加する信号波形であり、選択期間Ｔ1と
非選択期間Ｔ2に分けられる。選択期間Ｔ1において薄膜
トランジスタのゲート電極に１５〜２０Ｖ程度印加し、
薄膜トランジスタをオン状態とし、信号線２０９に印加
されている表示信号ｖsigを画素電極２０８を通して液
晶層２１０へ印加し、電荷を書き込む。次に非選択期間
Ｔ2において薄膜トランジスタをオフ状態とし、液晶層
２１０へ書き込まれた電荷を保持する。表示信号Ｖsig
は液晶層２１０を交流駆動するために６０〜８０Ｈｚ程
度の交流波形であり、液晶層２１０に正確に交流が印加
される様に共通電極２１１の電位Ｖcomが決定される。
液晶層２１０としてツイストネマチック型液晶を用いる
と表示信号Ｖsigの振幅は±４〜６Ｖ程度必要となる。
一方選択期間Ｔ1は非選択期間Ｔ2に比べて短かく、走査
線の数をｎ本とすればＴ1は一般的に Ｔ1＝（Ｔ1＋Ｔ2）／ｎ となり、ほとんどの時間、走査線２０６を共通電極２１
１の間には直流電圧Ｖ2が印加される。このＶ1が層間絶
縁膜２０７と液晶層２１０で分割され液晶層２１０へ、
直流電圧が印加され、液晶層２１０を劣化させてしま
い、液晶装置のコントラスト比の低下等の重大な表示品
質劣化を招いてしまっていた。表示信号Ｖsigの振幅を
±４〜６Ｖとすれば通常Ｖ1はこれより大きく７〜８Ｖ
となり、液晶層２１０へ印加される直流電圧は３〜５Ｖ
程度となる。
置は次のような課題を有していた。図３に液晶装置を駆
動する一般的な時分割駆動の信号波形を示す。Ｖgは走
査線２０６へ印加する信号波形であり、選択期間Ｔ1と
非選択期間Ｔ2に分けられる。選択期間Ｔ1において薄膜
トランジスタのゲート電極に１５〜２０Ｖ程度印加し、
薄膜トランジスタをオン状態とし、信号線２０９に印加
されている表示信号ｖsigを画素電極２０８を通して液
晶層２１０へ印加し、電荷を書き込む。次に非選択期間
Ｔ2において薄膜トランジスタをオフ状態とし、液晶層
２１０へ書き込まれた電荷を保持する。表示信号Ｖsig
は液晶層２１０を交流駆動するために６０〜８０Ｈｚ程
度の交流波形であり、液晶層２１０に正確に交流が印加
される様に共通電極２１１の電位Ｖcomが決定される。
液晶層２１０としてツイストネマチック型液晶を用いる
と表示信号Ｖsigの振幅は±４〜６Ｖ程度必要となる。
一方選択期間Ｔ1は非選択期間Ｔ2に比べて短かく、走査
線の数をｎ本とすればＴ1は一般的に Ｔ1＝（Ｔ1＋Ｔ2）／ｎ となり、ほとんどの時間、走査線２０６を共通電極２１
１の間には直流電圧Ｖ2が印加される。このＶ1が層間絶
縁膜２０７と液晶層２１０で分割され液晶層２１０へ、
直流電圧が印加され、液晶層２１０を劣化させてしま
い、液晶装置のコントラスト比の低下等の重大な表示品
質劣化を招いてしまっていた。表示信号Ｖsigの振幅を
±４〜６Ｖとすれば通常Ｖ1はこれより大きく７〜８Ｖ
となり、液晶層２１０へ印加される直流電圧は３〜５Ｖ
程度となる。
【０００５】本発明はこの様な課題を解決するものであ
り、その目的は、光による誤動作を防止し、高表示品質
で信頼性の高いアクティブマトリックス方式の液晶装置
を提供することにある。
り、その目的は、光による誤動作を防止し、高表示品質
で信頼性の高いアクティブマトリックス方式の液晶装置
を提供することにある。
【０００６】
【課題を解決するための手段】本発明の液晶装置は、基
板に走査線と、前記走査線と交差する信号線と、前記走
査線および信号線に接続されたトランジスタと、前記ト
ランジスタに接続された画素電極とを有し、前記トラン
ジスタのチャネル領域上には前記走査線と、前記走査線
上に第１絶縁膜を介して配置された導電性電極と、導電
性電極上に第２絶縁膜を介して配置された前記信号線が
配置されてなることを特徴とする。さらに、本発明は、
前記導電性電極は、所定の電位に接続されてなることを
特徴とする。
板に走査線と、前記走査線と交差する信号線と、前記走
査線および信号線に接続されたトランジスタと、前記ト
ランジスタに接続された画素電極とを有し、前記トラン
ジスタのチャネル領域上には前記走査線と、前記走査線
上に第１絶縁膜を介して配置された導電性電極と、導電
性電極上に第２絶縁膜を介して配置された前記信号線が
配置されてなることを特徴とする。さらに、本発明は、
前記導電性電極は、所定の電位に接続されてなることを
特徴とする。
【０００７】
【実施例】（参考例１） 以下参考例に基づいて説明する。図１に本発明による液
晶装置の参考例を示す。（ａ）は上視図であり、（ｂ）
はＡＡ′における断面図、（ｃ）はＢＢ′における断面
図である。ガラス、石英等の第１の絶縁基板１０１上に
薄膜トランジスタのチャネル領域１０２、ドレイン領域
１０３、ソース領域１０４を成す半導体層を減圧ＣＶＤ
法により６００℃の雰囲気中でモノシランガスを熱分解
して多結晶シリコンを２５〜５０ｎｍの厚さに形成す
る。半導体層は、多結晶シリコンに限定されるものでは
なくスパッタリング法、プラズマＣＶＤ法により非品質
シリコンを用いてもよく、更に非品質シリコンを５５０
〜６００℃、５〜４０ｈ程度の熱処理をするかあるいは
アルゴンレーザー、エキシマレーザー等を照射して多結
晶化してもよい。
晶装置の参考例を示す。（ａ）は上視図であり、（ｂ）
はＡＡ′における断面図、（ｃ）はＢＢ′における断面
図である。ガラス、石英等の第１の絶縁基板１０１上に
薄膜トランジスタのチャネル領域１０２、ドレイン領域
１０３、ソース領域１０４を成す半導体層を減圧ＣＶＤ
法により６００℃の雰囲気中でモノシランガスを熱分解
して多結晶シリコンを２５〜５０ｎｍの厚さに形成す
る。半導体層は、多結晶シリコンに限定されるものでは
なくスパッタリング法、プラズマＣＶＤ法により非品質
シリコンを用いてもよく、更に非品質シリコンを５５０
〜６００℃、５〜４０ｈ程度の熱処理をするかあるいは
アルゴンレーザー、エキシマレーザー等を照射して多結
晶化してもよい。
【０００８】この半導体層を被覆するようにゲート絶縁
膜１０５をＥＣＲプラズマＣＶＤ法により１００〜２０
０ｎｍの厚さにＳｉＯ2を積層した。ＥＣＲプラズマＣ
ＶＤ法により形成したＳｉＯ2は緻密でトラップの少な
い良質のＳｉＯ2が１００℃以下の低温で実現でき、ゲ
ート絶縁膜としては最適である。ゲート絶縁膜１０５は
チャネル領域１０２、ドレイン領域１０３、ソース領域
１０４を構成する半導体層を酸素を含む酸化雰囲気中で
熱酸化して得てもよい。
膜１０５をＥＣＲプラズマＣＶＤ法により１００〜２０
０ｎｍの厚さにＳｉＯ2を積層した。ＥＣＲプラズマＣ
ＶＤ法により形成したＳｉＯ2は緻密でトラップの少な
い良質のＳｉＯ2が１００℃以下の低温で実現でき、ゲ
ート絶縁膜としては最適である。ゲート絶縁膜１０５は
チャネル領域１０２、ドレイン領域１０３、ソース領域
１０４を構成する半導体層を酸素を含む酸化雰囲気中で
熱酸化して得てもよい。
【０００９】更にゲート電極を兼ねた走査線１０６をス
パッタリング法により３００〜５００ｎｍの厚さにタン
タルを積層し、走査線１０６をマスクとして、リンイオ
ンをイオン打込み法によりゲート絶縁膜１０５を通して
半導体層中の打込み、自己整合的にＮ型のソース領域１
０４とドレイン領域１０３を設ける。更に、タンタルで
構成された走査線１０６の表面を陽極酸化法により酸化
し、２５０〜４５０ｎｍ厚のタンタル酸化物より成る第
１の絶縁体１１５を設けた後、打込まれたリンイオンを
エキシマレーザーにより得られるレーザー片を照射する
事により活性化し、ソース領域１０４、ドレイン領域１
０３の半導体層を低抵抗化する。
パッタリング法により３００〜５００ｎｍの厚さにタン
タルを積層し、走査線１０６をマスクとして、リンイオ
ンをイオン打込み法によりゲート絶縁膜１０５を通して
半導体層中の打込み、自己整合的にＮ型のソース領域１
０４とドレイン領域１０３を設ける。更に、タンタルで
構成された走査線１０６の表面を陽極酸化法により酸化
し、２５０〜４５０ｎｍ厚のタンタル酸化物より成る第
１の絶縁体１１５を設けた後、打込まれたリンイオンを
エキシマレーザーにより得られるレーザー片を照射する
事により活性化し、ソース領域１０４、ドレイン領域１
０３の半導体層を低抵抗化する。
【００１０】図４に更に詳しい薄膜トランジスタの構造
を示す。イオン打込み法によりソース領域４０３、ドレ
イン領域４０４形成後、陽極酸化法によりタンタルより
成る走査線４０６の表面を酸化し、第１の絶縁体４０７
を得る。この時、走査線４０６は表面が酸化されて線幅
が細り、ソース領域４０４と走査線４０６の間には△Ｌ
の間隔が生じる。薄膜トランジスタのスイッチング動作
の際、この△Ｌがソース端４１０にかかる電界を低減さ
せて、薄膜トランジスタのオフ時の電流を著しく低く抑
える事ができる。ドレイン端４０９においても全く同様
である。
を示す。イオン打込み法によりソース領域４０３、ドレ
イン領域４０４形成後、陽極酸化法によりタンタルより
成る走査線４０６の表面を酸化し、第１の絶縁体４０７
を得る。この時、走査線４０６は表面が酸化されて線幅
が細り、ソース領域４０４と走査線４０６の間には△Ｌ
の間隔が生じる。薄膜トランジスタのスイッチング動作
の際、この△Ｌがソース端４１０にかかる電界を低減さ
せて、薄膜トランジスタのオフ時の電流を著しく低く抑
える事ができる。ドレイン端４０９においても全く同様
である。
【００１１】一方タンタル酸化物より成る第１の絶縁体
４０７形成後、レーザー光４０８を照射し、ソース領域
４０３、ドレイン領域４０４に打込まれたリンイオンを
活性化する際、第１の絶縁体４０７及びゲート絶縁膜４
０５はレーザー光４０８を透過するため、ドレイン端４
０９、ソース端４１０にも十分なレーザー光が照射さ
れ、ドレイン端４０９ソース端４１０における構造欠陥
が減少し、ジャンクション特性が向上するとともに薄膜
トランジスタの寄生抵抗も小さくできる。
４０７形成後、レーザー光４０８を照射し、ソース領域
４０３、ドレイン領域４０４に打込まれたリンイオンを
活性化する際、第１の絶縁体４０７及びゲート絶縁膜４
０５はレーザー光４０８を透過するため、ドレイン端４
０９、ソース端４１０にも十分なレーザー光が照射さ
れ、ドレイン端４０９ソース端４１０における構造欠陥
が減少し、ジャンクション特性が向上するとともに薄膜
トランジスタの寄生抵抗も小さくできる。
【００１２】次に図１に示す様にコンタクトホール１１
３を開口にした後、厚さが３０〜２００ｎｍのＩＴＯ膜
で画素電極１０８、シールド電極１１６を設ける。シー
ルド電極１１６は、走査線１０６を完全に覆っており、
走査線１０６とは第１の絶縁体１１５で絶縁されてい
る。第１の絶縁体１１５は０．０１ｗｔ％のクエン酸水
溶液を化成液として陽極酸化法により酸化した緻密なタ
ンタル酸化物であり走査線１０６とシールド電極１１６
の短絡欠陥はほとんど発生しない。走査線１０６とシー
ルド電極１１６の絶縁をより完全なものとするため、第
１の絶縁体１１５を図５に示す様に、第１の絶縁体５０
７と第３の絶縁体５０８の２層構造としてもよい。第３
の絶縁体５０８は、ゲート絶縁膜５０５と同一の材質と
するとコンタクトホール５１１を開口する際、同一のエ
ッチャントでコンタクトホール５１１が開口でき、合理
的であり、スパッタリング法、ＣＶＤ法等によるＳｉＯ
2が好ましい。
３を開口にした後、厚さが３０〜２００ｎｍのＩＴＯ膜
で画素電極１０８、シールド電極１１６を設ける。シー
ルド電極１１６は、走査線１０６を完全に覆っており、
走査線１０６とは第１の絶縁体１１５で絶縁されてい
る。第１の絶縁体１１５は０．０１ｗｔ％のクエン酸水
溶液を化成液として陽極酸化法により酸化した緻密なタ
ンタル酸化物であり走査線１０６とシールド電極１１６
の短絡欠陥はほとんど発生しない。走査線１０６とシー
ルド電極１１６の絶縁をより完全なものとするため、第
１の絶縁体１１５を図５に示す様に、第１の絶縁体５０
７と第３の絶縁体５０８の２層構造としてもよい。第３
の絶縁体５０８は、ゲート絶縁膜５０５と同一の材質と
するとコンタクトホール５１１を開口する際、同一のエ
ッチャントでコンタクトホール５１１が開口でき、合理
的であり、スパッタリング法、ＣＶＤ法等によるＳｉＯ
2が好ましい。
【００１３】更に、図１に示す様に厚さが２００〜５０
０ｎｍのＳｉＯ2より成る第２の絶縁体１０７を設け、
コンタクトホール１１４、画素開口窓１１７を開口した
後、厚さが５００〜８００ｎｍのアルミニウムとシリコ
ンの合金より成る信号線１０９を設ける。
０ｎｍのＳｉＯ2より成る第２の絶縁体１０７を設け、
コンタクトホール１１４、画素開口窓１１７を開口した
後、厚さが５００〜８００ｎｍのアルミニウムとシリコ
ンの合金より成る信号線１０９を設ける。
【００１４】第１の絶縁基板１０１と対向して、ＩＴＯ
膜、金属より成る共通電極１１１を設けた第２の絶縁基
板１１２を配置し、第１の絶縁基板１０１と第２の絶縁
基板１１２の間に液晶層１１０を設け液晶装置を構成す
る。更に液晶装置の外部あるいは周辺部で、シールド電
極１１６と共通電極１１１を接続し、この２つの電極が
常に同電位となる様にする。この結果、走査線１０６
は、液晶層１１０に対してシールド電極１１６により完
全に静電シールドされた状態となり、図３に示す駆動波
形を用いて液晶装置を駆動しても、液晶層１１０に直流
電圧が印加される事はなく、長期に渡り信頼性が高く、
良質の表示品質をもつ液晶装置が実現できる。
膜、金属より成る共通電極１１１を設けた第２の絶縁基
板１１２を配置し、第１の絶縁基板１０１と第２の絶縁
基板１１２の間に液晶層１１０を設け液晶装置を構成す
る。更に液晶装置の外部あるいは周辺部で、シールド電
極１１６と共通電極１１１を接続し、この２つの電極が
常に同電位となる様にする。この結果、走査線１０６
は、液晶層１１０に対してシールド電極１１６により完
全に静電シールドされた状態となり、図３に示す駆動波
形を用いて液晶装置を駆動しても、液晶層１１０に直流
電圧が印加される事はなく、長期に渡り信頼性が高く、
良質の表示品質をもつ液晶装置が実現できる。
【００１５】走査線１０６としてタンタルを適用した１
例について説明したが、走査線１０６はタンタルに限定
されるものではなく、陽極酸化法により表面に緻密で絶
縁性の良好な酸化物が形成できる材質であれば何でもよ
く、ニオブ、アルミニウム等を用いても全く同様に構成
できる。 （参考例２） 図６に本発明による液晶装置の他の参考例を示し、
（ａ）は上視図、（ｂ）はＡＡ′における断面図、
（ｃ）はＢＢ′における断面図である。
例について説明したが、走査線１０６はタンタルに限定
されるものではなく、陽極酸化法により表面に緻密で絶
縁性の良好な酸化物が形成できる材質であれば何でもよ
く、ニオブ、アルミニウム等を用いても全く同様に構成
できる。 （参考例２） 図６に本発明による液晶装置の他の参考例を示し、
（ａ）は上視図、（ｂ）はＡＡ′における断面図、
（ｃ）はＢＢ′における断面図である。
【００１６】図６に示す液晶装置を構成する薄膜トラン
ジスタ、第１の絶縁基板６０１、共通電極６１１を設け
た第２の絶縁基板６１２液晶層６１０は参考例１と同様
である。参考例１との相違点はタンタル酸化物より成る
第１の絶縁体６１５を設けた後１００〜２００ｎｍの厚
さにクロム等の可視光を遮断する金属により走査線６０
６を覆う様にシールド電極６１６を構成し、更にこれら
を被覆する様に膜厚が２００〜５００ｎｍのＳｉＯ2よ
り成る第２の絶縁体６０７を積層し、コンタクトホール
６１３、６１４を通して信号線６０９と画素電極６０８
がそれぞれソース領域６０４とドレイン領域６０３と接
続される様に構成した点である。画素電極６０８は前段
の走査線をシールドするシールド電極６１７及びシール
ド電極６１６と第２の絶縁体６０７で絶縁を保ち重なり
合う様に構成されている。この結果走査線６０６と画素
電極６０８の隙間から光が透過することがなくなり、信
号線６０９と画素電極６０８の隙間から透過してくる光
のみを遮光すれば良く、第１の絶縁基板６０１と第２の
絶縁基板６１２を貼り合わせる際の精度が低くでき、更
に液晶装置の開口率を大きくできる。
ジスタ、第１の絶縁基板６０１、共通電極６１１を設け
た第２の絶縁基板６１２液晶層６１０は参考例１と同様
である。参考例１との相違点はタンタル酸化物より成る
第１の絶縁体６１５を設けた後１００〜２００ｎｍの厚
さにクロム等の可視光を遮断する金属により走査線６０
６を覆う様にシールド電極６１６を構成し、更にこれら
を被覆する様に膜厚が２００〜５００ｎｍのＳｉＯ2よ
り成る第２の絶縁体６０７を積層し、コンタクトホール
６１３、６１４を通して信号線６０９と画素電極６０８
がそれぞれソース領域６０４とドレイン領域６０３と接
続される様に構成した点である。画素電極６０８は前段
の走査線をシールドするシールド電極６１７及びシール
ド電極６１６と第２の絶縁体６０７で絶縁を保ち重なり
合う様に構成されている。この結果走査線６０６と画素
電極６０８の隙間から光が透過することがなくなり、信
号線６０９と画素電極６０８の隙間から透過してくる光
のみを遮光すれば良く、第１の絶縁基板６０１と第２の
絶縁基板６１２を貼り合わせる際の精度が低くでき、更
に液晶装置の開口率を大きくできる。
【００１７】図７に第２の絶縁基板６１２に設けられる
光遮光層と画素電極６０８の位置関係を示す。図を簡単
とするため光遮光層と画素電極の位置関係のみを示し、
（ａ）は従来の液晶装置、（ｂ）は本発明による液晶装
置である。
光遮光層と画素電極６０８の位置関係を示す。図を簡単
とするため光遮光層と画素電極の位置関係のみを示し、
（ａ）は従来の液晶装置、（ｂ）は本発明による液晶装
置である。
【００１８】図７（ａ）に示す従来の液晶装置は、走査
線と画素電極の容量結合により走査線の信号が画素電極
に書き込まれるのを防ぐ為、走査線と画素電極の間に液
晶層と同程度の厚さに相当する隙間を設け、更に走査線
の配線幅を考慮し、隣り合う画素電極７０２と７０３の
間隔Ｌ1を１５〜２０μｍとしていた。
線と画素電極の容量結合により走査線の信号が画素電極
に書き込まれるのを防ぐ為、走査線と画素電極の間に液
晶層と同程度の厚さに相当する隙間を設け、更に走査線
の配線幅を考慮し、隣り合う画素電極７０２と７０３の
間隔Ｌ1を１５〜２０μｍとしていた。
【００１９】更に第２の絶縁基板に設けられた光遮光層
７０１と第１の絶縁基板に設けられた画素電極７０２
は、両者の基板の貼り合わせ精度より、Ｌ2が１０μｍ
必要とされていた。信号線の配線方向についても同様に
隣り合う画素電極７０４と７０５の間隔Ｌ3は１５〜２
０μｍ、光遮光層７０１と画素電極７０４の貼り合わせ
精度Ｌ4は１０μｍ必要とされていた。画素ピッチを
Ｘ、Ｙそれぞれ１００μｍピッチとして開口率を求める
と、４２〜３６％となる。これに対し、本発明による液
晶装置は図７（ｂ）に示す様に、画素電極７０６と７０
７の間隔Ｌ6、画素電極７０７と光遮光層７０８の貼り
合わせ精度Ｌ7は従来と同様であるが、走査線の配線方
向の光遮光層は、第１の絶縁基板に設けられたクロム等
の金属より成るシールド電極が光遮光層を兼ねており、
Ｌ5は、走査線の配線幅を５〜１０μｍとすれば、１０
〜１５μｍあれば十分である。
７０１と第１の絶縁基板に設けられた画素電極７０２
は、両者の基板の貼り合わせ精度より、Ｌ2が１０μｍ
必要とされていた。信号線の配線方向についても同様に
隣り合う画素電極７０４と７０５の間隔Ｌ3は１５〜２
０μｍ、光遮光層７０１と画素電極７０４の貼り合わせ
精度Ｌ4は１０μｍ必要とされていた。画素ピッチを
Ｘ、Ｙそれぞれ１００μｍピッチとして開口率を求める
と、４２〜３６％となる。これに対し、本発明による液
晶装置は図７（ｂ）に示す様に、画素電極７０６と７０
７の間隔Ｌ6、画素電極７０７と光遮光層７０８の貼り
合わせ精度Ｌ7は従来と同様であるが、走査線の配線方
向の光遮光層は、第１の絶縁基板に設けられたクロム等
の金属より成るシールド電極が光遮光層を兼ねており、
Ｌ5は、走査線の配線幅を５〜１０μｍとすれば、１０
〜１５μｍあれば十分である。
【００２０】従来例と同様にＸ、Ｙの画素ピッチをそれ
ぞれ１００μｍピッチとし開口率を求めると５８〜５１
％となり従来に比べ開口率が３８〜４２％以上向上し、
液晶装置の明るさを著しく向上できる。一方第１の絶縁
基板と第２の絶縁基板の貼り合わせ精度がＸ方向につい
ては従来と変わらないがＹ方向についてはアライメント
フリーとなり、貼り合わせの合理化、歩留りの向上が図
れる。参考例１と同様にシールド電極と共通電極を同電
位とすることにより、走査線はシールド電極により静電
シールドされ液晶層に直流電圧が印加される事はない。
（実施例）図８に本発明による液晶装置の実施例を示
し、（ａ）は上視図、（ｂ）はＡＡ′における断面図、
（ｃ）はＢＢ′における断面図である。
ぞれ１００μｍピッチとし開口率を求めると５８〜５１
％となり従来に比べ開口率が３８〜４２％以上向上し、
液晶装置の明るさを著しく向上できる。一方第１の絶縁
基板と第２の絶縁基板の貼り合わせ精度がＸ方向につい
ては従来と変わらないがＹ方向についてはアライメント
フリーとなり、貼り合わせの合理化、歩留りの向上が図
れる。参考例１と同様にシールド電極と共通電極を同電
位とすることにより、走査線はシールド電極により静電
シールドされ液晶層に直流電圧が印加される事はない。
（実施例）図８に本発明による液晶装置の実施例を示
し、（ａ）は上視図、（ｂ）はＡＡ′における断面図、
（ｃ）はＢＢ′における断面図である。
【００２１】図６に示した参考例２との相違点は、走査
線８０６と信号線８０９の交叉部に薄膜トランジスタを
設けた点と、保持容量部８１７をドレイン領域８０３、
ゲート絶縁膜８０５、シールド電極８１６、第２の絶縁
体８０７、画素電極８０８を積層する事により設けた点
である。図８（ｂ）に走査線８０６と信号線８０９の交
叉部の断面構造を示す。薄膜トランジスタの基本的な構
造は、参考例１、参考例２と同様であるが、ドレイン領
域８０３と信号線８０９が容量結合により信号線８０９
の信号がドレイン領域８０３を通して画素電極８０８へ
書き込まれるのを防ぐ為ドレイン電極８０３をシールド
電極８１６により静電シールドし、容量結合を無くす。
この結果、薄膜トランジスタは走査線８０６と信号線８
０９の下部に構成でき、液晶装置の開口率が向上する。
線８０６と信号線８０９の交叉部に薄膜トランジスタを
設けた点と、保持容量部８１７をドレイン領域８０３、
ゲート絶縁膜８０５、シールド電極８１６、第２の絶縁
体８０７、画素電極８０８を積層する事により設けた点
である。図８（ｂ）に走査線８０６と信号線８０９の交
叉部の断面構造を示す。薄膜トランジスタの基本的な構
造は、参考例１、参考例２と同様であるが、ドレイン領
域８０３と信号線８０９が容量結合により信号線８０９
の信号がドレイン領域８０３を通して画素電極８０８へ
書き込まれるのを防ぐ為ドレイン電極８０３をシールド
電極８１６により静電シールドし、容量結合を無くす。
この結果、薄膜トランジスタは走査線８０６と信号線８
０９の下部に構成でき、液晶装置の開口率が向上する。
【００２２】図８（ｃ）に保持容量部の断面構造を示
す。保持容量部８１７は、不純物を添加したシリコンよ
り成るドレイン領域８０３、ゲート絶縁膜８０５、シー
ルド電極８１６、第２の絶縁体８０７、画素電極８０８
の積層構造となっており、ドレイン電極８０３と画素電
極８０８はコンタクトホール８１３を介して同電位とな
っている。この結果保持容量は、シールド電極８１６を
一方の電極として、ゲート絶縁膜８０５をドレイン領域
８０３で挟んだ容量と、第２の絶縁体８０７を画素電極
８０８で挟んだ容量が並列に構成されており、小さな専
有面積で十分な大きさの保持容量が実現でき開口率が向
上する。この様に構成されたシールド電極８１６は３つ
の役目を有する。第１に参考例１、参考例２と同様に、
液晶層８１０へ直流電圧が印加されるのを防ぐ静電シー
ルドとしての役目、第２に参考例２と同様に、走査線８
０６と画素電極８０８、８１８の隙間より漏れる光の光
遮光層としての役目、第３に、保持容量の一方の電極の
電位を固定する保持容量線の役目がある。
す。保持容量部８１７は、不純物を添加したシリコンよ
り成るドレイン領域８０３、ゲート絶縁膜８０５、シー
ルド電極８１６、第２の絶縁体８０７、画素電極８０８
の積層構造となっており、ドレイン電極８０３と画素電
極８０８はコンタクトホール８１３を介して同電位とな
っている。この結果保持容量は、シールド電極８１６を
一方の電極として、ゲート絶縁膜８０５をドレイン領域
８０３で挟んだ容量と、第２の絶縁体８０７を画素電極
８０８で挟んだ容量が並列に構成されており、小さな専
有面積で十分な大きさの保持容量が実現でき開口率が向
上する。この様に構成されたシールド電極８１６は３つ
の役目を有する。第１に参考例１、参考例２と同様に、
液晶層８１０へ直流電圧が印加されるのを防ぐ静電シー
ルドとしての役目、第２に参考例２と同様に、走査線８
０６と画素電極８０８、８１８の隙間より漏れる光の光
遮光層としての役目、第３に、保持容量の一方の電極の
電位を固定する保持容量線の役目がある。
【００２３】図９に、シールド電極９１６にタンタル、
第２の絶縁体９０７として、シールド電極９１６の表面
を陽極酸化法により酸化したタンタル酸化物で構成した
薄膜トランジスタの断面を示す。陽極酸化法により形成
したタンタル酸化物は、緻密でピンホール等の欠陥の少
ない絶縁膜が室温で得られ、更に膜厚の制御性、再現性
に優れている。この結果、信号線９０９とシールド電極
９１６の短絡欠陥を無くせる。タンタル酸化物は比誘電
率が２５〜２８と大きく、ＳｉＯ2の６〜７倍有り、保
持容量の専有面積をＳｉＯ2を使用した場合の１／６〜
１／７にでき、上記の例に比べ更に開口率を大きくでき
る。一方保持容量の短絡欠陥も無くせるため、液晶装置
の画素欠陥も大幅に減少できる。参考例２においてもタ
ンタルを用いれば低欠陥化が実現できる。
第２の絶縁体９０７として、シールド電極９１６の表面
を陽極酸化法により酸化したタンタル酸化物で構成した
薄膜トランジスタの断面を示す。陽極酸化法により形成
したタンタル酸化物は、緻密でピンホール等の欠陥の少
ない絶縁膜が室温で得られ、更に膜厚の制御性、再現性
に優れている。この結果、信号線９０９とシールド電極
９１６の短絡欠陥を無くせる。タンタル酸化物は比誘電
率が２５〜２８と大きく、ＳｉＯ2の６〜７倍有り、保
持容量の専有面積をＳｉＯ2を使用した場合の１／６〜
１／７にでき、上記の例に比べ更に開口率を大きくでき
る。一方保持容量の短絡欠陥も無くせるため、液晶装置
の画素欠陥も大幅に減少できる。参考例２においてもタ
ンタルを用いれば低欠陥化が実現できる。
【００２４】
【発明の効果】以上詳述したように、本発明によれば、
トランジスタのチャネルとなる領域を走査線と導電性電
極と信号線とで覆われているので、チャネルへの光の照
射を確実に防止することができる。したがって、トラン
ジスタの光により誤動作を防止できる高表示品質で信頼
性の高いアクティブマトリックス方式の液晶装置を提供
することができる。
トランジスタのチャネルとなる領域を走査線と導電性電
極と信号線とで覆われているので、チャネルへの光の照
射を確実に防止することができる。したがって、トラン
ジスタの光により誤動作を防止できる高表示品質で信頼
性の高いアクティブマトリックス方式の液晶装置を提供
することができる。
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】以上の様に、本発明の液晶装置は、優れた
効果を有するものであり、直視型の大型液晶装置からプ
ロジェクション用の小型高精細液晶装置まで応用でき
る。
効果を有するものであり、直視型の大型液晶装置からプ
ロジェクション用の小型高精細液晶装置まで応用でき
る。
【図１】本発明による液晶装置の参考例を示す図。
【図２】従来の液晶装置を示す図。
【図３】液晶装置を駆動する一般的な時分割駆動の信号
波形を示す図。
波形を示す図。
【図４】
【図５】薄膜トランジスタの構造を示す断面図。
【図６】本発明による液晶装置の参考例を示す図。
【図７】第２の絶縁基板に設けられる光遮光層と画素電
極の位置関係を示す図。
極の位置関係を示す図。
【図８】本発明による液晶装置を示す図。
【図９】薄膜トランジスタの構造を示す断面図。
１０１、２０１、４０１、５０１、６０１、８０１、９
０１ 第１の絶縁基板 １０２、２０２、４０２、５０２、６０２、８０２、９
０２ チャネル領域 １０３、２０４、４０３、５０３、６０３、８０３、９
０３ ドレイン領域 １０４、２０３、４０４、５０４、６０４、８０４、９
０４ ソース領域 １０５、２０５、４０５、５０５、６０５、８０５、９
０５ ゲート絶縁膜 １０６、２０６、４０６、５０６、６０６、８０６、９
０６ 走査線 １０７、６０７、８０７、９０７ 第２の絶縁体 １０８、２０８、５１０、６０８、８０８、７０２、７
０３、７０４、７０５、７０６、 ７０７、８１８ 画素電極 １０９、２０９、６０９、８０９、９０９ 信号線 １１０、２１０、６１０、８１０ 液晶層 １１１ ２１１、６１１、８１１ 共通電極 １１２、２１２、６１２、８１２ 第２の絶縁基板 １１３、１１４、２１３、２１４、５１１、６１３、６
１４、８１３、８１４コンタクトホール １１５、４０７、５０７、６１５、８１５、９１５ 第
１の絶縁体 １１６、５０９、６１６、６１７、８１６、９１６ シ
ールド電極 １１７ 画素開口窓 ２０７ 層間絶縁膜 ４０８ レーザー光 ４０９ ドレイン端 ４１０ ソース端 ５０８ 第３の絶縁体 ７０１、７０８ 光遮光層 ８１７ 保持容量部
０１ 第１の絶縁基板 １０２、２０２、４０２、５０２、６０２、８０２、９
０２ チャネル領域 １０３、２０４、４０３、５０３、６０３、８０３、９
０３ ドレイン領域 １０４、２０３、４０４、５０４、６０４、８０４、９
０４ ソース領域 １０５、２０５、４０５、５０５、６０５、８０５、９
０５ ゲート絶縁膜 １０６、２０６、４０６、５０６、６０６、８０６、９
０６ 走査線 １０７、６０７、８０７、９０７ 第２の絶縁体 １０８、２０８、５１０、６０８、８０８、７０２、７
０３、７０４、７０５、７０６、 ７０７、８１８ 画素電極 １０９、２０９、６０９、８０９、９０９ 信号線 １１０、２１０、６１０、８１０ 液晶層 １１１ ２１１、６１１、８１１ 共通電極 １１２、２１２、６１２、８１２ 第２の絶縁基板 １１３、１１４、２１３、２１４、５１１、６１３、６
１４、８１３、８１４コンタクトホール １１５、４０７、５０７、６１５、８１５、９１５ 第
１の絶縁体 １１６、５０９、６１６、６１７、８１６、９１６ シ
ールド電極 １１７ 画素開口窓 ２０７ 層間絶縁膜 ４０８ レーザー光 ４０９ ドレイン端 ４１０ ソース端 ５０８ 第３の絶縁体 ７０１、７０８ 光遮光層 ８１７ 保持容量部
Claims (2)
- 【請求項１】基板に走査線と、前記走査線と交差する信
号線と、前記走査線および信号線に接続されたトランジ
スタと、前記トランジスタに接続された画素電極とを有
し、前記トランジスタのチャネル領域上には前記走査線
と、前記走査線上に第１絶縁膜を介して配置された導電
性電極と、導電性電極上に第２絶縁膜を介して配置され
た前記信号線が配置されてなることを特徴とする液晶装
置。 - 【請求項２】前記導電性電極は、所定の電位に接続され
てなることを特徴とする請求項１記載の液晶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000029203A JP3125785B2 (ja) | 2000-02-07 | 2000-02-07 | 液晶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000029203A JP3125785B2 (ja) | 2000-02-07 | 2000-02-07 | 液晶装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21706991A Division JP3189310B2 (ja) | 1991-08-28 | 1991-08-28 | 液晶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000171835A JP2000171835A (ja) | 2000-06-23 |
| JP3125785B2 true JP3125785B2 (ja) | 2001-01-22 |
Family
ID=18554499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000029203A Expired - Lifetime JP3125785B2 (ja) | 2000-02-07 | 2000-02-07 | 液晶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3125785B2 (ja) |
-
2000
- 2000-02-07 JP JP2000029203A patent/JP3125785B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000171835A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333157B1 (ko) | 액정표시장치 | |
| US5734177A (en) | Semiconductor device, active-matrix substrate and method for fabricating the same | |
| US5430320A (en) | Thin film transistor having a lightly doped drain and an offset structure for suppressing the leakage current | |
| JP3277548B2 (ja) | ディスプレイ基板 | |
| US6885027B2 (en) | Active matrix display and electrooptical device | |
| EP0376437A2 (en) | An active matrix type liquid crystal display | |
| EP0301571B1 (en) | Thin film transistor array | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JPH1078592A (ja) | アクティブマトリクス表示装置 | |
| JP3189310B2 (ja) | 液晶装置の製造方法 | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| JP3159215B2 (ja) | 液晶装置 | |
| JP2001125510A (ja) | アクティブマトリクス型ｅｌ表示装置 | |
| JP3125785B2 (ja) | 液晶装置 | |
| JP2664199B2 (ja) | 液晶ディスプレイパネルの製造方法 | |
| JP3196767B2 (ja) | 液晶装置 | |
| JP3783786B2 (ja) | アクティブマトリクス表示装置 | |
| JP3386057B2 (ja) | 液晶装置 | |
| JP3605337B2 (ja) | 液晶装置 | |
| JP3391349B2 (ja) | 液晶表示装置 | |
| JP3510876B2 (ja) | アクティブマトリクス表示装置 | |
| JP3097647B2 (ja) | 液晶装置 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH0832083A (ja) | 薄膜トランジスタ | |
| JP3085305B2 (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |