JPH05501025A - ディジタル光学サウンド装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディジタル光学サウンド装置 発明の背景 フィルムの一方の縁部に沿ってストライプ状の光学的な画素としてディジタルオ ーディオビットを写真のように記録する映画フィルムによってディジタルサウン ドを提供する概念はＣ１ａｒｋに与えられた米国特許第４．６００，２８０号に 開示されているように公知である。しかしながらこのような方法は映写プロジェ クタがフィルムを不安定な速度で走行させる傾向とプロジェクタゲートの側方に わたってフィルムを移動させる傾向を含む。その結果再生中フィルム上に写真の ように記録されたディジタルオーディオバイトのかなりの部分が失われまたは間 違いが多くなる。これによって映画を見ている間に容認できない気持ちをそらす ノイズを生じ、商業的に使用するのに現実的でない概念を作った。

この問題は問題に対する解決を提案したＫａｒａｍｏｎ　ｅｔ　ａｌへの米国特 許第４，８３９，７３３号で認められている。Ｋａｒａｍｏｎ　ｅｔ　ａｌはフ ィルムの他の部分の従来の記録サウンドトラックにディジタルサウンドトラツを 整合させることを提案している。ディジタルサウンドトラックの一部がおそらく より信頼できる従来のサウンドトラックと明確に異なるならばその部分は放棄さ れ従来のサウンドトラックが結果として生じる空所を埋めるために使用される。

この方法の１つの欠点はディジタルサウンドトラックが従来のサウンドトラック より質的に悪くないならば少なくとも悪いディジタルサウンドトラックが生じる までディジタルサウンドトラックを認めることができないということである。他 の欠点はいったん問題が生じると解決する方法は低い従来のサウンドトラックに 一時的に切り習えることだけなので顕著な品質のロスを生じることである。多く の場合これは受け入れることができない。したがってディンタル光学サウンドの 概念は非現実的で非商業的な概念を作る恐れがあるという問題に陥っている。

したがって映画プロジェクタの速度の変動またはプロジェクタ内のフィルムの側 方へのぶれによってまたは汚れまたはごみによるフィルム上の個々のディジタル 画素の曇りによって生じるディジタルオーディオデータのロスを自動的に修正す るディジタル光学サウンド装置に対する強いニーズがある。

発明の概要 フィルム上の光学ビットの水平及び垂直位置の見積もりが水平及び垂直方向内の ビット移行境界をトラッキングすることによって修正される。垂直方向の有効な フィルムビット移行の周波数は対称的な発生器多項式を使用してディジタルオー ディオバイトをコード化するエラー修正によって記録前に最大にされつぎに各コ ードワードの対称的な部分を選択的に反転する。有効な遷移は同じ行の交互の列 のビットが異なるものである。したがってコードワードの反転はコードワードの それぞれ可能な反転におけるこのような遷移の数を監視することによってつぎに このような遷移の最大数を有する反転を選択することによって実行される。

再生中、列クロツク発生器は列クロックがイメージセンサを通過する水平方向の フィルム列のタイミングを早めるかまたは遅延させるかどうかを決定することに よってフィルムビットの水平列の間の遷移の位置を見積もる。それは各画素の輝 度から平均の列輝度を減算する。結果の差は前の列について得られた対応する差 とビット毎に比較される。２つの比較した値が正かまたは負であり、また他の大 きさより大きいか小さいかのいずれかの大きさを有するのでこのようなそれぞれ の比較において８つの可能な組み合わせがある。このような各組み合わせはイメ ージセンサでの列の遷移の実際の発生に関して列クロツク信号のリードまたはラ グ状態を明白に指示する。比較の結果は８つの可能な組み合わせを適当なリード またはラグ状態に割り付けるプログラマブル−リード−オンリー−メモリ（ＦＲ ＯＭ）のアドレスを指定する。全体の列にわたってすべてのリード及びラグ状態 の代数的な合計が計算される。列クロツクカウンタの係数は代数的な合計が正か 負かによって減少または増加される。

水平方向の有効なフィルムビット移行の周波数は結果としてのシンボルの重みを シンボルごとのデータビットの数を半分にするために各コードワードにおけるエ ラー修正シンボルをチャンネルエンコードすることによって記録する前に最大に される。換言すればフィルムビットの１列にわたる０及び１の交互の発生を最大 にする。再生中、水平方向のフィルムビット位置内のエラーの見積もりは水平方 向１列にわたる連続したフィルムビット位置の正弦及び余弦の部分的な合計を計 算することによって修正される。この計算は各フィルムビット列を調べるリニア イメージセンサにわたる画素の間隔位ｌを利用する。各フィルムビットの中央の 決定に基づいてイメージセンサ画素の特別な対すなわち重みづけされた対が現在 のフィルムビットを表すものとして選択される。

このように配煮された各フィルムビットの大きさは測定され２進の０または１を 表す所定の大きさと比較される。測定された大きさがいずれにも十分に接近して いない場合には最も近い２進のデータ値に加えて抹消フラグが伝達される。受け たコードワードのシンボルの間の境界は電気的な処理によって決定され、その場 合にすべての可能な境界のシンボル重みが勝者として宣言されたチャンネルコー ドのシンボル重みに帰する境界で決定される。もしこの結果がシンボル境界の現 在の周期的なセントを変化しなければならない指示であるならば、このような変 化を行う前にまずつぎのステップが取られる。シンボル境界エラーの誤った指示 は抹消フラグを伴ったそれらのビットを反転することによって取得シンボル重み を達成する試みによって除去される。このような反転が続（ならば反転したビッ トを含むシンボルに抹消箇所としてフラグを付す。そうでなければ非復号フラグ を現在のコードワードとともに伝達する。

エラー修正コードの実行はエラー探索シンボルとして抹消フラグを使用しながら まず各コードワードを復号することによって最適化される。デコーダが抹消され たシンボルのある位ｌにおいてエラー値のシンボルを発見しない場合にはこれら の場所のシンボルをデコーダによる第２の復号試みの有効シンボルとして使用す る。第２の試みにおいて抹消及びエラーの有効な数はデコーダの最大容量より十 分に小さい所定の数に制限される。デコーダが第２の処理を開始したときに抹消 箇所及び修正箇所の数が所定の数を越えた場合にはミスデコードフラグを伝達す る。

しかしながら抹消したビットの反転は偶然の正しい推測に帰し、それ故通常抹消 箇所及びエラーの全体の数を所定の数より減少させる。これによってエラー修正 デコーダの信頼性力伏き（向上する。コードによって許容された最大の数基下に エラー及び抹消箇所の認め得る数を維持することによって、ミスデコード（すな わち明瞭ではあるが真に正しくはない復号されたコードワード）の可能性を十分 なレベルまで最小化する。

図面の簡単な説明 図１は、−片のフィルム上に写真的に記録されたディジタル光学フィルムビット の概略説明図である。

図２は、図１のフィルムビットに重なったイメージセンサ画素を示す概略説明図 である。

図３は、本発明の１つの観点を示すエンコード装置のブロックダイヤグラムであ る。

図４は、図３のエンコード装置のリードソロモンエンコーダの動作を示すフロー チャートである。

図５は、図３のエンコード装置の６−８のエンコーダＦＲＯＭの内容を示す表で ある。

図６は、図３のエンコーダ装置によって発生するエンコードされるデータのフォ ーマットを示す表である。

図７は、時間の関数として連続的なフィルムビットを走査する１つのイメージセ ンサ画素で検出されるフィルムバイト遷移の１つの例を示す説明図である。

図８は、図３のエンコーダ装置によって発生するエンコードされたデータにおけ る有効なデータ遷移を示すグラフである。

図９は、図８のエンコードされたデータにおける使用可能なフィルムビットの転 移の発生の可能性を示す説明図である。

図１０は、エンコードされたデータ内の有効なフィルムビット遷移の数を決定す るための交互の列の差遣を示す表である。

図１１は、図３のエンコーダ装置内のサブコードワードインバータの操作を示す 概略的なブロックダイヤグラムである。

図１２は、本発明の他の観点を使用したデコード装置の概略的なブロックダイヤ グラムである。

図１３は、連続的なフィルムビット列のタイミングに関するイメージセンサの列 クロツク信号のリード及びラグ状態に対する種々のタイプのフィルムビット遷移 の関係を示す図表である。

図１４は、図１２のデコード装置内の列クロツク発生器のブロックダイヤグラム である。

図１５Ａは、図２に対応した説明図、Ｂ及びＣはフィルムビット境界に関するフ ィルムビット列内の水平位置の正弦及び余弦の周期的な性質を示すＡに対応した グラフ、Ｄはセンサに沿った水平位置の関数としてイメージセンサの個々の画素 によって検出されたフィルムビット遷移の大きさを示す図１５Ａに対応するグラ フである。

図１６は、連続的なフィルムビットの中央の周期的な水平位置の現在の見積もり におけるエラーを決定するために図１５Ｂ及び図１５Ｃの正弦及び余弦の累積的 な合計に基づいた簡単なテストを示す図表である。

図１７は、図１６に示すテストの変更例を示す図表である。

図１９は、図１２のデコーダ装置のデータデスメアラの操作を示すフローチャー トである。

図２０は、図１２のデコーダ装置のデータデスメアラのブロックダイアグラムで ある。

図２１は、図１２のデコーダ装置の前方エラーコレクタの操作を示すフローチャ ートである。

図２２は、図１２のデコーダ装置の前方エラーコレクタの操作の他の実施例を示 すフローチャートである。

本発明の詳細な説明 解決すべき問題 図１を参照すると、ディジタルビットは、フィルム片１０２の一方の縁部に沿っ て「サウンドストライプ」１００に平行な水平列１０６及び平行な垂直行１０８ に形成された個々の黒の四角形１０４として記録されている。例えば、透明な四 角形のすなわち「フィルムビット」１ｏ４ａは、２進法の「１」を表し、−ガニ 透明なフィルムビット］、　０４　ｂはｒＯＪを表している。フィルムビット１ ０４が実質的に完全な正確さでフィルム１０２に写真的に記録されていても、フ ィルムビット１０４はフィルムがプロジェクタ内を長手方向に搬送されるときに リニアイメージセンサによって正確に読まれなければならない。不都合にもこの ようなプロジェクタはフィルム搬送速度において著しい揺動を特徴とした方法で フィルムを搬送する。このような揺動は行１０８内の隣接したフィルムビットの 間の列から列への移行の現れをゆがめイメージセンサがフィルムが搬送されると きにセンサに供される連続した水平列１０６との同期を維持することを困難にす る。さらにこのようなプロジェクタはフィルム１０２がフィルムゲート内でした がってイメージセンサ内に関して側方にそれることを許容する。このような側方 への移行は行１０６内の隣接したフィルムビットの間の行から行へ遷移の現れを ゆがめイメージセンサが列内の隣接したフィルムビットの間を識別することを困 難にする。

図２を参照すると、サウンドストライプ１００の内縁部１００ａに沿って配置さ れている不透明な黒いフィルムビット１０４ｃ及び隣接した透明なフィルムビッ ト１０４ｄがフィルムビット１０４の１つの完全な水平列１０６にわたってのび ているリニアイメージセンサ２００の下側にある。リニアイメージセンサ２００ は例えば図２に示す画素１７画素２１画素３９等と呼ばれる個々の画素の電荷結 合素子（ＣＣＤ）のりニアイメージアレイである。不透明のフィルムビット１０ ６Ｃの濃度は符号「ρ」の曲線によって示すようにフィルムビットの縁部近傍で わずかに低下している。それ故フィルムビット及び対応するフィルムビットの移 行の最もよい表示はフィルムビットの中央に最も近いＣＣＤ画素によって得るこ とができる。もちろんフィルム１０２がイメージセンサ２００に関して側方に移 行するときにはフィルムビットの中央は異なるＣＣＤ画素の下に移行する。

１つの問題はフィルムの側方の移行にかかわらず与えられた列の各フィルムビッ トの中央に近いＣＣＤ画素を常に選択する方法である。別の問題は、水平列内の 連続するフィルムビット中のバイト境界を区別する方法である。もうひとつの問 題はフィルムの搬送速度の変動にかかわらずセンサ２００を横切る水平方向のフ ィルムビット列１０６の通路とリニアイメージセンサとの同期を維持する方法で ある。この後者の問題は現在の水平フィルムビット列１０６の中央がリニアＣＣ Ｄアレイ２００に整合しているときＣＣＤ画素の「スナップショット」を正確に 行うことから生じる。

エンコード装置 図３を参照すると、本発明によるディジタル光学信号を記録するエンコード装置 が示されている。アナログ−ディジタル変換器３００は例えばマルチチャンネル アナログオーディオサウンド信号を連続した４ビツトシンボルからなる２進法に よるデータの流れに変換し、それらを４ビツトシンボルの単一のデータの流れに 多重化する。エンコーダ３０２はリードソロモンコード（Ｒｅｅｄ−３ｏｌ。

ｍｏｎ　Ｃａｒｄ）のようなりＣＨエラー修正コードによってデータ流の符号化 を行い、所定の場所にある制御及び同期ビットを挿入する。

図４を参照すると、エンコード３０２はコンバータ３００から次に入って来る２ ８５ビツトのブロックを保持し、データブロック内の第１番目、第６番目、第１ ２番目のそれぞれのビットとしてゼロの値の３つの制御ビットを挿入する。エン コーダ３０２は６ビツトのリード及びトレイル同期シンボルを（今）２８８ビツ トのブロックの前後のそれぞれ付加する。エンコーダ３０２はつぎにそのブロッ クを、リード同期信号を含み且つトレイル同期信号を含まない４９の６ビツトシ ンボルに分割し、この４９のシンボルをメツセージシンボルとして取り扱う。エ ンコーダ３０２はコード発生器の多項式によって１４の冗長６ビツトチエツクシ ンホルを計算し、これらの１４のチェックシンボルを６３シンボルのコードワー ドを作るためにそのブロックに付加する。好ましくは以下に説明する理由によっ てコード発生器多項式は対象的であり、または回文的な［ｐａ　ｌ　ｉｎｄｒｏ ｍｉＣ」のリードソロモンコード発生器多項式である。この例においてコードは Ｒ３（６３，４９）コードであるが変換器３００によって発生する各オーディオ バイトのビット数、エンコーダ３０２に保持される各ブロック内のビットの数並 びに各コードワードのシンボルの数と同様に各コードワードシンボルのビットの 数に関しては他の選択がなされ得ることを理解すべきである。かくして本発明で は、Ｒ５（６３，４９）の外に回文的なコードを使用できる。

水平方向の有効なフィルムビットの遷移の数を最大にするためのエンコード。

以下に説明するようにフィルムを映写するときにフィルムビットを読み出しまた は再生するときに与えられたフィルムビット列内のフィルムビット間を識別して 列内にシンボルの境界を保持することは本発明によって容易化されるがそれによ れば各水平列にわたって交替する０及び１（すなわち透明な及び不透明なフィル ムビット）の発生を最大にする方法でフィルムビットとして記録すべきデータを 符号化することによって行われる。しかしながらこれはデータの流れの情報の内 容を乱すことなく行わなければならない。この要求に答えるためにエンコーダ３ ０２によって発生した６ビツトのコードワードシンボルが連続的に６−８エンコ ーダプログラマブルリードオンリーメモリ（ＦＲＯＭ）３０４に供給され、ＦＲ ＯＭ３０４は受けた各６ビツトのコードワードシンボルについての特別な８ビツ トのシンボルを生成する。ＦＲＯＭ３０４の内容を図５に示す。ＦＲＯＭ３０４ は各６ビツトシンボルを重みが４に等しい特別な８ビツトシンボルに変換し、す なわち各８ビツトのシンボルは４つの０の値のビットと４つの１の値のビットを 有する。それによって重みが４の８ビツトのシンボルの数より小さな６４の６ビ ツトのシンボルのみが生じる。その結果ＦＲＯＭ３０４は各６ビツトのコードワ ードシンボルごとに特別な８ビツトのシンボルを与え、あいまいさを避けるよう になっている。

図６を参照するとフィルムビット位ｌの関数としてＦＲＯＭ３０４によって生成 されたコード化されたコードワードブロックが示されている。シンボル（６３） の数は３によって分割可能であり、それ改番ブロック毎のすべての３番目のシン ボルは図６においてＡ、Ｂ、またはＣと称される。リード同期シンボル（Ｓ０１ と称す）に続いて第２．第３．及び第４のメツセージバイト（それぞれＢｏｏ。

Ｃ００，及びＡＯＩと称される）の最上位なビットはエンコーダ３０２によって 挿入された３つの制御ビットである。図６にメツセージシンボル、チェックシン ボル及びリード及びトレイル同期シンボル（それぞれＳＱＬ及びＳＯと称される ）の境界を示す。リード同期シンボルはコードワードシンボルの１つであり、ト レイル同期シンボルはコードワードには含まれないことに留意すべきである。

垂直方向の有効なビット遷移の数を最大化するためのエンコードフィルム１０２ がプロジェクタ内を搬送されるときの図１のＣＣＤイメージセンサ画素１０４ａ によって検出された輝度が時間の関数として図７のグラフに示されている。イメ ージセンサ２００が連続的なフィルムビット列の中央の実際の通路に少な（とも ほぼ同期しているならば画素位ｆ１７００，７０２は画素１０４ａでイメージセ ンサ２００によって検出された連続的な「スナップショット」の発生を表す。画 素１０４ａの下側のフィルムビット行内の連続的なフィルムビット輝度値はフィ ルムビットの境界の近くで低下する。なぜならば、フィルムビットの中央が画素 から離れるにつれ各フィルムビットはＣＣＤ画素のより狭い視野を占めるからで ある。

本発明においてイメージセンサは連続的なフィルムビットの間の差異を追跡する ことによって連続的なフィルムビット列の通路に同期される。したがって実際に 図７の画素位！７００及び７０２に対応する連続的なサンプリング時間で得られ る輝度値は減算される。しかしながら（図７に示すように）親及び孫のフィルム ビットが反対の２進法による値を表さない限りこのような減算でフィルムビット の遷移を識別することができないことをリーダに警告することは容易に明らかに なる。したがって図７の破線の波形が実線の波形に１き換えられるならば連続的 な輝度値の減算は実質的に情報を生じない。

フィルムビットデータの３つの連続した列がフィルム上に記録された相対的な位 ｌを示すという問題が図８に示されている。（親と孫のビットが異なる）有効な フィルムビット転移を有するこれらの行を矢印によって示す。この例では図示し た４０行のいくつかだけが有効な遷移を有する。目的はそれらが行の５０％以上 起こるように使用できる遷移の数を増加させることである。

本発明において、この問題は同じ垂直のフィルムビット行内で親のフィルムビッ トが孫のフィルムビットと異なるフィルムビットの遷移の数を最大にするように 各様のコードワードを変換することによって解決される。この結果有効なフィル ムビットの遷移の中庸の発生が５４％であり、５０％以下ではない有効なフィル ムビット遷移の可能性の分布を生じる。しかしながらこのような反転はデータの 情報内容が失われないように再生時に反転可能でなければならない。

この目的のために（ここで前に述べた）コードの回文的なすなわち対称な性質を 利用する。このようなコードにおいてコードワードを等しい長さのサブコードワ ードに分割可能であり、Ｒ３（６３，４９）のコードワードでは３１シンボルの 長さでありこの例では３つのサブコードワードになる。各サブコードワードはこ の例においてコードワードのすべての第３のシンボルからなる。したがって図６ を参照すると、Ａと称されるすべての第３のシンボルは１つのサブコードワード 内にあり、Ｂと称されるすべての第３のシンボルは第２のサブコードワード内に あり、Ｃと称されるすべての第３のシンボルは第３のサブコードワード内にある 。各サブコードワードは反転されてもよくその結果コードワード全体はコードの 他のコードワードである。３つのサブコードワードを有するＲＳ　（６３，４９ ）の場合にコードワードを反転させる８つの異なる方法がある。反転したコード ワードを再反転して最初のコードワードに戻すことを保証するためにシンボルの 最上位ビットＢＯＯ，ＣＯＯ，及びＡＯＩとして挿入される３つの制御ビットは 最初０であり、対応するサブコードワードＢ、　Ｃ及びＡが反転するときに各々 が反転する。これらの制御ビットは再生時及びエンコードされた情報を回復する ために復号化するときに各コードワードを再反転するために必要なすべての情報 を提供する。

図１０のフィルムビットデータの作成において親及び孫のフィルムビットの間の 比較が容易になるように２列のフィルムビットが連続した２列状に一緒に接合さ れている。このようなデータの作成は２列（メモリのような）遅延回路３０６を 使用することによって行われる。ＦＲＯＭ３０４の出力は２列遅延回路３０６の 入力に供給され、サブコードワードインバータ３０８の孫入力に供給される。

２列遅延回路３０６の出力はサブコードワードインバータ３０８の親入力に供給 される。

サブコードワードインバータ３０８を図１１に図示する。孫フィルムビットデー タ列は孫レジスタ７５０内に保持され、親フィルムビットデータ列は親レジスタ ７５２内に保持される。Ｒ３（６３，４９）コードの例に続いて、孫レジスタ７ ５０内にストアされた孫コードワードの８つの可能な反転はコードワード反転Ｆ ＲＯＭ７５６のアドレス入カフ５４に孫レジスタ７５０の内容を加えることによ って発生する。この例においてサブコードワードＡは（６進法の）パターン３Ｆ ＯＯＯＯＯＯをコードワードに単に加えることによって反転される。サブコード ワードワードＢはパターン０００３ＦＯＯＯを加えることによって反転され、サ ブコードワードＣは００００００３Ｆを加えることによって反転される。ＦＲＯ Ｍ７５６はすべての６４の可能なコードワードのためのこのような加算の８つの 可能な交換の結果をストアする。ストアされた結果においてサブコードワードの 対応するものが反転したときに３つの制御ビットが反転する。したがって孫レジ スタ７５０の内容によりＦＲＯＭ７５６のアドレスを指定することによってコー ドワードの８つの可能な反転が孫レジスタ７５０に連続的にロードされ、２つの レジスタの対応するビットの間に接続されたＮＡＮＤゲート７６０の論理回路に よって親レジスタ７５２の内容と個々に比較される。ＮＡＮＤゲート７６０のす べての出力はポールロジック回路７６２に接続され、ポールロジック回路は親及 び孫レジスタ７５２．及び７５０の間のミスマツチしたビットの数を数える。

ポール論理回路はスコアとしてこの数をストアするメモリ７６４に接続され、ス コアは孫コードワードの８つの可能な各反転のために保持される。論理回路７６ ６はどのバージョンが最も高いスコアを有しているかを検出し、そのバージョン を勝者としてＦＲＯＭ７５６のアドレス入力に対して宣言する。コードワードの 対応する反転がＦＲＯＭ７５６によって孫レジスタ７５０にロードされる。この 選択された反転は次にサブコードワードインバータ３０８によって図３のデマル チプレクサ３１０に伝達され、フィルム１０２上にフィルムビットとしてディジ タルビットの連続的な流れを記録するために光学記録発光ダイオード（ＬＥＤ） アレイ３１２に伝達される。

６−８のエンコードが選択的なコードワードの反転のまえに実行される例に関し て本発明の好ましい実施例を説明したがこれら２つの処理の順序を入れ替えても 同じ結果が得られる。それ故２つの処理を行う順序は望むように当業者によって 変更され得る。

デコードシステム 符号化されたデータがフィルム上に記録された後、それは等しく再生され複合化 されなけらばならない。フィルムからデータを読み取りそれを復号化するデコー ド装置を図１２に示す。デコード装置は高強度な光源８０２によって照射される フィルムゲートを通ってフィルム１０２を搬送するフィルムプロジェクタ８００ の一部として含まれる。さらに装置はＣＣＤアレイ装置８０４（イメージセンサ ）を有し、ＣＣＤアレイ装置８０４は図２に概略的に示すイメージ検出画素のリ ニアＣＣＤアレイ装置２００を有する。ＣＣＤ装ｆ１８０４は列のクロック信号 ５ＣＡＮＣＬＫに同期して（図１に示す）フィルムサウンドストライプ１００の 「スナップショット」をＣＣＤアレイに行なわせる。このクロック信号は列クロ ツク発生器８０６によって発生される。各フィルムビットの中央に最も近い個々 のＣＣＤ画素の選択は位相ワード発生器８１０のマイクロプロセッサ８１０ｂに よって維持される位相ワードレジスタ８１０ａの内容に応じてデータデスメアラ ８０８によって行われる。このデータデスメアラ８０８はフィルム内の透明な（ ２進法のゼロ）又は不透明な（２進法の１）の矩形に対する各フィルムビットの 様子に応じて２進法のデータビットを出力する。またデータデスメアラ８０８は フィルム上の透明なまたは不透明な矩形のいずれにも十分に似ていなかったフィ ルムビットに対応した各ビットごとに抹消フラグを出力する。８−６コンバータ は８ビツトエンコードシンボルを６ビツトＲ３（６３，４９）シンボルに変換す る。

シンボルの境界は、この変換に先だって８ビツトシンボルの流れの中で８つの可 能な周期的なシンボルの境界が必要なシンボルの重みを提供するかを検出するこ とによってデスメアラ８０８によってチェックされまたは修正される。コードワ ード同期取得回路８１４は前方エラーコレクタ８１６を同期させるためにリード 及びトレイル同期シンボルの存在を検出し、８−６のコンバータ８１２から受け たときに各入来するコードワードを把持する。前方エラーコレクタ８１６は受け たコードワードを復号化し、修正する間にエラー位置シンボルとして抹消フラグ を使用する。前方エラーコレクタ８１６は、初めに有効性を検査し、次に対応す る抹消フラグを無視することによってデスメアラ８０８及び８−６コンバータ８ １２によって行われる修正の利点を得る。

列クロツク発生器 列クロツク信号がアレイ２００による「スナップショット」をトリガするときに はいつでもリニアセンサアレイ２００が各連続した水平フィルムビットの中央上 にあることを保証するのは列クロツク発生器８０６の仕事である。その動作の背 後にある原則を図１３に示す。図７の判断基準に合致させるフィルムビット遷移 （すなわち与えられた行内で親及び孫のフィルムビットが異なっている）に対し て、ＣＣＤアレイ２００が現在の列の中央のわずかに先行する（リード）または わずかに遅れた（ラグ）列信号クロック（ラグ）によってトリガされるかによっ て結論が引き出される。垂直軸は現在の列内の与えられた画素の輝度と現在の列 内の全ての画素の平均の輝度との間の代数的な差である。水平軸は先行する列内 の同じ画素の輝度と先行する列のすべての画素にわたる平均の輝度との間の差で ある。図１３に示すベクトルＶのようなベクトルは与えられたフィルムビット行 内の現在と前のフィルムビット列の一対のフィルムビット値を特定する。図１３ のグラフの各４分円は４５度の２等分線によって分割され、４分円の１／２内に あるすべてのベクトルは「リード」状態を示し、他の１／２内にあるすべてのベ クトルは「ラグ」状態にある。ベクトルが４５度の２等分線の一方に沿っである 場合には適切な列クロツク信号に関する情報を集めることができない。

ＣＣＤイメージアレイ２００によって行われる各「スナップショット」をトリガ する列クロツク信号は図１２のデコードシステムの列クロツク発生器８０６によ る前述した原理にしたがって調整される。列クロツク発生器８０６を図１４の機 能ブロックダイヤグラム内に示す。

図１４を参照すると、加算器／累算器８２０はＣＣＤアレイ装置８０４から現在 のフィルムビット列内のすべてのフィルムビットの輝度の値を受け、全体の列に わたって平均的な輝度を計算する。減算器８２２は列内の各フィルムビットの輝 度値から平均的な輝度を減算し、結果として得られる正規化された輝度値を］。

列の遅延機能８２４及びリード／ラグＦＲＯＭ８２６の１つのアドレスサブポー トに一時に１つのフィルムビットを伝達する。同時にリード／ラグＰＲＯＭ８２ ６は他のアドレスサブボートで１列の遅延機能８２４から前のフィルムビット列 の対応する正規化された輝度値を一時に１つのフィルムビットを受ける。同時に ２つのアドレスサブボートはリード／ラグＰＲＯＭ８２６のアドレスポートから なる。

リード／ラグＰＲＯＭ８２６は図１３のダイヤグラムを実行する。この目的のた めにそれは現在及び前のフィルムビット列の輝度値の対のすべての可能な組み合 わせのために図１３のダイヤグラムにしたがって適当なリードまたはラグ指示を ストアする。１列にわたる各フィルムビット対のためにリード／ラグＰＲＯＭは アップ／ダウンカウンタ８２８にリードまたはラグまたは「ホールド」　（なに もしない）指示を伝達する。アップ／ダウンカウンタ８２８の内容は各フィルム ビット列の始めにリセットされる。アップ／ダウンカウンタ８２８は各リード／ ラグＰＲＯＭ８２６からそれぞれ受けた各リードまたはラグ命令に応じて１つ累 計するかまたは１つ減算する。リード／ラグＰＲＯＭ８２６が現在の列のすべて のフィルムビットを処理するとすぐにアップ／ダウンカウンタ８２８は現在の列 のすべてのり一部及びラグ状態の代数的な合計を有し、その合計は列クロツク信 号がＣＣＤアレイ装置８０４のリニアＣＣＤイメージアレイ２００について現在 のフィルムビット列の中心の時間上の同時性から実際に先行しているかまたは遅 れているかに関する信頼できる指示である。アップ／ダウンカウンタ８２８の内 容は列クロッグ調整ＦＲＯＭ８３０の入力に供給される。公知の方法（典型的に は２８０）でその画素のすべてを循環させ及び新たにするために通常ＣＯＤイメ ージ装置８０４によってめられるクロックサイクルＮ（典型的には２８０）に正 または負の数Ｘ（典型的には＋５または−５）を加えた数に等しい２進数を生成 することにより列クロツク調整ＰＲ，０Ｍ８３０は応答する。Ｘの正または負は アップ／ダウンカウンタ８２８の内容が現在のフィルムビット列においてリード またはラグ状態の優位を指示するかどうかによる。この２進数はカウンタ８３２ の係数として使用され、その出力はＣＣＤアレイ装置８０４を制御する列クロツ ク信号である。列クロツク調整ＦＲＯＭは前述した記述にしたがってアップ／ダ ウンカウンタの内容が適当なものとしてＮ＋ｘまたはＮ−ｘのいずれかを占める すべての可能な値を関係づける。ＰＲＯＭ８２６または８３０は前述した記述に したがって当業者によって容易にプログラム化される。

位相ワード発生器 列クロツク発生器８０６はＣＣＤアレイ２００が現在のフィルムビット列の中央 でトリガされ、垂直方向でフィルムビット列に関して各イメージセンサ画素の中 心を合わせる間に、フィルムビットに関して水平方向のほぼ中心に近いイメージ センサ画素を選択する必要がある。このような選択は図１２のデコード装置の位 相ワード発生器８１０によって制御される。

位相ワード発生器８１０はフィルムビット位ｌに関してリニアイメージアレイ２ ００（図２参照）に沿った水平位置を特定するために角座標系を使用する。この 角度調整装置を図２に示す。水平位置をψで示し、１つのフィルムビットの幅Ｗ を一単位として示す。（すべてのこのような画素において同様であると仮定され る）リニアアレイ２００内の各ＣＣＤイメージ画素の幅ＷはΔψで示し、フィル ムビットの幅Ｗが一単位として示される同じユニット内で示される。例示とする 装置に関しては、約１６１フイルムビツトにわたってリニアアレイ２００内に約 ５１２ＣＣＤ画素があり、（これはフィルム上に写真的に記録されたフィルムビ ットの領域及びハードウェアの設計により変更し得る）、図２に示すように、Δ ψ＝０．３である。各フィルムビットの中央でψ（またはψｍｏｄｌ）の破断部 分は０．５に等しいことは明らかである。サウンドストリップ１００の内側縁部 １００ａ及びアレイ２００のリーディング画素（画素＃０）の間の変位をψ。

で示し、図２の例では０．５２５（すなわち１つのフィルムビットの幅の約半分 ）である。デスメアラ８０８に関して以下に示すように角度ψによって示すリニ アアレイ２００内の各画素の中心の位置は公知である。この目的は各フィルムビ ットの中心のψの値を常に知ることであり、その結果デスメアラ８０８はりニア アレイ２００に関してフィルムが側方にぶれるにもかかわらず各フィルムビット のためにフィルムビット上のほぼ中央のＣＣＤ画素を選択する。

この目的は以下の認識に一致する。： （ａ）ｓｉｎ２πψ及びｃｏｓ２πψが各フィルムビット列を周期的に横断する 。

（ｂ）ｄ、及びｄ、、が同じ水平方向の列内での現在の及び前のフィルムビット の輝度値とすれば図１５ａ、ｂ、ｃ及びｄを参照して下記（１，）　（２、）の 同じ列の多くのフィルムビットを横切る累計は（１，）　ｓ、＝１ｄ、−ｄ、− ＋ｌ５ｉｎ２ｒψ及び （２，）　ｃ、＝　ｌ　ｄ、−ｄ、−口５ｉｎ２πψは、ｎ番目のフィルムビッ トの中央の見積もり水平位ｌψ３′９°“ゝとｎ番目のフィルムビットの中央の フィルム上の実際の位ｌφ（。″“ゝの間の（図１５に示す）角度エラーＡが小 さいならばそれぞれ非常に小さく及び非常に大きい。これは部分的に８ビツトシ ンボルの４つの重みの選択による。（ここで前述したように、重み４の選択は水 平方向の整合制御を向上させるために行われる。）１つのフィルムビットの幅Ｗ の一部内での角度エラーＡを見積もる１つの方法を図１６のチャートによって示 す。このチャートによれば次の定義は上述した量を使用する。

（３，）　Ｃ：＝Ｃ，、、＝Σｎ−：Ｃｎ’（４，）　Ｓ＝Ｓ、、、＝Σ’＋＋ −１８＋＋角度エラーＡは下記の計算によって見積られる。

（５，）　Ａ、＝Ａ＋、＋＝（１／２π）ａｒｃｔａｎ（Ｓｌ、＋／（−１＋） ここでｎ＝　（ｉ＋Ｄ　／２である。

図１６は（ａ）Ｓ及びＣのいずれが大きいか７　（ｂ）それらの合計が負の数か どうか、（Ｃ）それらの差が負の数であるかどうか及び（ｄ）それらの各々が正 または負の数かどうかを単に決定することによってフィルムビットの幅Ｗの１／ １６のエラー内でＡを見積もる方法を示す。したがって本発明の１つの他の実施 例において位相ワード発生器８１０はＳ及びＣを決定するためにマイクロプロセ ッサ８１０ａ内でゴした方程式（１，）乃至（４，）の計算を実行する。つぎに マイクロプロセッサ８１０ａは図１６のチャートにしたがって角度エラーＡを見 積もるために上述したテスト（ａ）乃至（ｄ）を実行する。つぎにマイクロプロ セッサ８１０ａはエラーを補償するために位相ワードレジスタ８１０ｂ内にスト アされたψ及びΔψの値を変更する。この方法よりもう少し正確な説明を図１７ に示す。

しかしながら本発明の好ましい実施例によればマイクロプロセッサ８１０ａ　（ または論理回路に示したその等偽物）は図１８のフローチャート内に示したアル ゴリズムを実行する。このアルゴリズムにおいてマイクロプロセッサはブロック ８４０．８４２．及び８４４内でゴした方程式（１、）乃至（５，）の定義を維 持する。それはさらにブロック８４６及び８４８の部分的な合計を定義する。つ ぎにマイクロプロセッサ８１０ａは平均化補正り、、を生成するために前のブロ ック内であらかじめ定義された部分的な合計を使用してブロック８５０の計算を 実行する。マイクロプロセッサ８１０ａはブロック８５２の計算を実行すること によって位相レジスタ８１０ｂ内にストアされた値ψＤｅ′＋及びπψ３゛１を 更新するために平均化補正り、、を使用する。

図１８の部分的な合計アルゴリズムは（図１８に示した演算かられかるように） 列内の６４番目のフィルムビットの位ｌで角度エラーを監視するが、アルゴリズ ムのためにサウンドストライプ縁部に余り近（ない他のフィルムビット位置を選 択してもよい。

データデスメアラ 図１２のデコード装置のデータデスメアラ８０８の最初の仕事は位相レジスタ８ １０ｂ内に現在ストアされている角度値ψ及びπψを使用して現在の水平方向の フィルムビット列の各フィルムビット上の水平方向の最も中心にあるリニアアレ イ２００内の画素のみを選択することである。データデスメアラ８０８は図１９ のブロックダイアグラムに示す処理を実行することによってこれを行う。（この 目的のために、データデスメアラ８０８はプログラム化されたマイクロプロセッ サまたは論理化されたハードウェアであり、その双方は図１９の処理を当業者が 容易に実行し得るようになっている。）（列クロツク信号変更状態によって示す ）各列の始めにおいてψをψ。に初期化し、ψ。は位相ワードレジスタ８１０ｂ 内にストアされ、図２に示すようにサウンドストライプ縁部のような基準点とり ニアアレイ内の第１の画素の中心との間の距離である。この初期化ステップを図 １９のブロック８６０に示す。

ψの新しい値を（位相ワードレジスタ８１０ｂから供給される）２πψを古い値 に加えることによって計算する（ブロック８６２）。ψのこの変化がψの非断片 のビットを変化させるかどうかに関する決定が行われる（ブロック８６４）。

変化しない場合には次のフィルムビットが到達しておらず、それ故ψを再び増加 しなければならない（ブロック８６４の「ＮＯ」ブランチ参照）。さもなければ デスメアラ８０８はりニアアレイ２００内の次の奇数番号の輝度値を把持する（ ブロック８６６）。デスメアラ８０８はこの方法を知っており、なぜならば図２ に示すようにアレイ２００内の各画素の中心の位ｌの値ψを知っているからであ る。

つぎにψの破断部分が０．３７５より小さいかどうかの決定が行われる（ブロッ ク８６８）、、にの値は水平列毎のフィルムビットの数及び列にわたるＣＣＤイ メージ画素の数に依存し、それらはこの例においてはそれぞれ約１６１及び正確 に５１２である。ことに留意しなければならない。）この決定の結果によってデ スメアラ８０８はアレイ２００内の次のまたは前の個数番号の画素の輝度値を得 る。この目的は現在のフィルムビットの中央で水平方向に横切る２つの隣接する 画素を選択することである。つぎに重みづけられた輝度値ｄ　、／が現在把握さ れている奇数及び偶数の画素の輝度値ｄ＊ｎｄｄ及びｄ７゜、。、から計算され る。重みづけはフィルムビットの中央に対する２つの画素の各々の相対的な近似 値に基づき、２つの画素の一方がフィルムビット上の真ん中であれば他の画素は 完全に無視され、２つの画素がフィルムビットを対照的に横切っていればそれら は等しく重みづけられる。

このような重みづけ処理はブロック８７４ａに示され、奇数の画素の輝度値の重 みを規定し、ブロック８７４ｂでは偶数の画素の輝度値の重みを規定し、ブロッ ク８７４Ｃでは奇数及び偶数の輝度値から重みづけられた輝度値の計算の実行が 行われる。

次に重みづけられた輝度値ｄ。′を透明な（０）のまたは不透明な（１）のフィ ルムビットの上の中心の画素の特性である所定の輝度値ｄ０及びｄ、と比較し、 ｄ。′がｄｏまたはｄｌに近いかどうかによって２進数０または１のデータビッ トを伝達する。重みづけられた輝度値ｄ工′が所定のスレッショルドの範囲内で ｄｏまたはｄｌのどちらにも余り接近していなければデスメアラ８０８はデータ ビットとともに抹消フラグビット＝１を伝達する（ブロック８８０）。所定のス レッショルドはｄ。′がｄｏまたはｄｌの３３％の範囲内でないときはいつでも 抹消フラグビットを伝達するように設定されている。輝度値ｄ０及びｄｎは透明 なまたは不透明なフィルムビット上の中心にあるＣＣＤ画素の輝度値を単に注意 することによって当業者によって容易にあらかじめ決定される。

図１９の処理は位相ワードレジスタ８１０ｂ内にストアされた最も新しいδφの 値を使用してψを更新するためにブロック８６２まで戻り、現在の水平方向のフ ィルムビット列の端部に達するまで前述したサイクルを繰り返す。

第１のレベルのエラー修正、シンボル同期検出及びデータデスメ、アラによる８ −６変換チヤンネルデコーデイング データデスメアラ８０８の他の観点を第２０図のブロックダイアグラムに示す。

図２０の回路は図３のエンコーダ装置の６−８工ンコーダＦＲＯＭ３０４によっ て行われる６−８のチャンネルエンコーディングを利用し、シンボルからシンボ ルへの境界を修正し及び維持し且つ第１のレベルのエラー修正処理を行うために 図１９の処理にしたがって生成された抹消フラッグビットを利用する。

図２０を参照すると、図１９の処理のブロック８７８のステップで作られたデー タビットは８ビツトデータレジスタ８９０内に順にストアされ、図１９の処理の ブロック８８０のステップで生成された対応する抹消フラッグビットは抹消フラ ッグレジスタ８９２内の対応する位置にストアされる。データレジスタ８９０の 内容は重み＝４のＰＲＯＭ８９４のアドレス入力に供給される。ＦＲＯＭはデー タレジスタ内の８ビツトシーケンスが４つの重みを有するだけならば１ビツトを 伝達するようにプログラムされている。図３のエンコーダ装置の６−８工ンコー ダＦＲＯＭ３０４は各６ビツトＲ８（６３，４９）シンボルを重み４の特別な８ ビツトシンボルに変えることを思い起こす（すなわち１ビツトの数は各８ビツト のシンボルの４に等しい）。さらにこのようなチャンネルのエンコードを実行す る前述の理由は、図１８の処理にしたがって位相ワード発生器８１０によって実 行された水平方向の同期または心出しを向上させることであったということをさ らに思い起こす。しかしながら以下にわかるように６−８のチャンネルコードは さらに都合のよい作用を提供する。

シンボル境界制御 重み＝４のＰＲＯＭ８９４の出力はスコアＦＲＯＭ８９８の１つのアドレスビッ トを制御するフリップフロップ８９６をセットする。スコアＦＲＯＭ８９８はシ ンボル境界制御ループ９００の一部であり、スコアランダムアクセスメモリ（Ｒ ＡＭ）９０２、入力ラッチ９０４、出力ラッチ９０６、出力フリップフロップ９ ０８、比較器９１０及び係数８　（ｍｏｄ８）カウンタ９１２を有する。シンボ ル境界制御ループ９００の前述した各構成要素の各入力及び出力におけるビット の数を図２０に示す。

シンボル境界制御ループ９００はつぎのように作動する。データレジスタ８９０ の各シフトによって、データレジスタ内にストアされた８ビツトデータシーケン スが重み４を有さない場合には重み４のＰＲＯＭ８９４はイネーブル信号をスコ アＦＲＯＭ８９８の１つのアドレス入力に供給する。このようなイネーブル信号 を受けるとスコアＦＲＯＭ８９８はスコアＲＡＭ９０２内の８つの６ビツト位置 の現在の１つの位置を１だけ減算する。そうでない場合にはスコアＦＲＯＭ８９ ８はこの位置を２だけ増加させる。つぎにデータレジスタ８９０のつぎのシフト によってｍｏｄ８カウンタ９１２はスコアＲＡＭ９０２内の８つの位置の次の１ つのアドレスを決め、その処理を繰り返す。このような各サイクルによってスコ アＲＡＭ９０２は現在のメモリ位置内にスコアＲＡＭ８９８にスコア情報を伝え る。スコアＰＲＯＭ８９８が６３のスコアを受けるとすぐにスコアＦＲＯＭはｍ ｏｄ−３カウンタの現在のサイクルが勝者であることを宣言し、すなわち現在の サイクルがデータレジスタ８９０によって受けられたデータビット流内の連続し た８ビツトシンボルの間の適当な境界を画定する。このサイクルの数（３ビツト 数）はラッチ９０６内にスコアされる。次に各勝者がスコアＦＲＯＭ８９８によ って宣言されると、比較器はｍｏｄ８カウンタ９１２の現在のサイクルと前の勝 者のサイクル（ラッチ９０６の内容）を比較する。一致すればこれは前のシンボ ル及びそれ故シンボルの境界エラーが検出されないからシンボルの境界が変更さ れないことを意味する。それ故、比較器９１０はデータレジスタ８９０の出力の シリアルパラレルフリップフロップ９１４をイネーブルとしデータレジスタの現 在の内容を８ビツトシンボルとして出力する。しかしながら一致しない場合は比 較器９１０は論理ゲート９１６によってミュートフラグを伝達する。このミュー トフラグはシンボルの境界が正しくなく使用できないシンボルとして図１２の前 方エラー修正器８１６への現在のシンボルと認める。以下に説明するようにこの ミュートフラグはシンボルの同期のロスによってコードワード全体が修正不可能 であり、したがって黙視すべきであることを前方エラー修正器に警告する。この 場合において使用者は他の手順を実行する。例えばデータがディジタルオーディ オデータを表しているならば使用者はオーディオインターポーションを実行する ことによって黙視したコードワードを埋める。

「勝者」を宣言した後、スコアＦＲＯＭ８９８は８つのメモリ位置の他の１つの スコアが増加するのを防止することによりシンボル境界へのひんばんな変更をを 防止するが「勝者」のスコアを含む他のスコアが減少することを許容する。勝者 のスコアが最大（６３）以下に減少するならば「勝者」の宣言は行われず、他の スコアが上述したような方法で進められるのが許容される。この後者の特徴は比 較器９１０及びフリップフロップ９０８の出力の間の接続によって実行される。

フリップフロップ９０８の出力は現在宣言された勝者が前に宣言された勝者と同 じである限りスコアＦＲＯＭ８９８がスコアＲＡＭ９０２内に収容されたスコア を進めることを不可能にするためにスコアＦＲＯＭ８９８のアドレス入力に接続 されている。

第１のレベルのビットエラー修正 シリアルパラレルフリップフロップ９１４がイネーブルとされるとすぐにシリア ルデータレジスタ８９０内にストアされた８ビツトは数の算術ロジックユニット （ＡＬＵ）９１８を通って修正重み、＝４ＦＲＯＭ９２０の８つのパラレルなア ドレスビット入力に同時に供給される。修正重み＝４ＦＲＯＭ９２０は８ビツト の重みが４であるかどうかを決定する。そうであるならばこれは８ビツトが最も 正しく、それ故、前方エラーコレクタ８１６にそのまま伝達し得ることを指示す る。しかしながら重みが４に等しくなければＰＲＯＭ９２０はラッチ９２２を通 ってＡＬＵ９１８に反転フラグを伝達する。応答時に重みが４より小さいならば ＡＬＵ９１８は抹消フラグレジスタ９８２内にストアされた対応するビットとと もにそれらを論理的にＯＲ化することによってデータレジスタ８９０内にストア された個々のビットを修正する。他方重みが４より大きいならばＡＬＵ９１８は データレジスタ８９０内にストアされた各ビットと抹消レジスタ８９０内の対応 するビットとのＡＮＤをとり、これらの後者の結果はＰＲＯＭ９２０に供給され る。

この修正の試みの結果はＰＲＯＭ９２０の８つのアドレス入力に伝達され、ＰＲ ＯＭ９２０はそれらが重み４かどうかを再決定する。重みが４である場合にはそ の試みが継続され８ビツトシンボルが前方エラー修正器８１６に伝達するために 対応する６ビツトシンボルにＰＲＯＭ９２０によって変換される。他方シンボル の重みがまだ４でないならば修正の試みは失敗に帰す。この時点で修正の試みは もはやＡＬＵ９１８によっては行われない。そのかわりにＰＲＯＭ９２０は前方 エラー修正器コレクタ８１６にたいして抹消フラグを与える。前方エラー修正器 ８１６は現在のシンボルを抹消するものとしで取り扱うことによってこの抹消フ ラグに応答する。

当業者は図２０に示すようにＰＲＯＭ９２０に接続された適当な論理回路９２４ 及び適当にプログラムされた出力ＦＲＯＭ９２６によってデータデスメアラ８０ ８の前述した機能を容易に実行することができる。すなわちデータデスメアラ８ ０８は前方エラー修正器８１６に６ビツトのシンボル、またはシンボル抹消フラ グまたはミュートフラグのいずれかを提供する。

前方エラー修正器による抹消処理 前方エラー修正器８１６は公知の技術を使用して各Ｒ３（６３，４９）コードワ ードからの情報（例えばディジタルオーディオ）ビットを回復するために必要な エラー修正を実行する。コートワードは図６に関して前述したリーディング及び トレイリング同期シンボルによって輪郭が描かれ、データデスメアラ８１２から 連続して受けた６３の６ビツトのシンボルからなる。コートワードの輪郭をつけ ることは当該技術分野で公知の技術を使用してコードワード同期取得回路８１４ によって実行される。

一般に前方エラー修正器はリードソロモンデコーダアルゴリズムを使用し、リー ドソロモンデコーダアルゴリズムは抹消箇所（公知の場所のエラー）の数及び（ 知られていない場所の）エラーの数の２倍の合計がｒを越えず、コードワードの チェックシンボルの数がこの場合１４である限りコードワードを修正する。しか しながらデコーダが誤った復号を実行する可能性を減少するためにこの合計を１ ４より小さい数りに制限することが望ましい。ｈはＲ３（６３，４９）の本例に おいて１０または１２のオーダである。前方エラー修正器は図２１に示すエラー 修正処理にしたがって復号修正機能を最適化する方法で修正を行う。

図２１を参照すると図２０のＰＲＯＭ９２６によって供給された抹消フラグを伴 ったデータデスメアラ８０８から受けた本コードワード内のシンボルの数Ｓが決 定される（ブロック９３０）。Ｓがｒ以下でないならば、従来の技術にしたがっ て復号できないコードとして放棄するよりもむしろ、前方エラー修正器８１６は かわりに抹消フラグのいくつかが誤って発生したものと仮定し、それ故抹消箇所 がないものとしてコードワードを復号しようとする（ブロック９３４）。コード ワードが復号可能であると分かった場合には（ブロック９３４）、それは復号さ れた／修正されたコードワードを出力する（ブロック９３８）。そうでない場合 には使用者にミュートフラグを送り、コードワードが復号不可能であることを知 らせる（ブロック９４０）。

他方Ｓがｒより小さければ前方エラー修正器８１６は抹消位置として抹消フラグ のすべてを使用してコートワードを復号化する（ブロック９４２）。もしコード ワードが復号不可能であるならば前方エラー修正器は８１６は使用者にコードワ ードミュートフラグを送る（ブロック９４５）。コードワードが復号不可能なら ば（ブロック９４４）、前方エラー修正器８１６は抹消フラグを伴った６３のコ ードワードシンボルのうちいくつがエラーを有していないかを決定する。この数 をＳ（上記した明瞭な抹消の数）から引いて真の抹消の数Ｓ′を得る（ブロック ９６４）。また抹消フラグを伴わない見つけだされた誤ったシンボルの数が決定 される。この数は実際のエラーの数ｔ′である。さらにＳ’＋２ｔ’　の値がｈ を越えないという要求による厳しいテストが負荷される（ブロック９４８）。テ ストに適合すれば、復号／修正されたコードワードが使用者に伝達される（ブロ ック９５０）。さもなければ、ミュートフラグが伝達される（ブロック９４５） 。

前述した処理の他の実施例を図２２に示すが、基本的な差異は図２２の処理中に エラーがないことである。

本発明をその好ましい実施例を特別に参照して詳細い述べたがその変更及び変形 が本発明の真の精神及び範囲から逸脱しないで行われることを理解すべきである 。

Ｆ７Ｇ、　４ Ｆ７Ｇ、　５ ＦＩＧ、　６ 特表千５−５０１０２５　（１０） ＦＩＧ、　９ ＦＩＧ、８ ！＆Ｆすｆ）Ｉｔｊ［七 ＦＩＧ、　１３ 角度／）２定 翻４ｎエラー内ｌτＡ　（ｓ、　Ｃ）を清貧する１５１τ寸今な１半的ｔテスト （〃２ｎ約２？１ｍ近ｔ・）ｔ７．ｚ　内１；１ラー／’＆＊）；２ｎより１； 十テラＦＩＧ、　ＩＢ ＦＩＧ、　２１ Ｆ７Ｇ、　２２ 国際調査報告 国際調査報告 ＰＣＴ／ＵＳ　９０１０５２１１

Claims (20)

【特許請求の範囲】
1. １．それぞれが外側エラー修正コードのｎ個のｍビットシンボルからなる連続し たコードワードにディジタルデータの流れをエンコードするための外側エンコー ダ手段であって、前記外側エラー修正コードは反転したコードが前記外側エラー 修正コードの他のコードワードを生成する別々に反転可能なコードワード部分を 有するコードワードによって特徴づけられている前記外側エンコーダ手段と、チ ャンネルコードにしたがってｍ＋ｚビットシンボルを生成するために前記ｍビッ トシンボルの各々をエンコードするための内側エンコーダ装置であって、前記チ ャンネルコードは前記ｍ＋ｚビットシンボルの各々が重みｗであることを特徴と する前記内側エンコーダ装置と、 それぞれが前記連続的なコードワードの少なくともいくつかのシンボルからなり 、共通して整列したビット位置によって特徴づけられるＭビットの連続的な列グ ループに前記連続的なコードワードを分割し、前記列の交互の列内のビットと異 なるビットを有する前記列の各内のビット位置の数を最大にするために前記コー ドワード部分を選択的に反転した部分によって反転コードワードを生成するため の反転手段と、前記反転手段によって処理されたコードワードに対応したチャン ネルがエンコードされたシンボルを示す前記チャンネルにアナログ信号を伝達す る手段であって、前記アナログ信号は前記連続した列グループのＭビットに対応 したＭアナログ値の場所の連続的な列に組織化されたアナログ値からなる、前記 アナログ信号を伝達する手段と、を有するデータチャンネルに関してデータ流を 処理する装置。
2. ２．前記連続的な列各々の前記Ｍ場所の各々でアナログ値を検出するためのＭ＋ Ｎセンサを有するアナログ信号取得手段と、前記センサの各々で検出された連続 したアナログ値の対の間の各列の差異のベクトル合計にしたがって前記連続的な 列グループの各々に前記アナログ信号取得手段を同期させるための列クロック発 生手段と、前記連続的な列の各々において前記Ｍ場所にほとんど整合している少 なくともＭ個のセンサを前記Ｍ＋Ｎセンサから選択し、かつ１及び０の２進値に 対応した２つの所定のアナログ値の一方に、前記選択されたＭ個のセンサの各々 によって検出されたアナログ値の近似に基づいたデータビットを伝達し、 前記所定のアナログ値のいずれか一方の所定のスレッショルド距離を、検出され たアナログ値が越える前記データビットの各々のために抹消ビットを伝達するた めのデータデスメアラ手段と、 重みｗを有する前記ｍ＋ｚビットシンボルの数を最大にするために連続したｍ＋ ｚビットシンボルの第１のビットとして前記データビットのすべての（ｍ＋ｚ） 番目のビットを選択し、かつ対応したｍ＋ｚビットシンボルを生成するためのシ ンボル境界制御手段と、 チャンネルデコード及び第１レベルエラー修正手段であって、前記デスメアラ手 段によって生成された対応するｍ＋ｚシンボルが重みＷでなく代わりのシンボル を生成するときはいつでも前記デスメアラ手段から対応する抹消ビットを有する 前記データビットを反転させる手段、前記代わりのシンボルが重みｗでない場合 にはいつでもシンボル抹消フラグを伝達する手段、 （ａ）前記デスメアラ手段によって生成された前記シンボルまたは（ｂ）前記代 わりのシンボルのいずれかをチャンネル復号化し、対応するｍビットシンボルを 生成する復号化するチャンネルデコード手段を有する前記チャンネルデコード及 び第１のレベルエラー修正手段と、前記チャンネルデコード手段によって生成さ れた６ビットシンボルのｎビットを取得し、前記コードワードを復号化するエラ ー修正手段と、からなる請求項１に記載の装置。
3. ３．Ｍ個のセンサを選択するための前記データデスメアラ手段は（ａ）１つの場 所のアナログ値と列内のその前者との間の差と、（ｂ）前記センサの間のピッチ が単一である数のユニット内の前記センサに関して前記場所の位置を表す角度φ の正接状の関数と、の積の部分的な合計を計算するための位相ワード発生手段と 、 列の各場所の中央の前記センサに関する位置を計算する修正手段とからなる請求 項２に記載の装置。
4. ４．前記修正手段は前記部分的な合計から前記センサの隣接したセンサ間の前記 角度ψの変化を計算する手段と、 前記部分的な合計から前記場所の第１の場所に関する前記センサの第１のセンサ の位置を計算する手段と、 ψをｋπψだけ増加する手段とからなり、ｋは各場所のセンサの数にほぼ対応す るようになっている請求項３に記載の装置。
5. ５．前記データビットを伝達するためのデータデスメアラ手段は前記中央の近似 値に比例して前記場所の各々の中央にかかる前記センサの対のアナログ値の重み づけを行う手段からなる請求項２に記載の装置。
6. ６．前記シンボル境界制御手段は各シンボルの第１ビット用の各ｍ＋ｚの可能な ビット位置用のスコアを維持し、対応するｍ＋ｚビットシンボルが重みｗを有す る場合はいつでも前記スコアを増加し、対応するｍ＋ｚビットシンボルが重みｗ を有さないときはいつでも前記スコアを減少させ、対応するスコアが所定のスレ ショルドスコアに少なくとも近い場合にはいつでも勝ったビット位置を宣言する ための手段からなる請求項２に記載の装置。
7. ７．前記所定のスレショルドスコアは少なくともほぼ２ｍ＋ｘ−１−１に近い請 求項６に記載の装置。
8. ８．前記スコアを維持するための手段は１つづつ前記スコアを減算し、前記スコ アを２つづつ増加するようになっている請求項６に記載の装置。
9. ９．前記エラー修正手段は、 抹消フラグを伴った各シンボル内のエラーの欠如を検出するためのエラー検出手 段と、 与えられたコードワードの抹消フラグの数から前記エラー検出手段によってエラ ーが発見されなかった場合の抹消フラグの数を引いた値が前記コードワード内の 冗長チェックシンボルの数より小さいスレショルド数ｈを越えているかどうかを 決定するためのコードワードミュートフラグ伝達手段とからなる請求項２に記載 の装置。
10. １０．前記エラー検出装置は前記コードワード内のいかなる位置のエラーの数を も検出し、前記ミュートフラグ伝達手段は前記エラー検出手段によって検出され たエラーの数に抹消箇所の数を加える請求項９に記載の装置。
11. １１．前記アナログ信号を伝達する手段は前記フイルム片上に不透明または透明 な場所を写真的に記録する手段であって、前記列のグループが前記フィルム上の 前記場所の水平列を有し、 前記アナログ信号を取得する前記手段は前記ｍ＋ｚセンサに対応するイメージセ ンサの直線的なアレイを有し、前記アレイは前記水平列の方向にほぼ整合してい る請求項２に記載の装置。
12. １２．前記エラー修正コードは、コードのコードワードのすべてのＣ番目のシン ボルの反転が前記コードの他のコードワードを生成する回文的な（Ａ，Ｂ）コー ドであり、Ｃ＝Ａ及びＢの共通の除数であり、前記コードワード部分は前記コー ドワードのすべてのＣ番目のシンボルからなり、Ｃのような部分がある請求項１ に記載の装置。
13. １３．ｗ＝（ｍ＋ｚ）／２であり、与えられたシンボル内のゼロ及び１ビットの 数が等しい請求項１に記載の装置。
14. １４．前記列クロック発生手段は前記連続したアナログ値の各々がそれからまず 全体の列の平均アナログ値を引くことによって正規化されることを特徴とする請 求項２に記載の装置。
15. １５．チャンネルコードにしたがってｍ＋ｚビットシンボルを生成するためにｍ ビットシンボルの各々をエンコードするための内側エンコーダ手段であって、前 記チャンネルコードが前記ｍ＋ｚビットシンボルの各々が重みｗであることを特 徴とする前記エンコーダ手段と、 連続的な列コードワードをＭビットの連続的な列グループに分割する手段であっ て、前記各連続的な列グループの各々は前記連続的なコードワードの少なくとも いくつかのシンボルからなり、前記列グループは共通して整合したビット位置に よって特徴づけられている、前記連続的なコードワードを分割する手段と、チャ ンネルエンコードシンボルを表すチャンネルにアナログ信号を伝達する手段とか らなり、前記アナログ信号は前記連続的な列グループのＭビットに相応したＭア ナログ値の場所の連続した列に編成されたアナログ値からなる、データチャンネ ルに関して連続したｍビットのコードワードシンボルからなるデータ流を処理す る装置。
16. １６．前記連続的な列の各々のＭ場所の各々でアナログ値を検出するためのＭ＋ Ｎセンサからなるアナログ信号取得装置と、前記連続的な列の各々のＭ場所にほ とんど整合した少なくともＭ個のセンサを前記Ｍ＋Ｎセンサから選択しかつ、 １及び０の２進値に相応して２つの所定のアナログ値の１つに前記選択されたＭ 個のセンサの各々によって検出されたアナログ値の近似値だ基づいたデータビッ ト、及び検出されたアナログ値が前記所定のアナログ値のいずれか一方の所定の スレショルド距離を越えた場合の前記データビットの各々のための抹消ビット、 を伝達するためのデータデスメアラ手段と、重みｗを有するｍ＋ｚビットシンボ ルの数を最大にするために連続したｍ＋ｚビットシンボルの第１ビットとして前 記データビットのすべてのｍ＋ｚ番目のビットを選択し、対応したｍ＋ｚビット シンボルを生成するためのシンボル境界制御手段と、 チャンネルデコード及び第１のレベルのエラー修正手段であって、前記デスメア ラ手段によって生成された対応するｍ＋ｚシンボルが重みｗでなく変更されたシ ンボルを生成するときはいつでも前記デスメアラ手段から対応する抹消ビットを 有する前記データビットを反転させる手段、前記変更されたシンボルが重みｗで ない場合にはいつでもシンボル抹消フラグを伝達する手段、 （ａ）前記デスメアラ手段によって生成された前記シンボルまたは（ｂ）前記変 更されたシンボルのいずれかをチャンネル復号化し、対応するｍビットシンボル を生成するチャンネルデコード手段と、からなる前記チャンネルデコード及び第 １のレベルのエラー修正手段と、からなる請求項１５に記載の装置。
17. １７．Ｍ個のセンサを選択するための前記データデスメアラ手段は、（ａ）１つ の場所のアナログ値と列内のその前者との間の差と、（ｂ）前記センサの間のピ ッチが単一である数のユニット内の前記センサに関して前記場所の位置を表す角 度φの正接状の関数と、の積の部分的な合計を計算するための位相ワード発生手 段と、 列の各場所の中央の前記センサに関する位置を計算する修正手段とからなる請求 項１６に記載の装置。
18. １８．前記修正手段は、前記部分的な合計から前記センサの隣接したセンサ間の 前記角度φの変化を計算する手段と、前記部分的な合計から前記場所の第１の場 所に関する前記センサの第１のセンサの位置を計算する手段と、 ψをｋπφだけ増加する手段とからなり、ｋは各場所のセンサの数にほぼ対応す るようになっている請求項１７に記載の装置。
19. １９．前記データビットを伝達するための前記データデスメアラ手段は前記中央 への近似に比例して前記場所の各々の中央にかかる前記センサの対のアナログ値 の重みづけを行う手段からなる請求項１６に記載の装置。
20. ２０．前記シンボル境界制御手段は各シンボルの第１ビット用の各ｍ＋ｚの可能 なビット位置用のスコアを維持し、対応するｍ＋ｚビットシンボルが重みｗを有 する場合はいつでも前記スコアを増加し、対応するｍ＋ｚビットシンボルが重み ｗを有さないときはいつでも前記スコアを減少させ、対応するスコアが所定のス レショルドスコアに少なくとも近い場合にはいつでも勝ったビット位置を宣言す るための手段からなる請求項１６に記載の装置。