JPH0548639B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体および回路構成用部品等の電子
部品を回路基板上に実装するのに必要なはんだを
供給する方法に関するものである。

〔発明の背景〕 従来の電子部品を回路基板に高密度に実装する
方法においては、その量産性および信頼性の優れ
た方法として、はんだによる面付実装が知られて
いる。この面付実装については、はんだをはんだ
ペーストによる印刷、はんだ槽への部品のデイツ
プ、はんだメツキ（たとえば特開昭52−95169号
公報参照）、はんだ蒸着、マスクを用いたはんだ
ボールの供給および形成したはんだの供給（たと
えば特開昭59−8391号公報参照）等、非常に多く
の方法が既に知られている。然るに従来知られて
いる方法における共通の問題点は、所望のはんだ
を精度良く供給することが困難である。とくに電
子回路装置ではますます小型、高密度化の傾向に
あるため、これに対応して電子部品の端子もます
ます小型になる傾向にあり、同時に上記小型化の
傾向にある端子に対して所望の十分なはんだ量を
供給して接続信頼性を確保することが重要になつ
てきている。これに対して前記した従来のはんだ
供給方法においては、何れの場合においても十分
はんだ量を量産性良く供給することが困難であ
る。たとえば従来多く使用されているはんだペー
スト印刷による場合についてその問題点を第１０
図により説明する。同図に示す如く、従来のはん
だペースト印刷による場合には、半導体チツプ１
と、回路基板２との対向面に夫々端子部３，４を
メラタイズして、これらの間に供給されるはんだ
５により接続端子を形成している。然るに上記の
方法では第１１図に示す如く、今端子３，４のピ
ツチを400μｍ、直径を200μｍとした場合、はん
だペースト６の印刷では印刷厚さを100μｍ以上
にすると、はんだペースト６の流動によりダレが
発生して加熱溶融後はんだブリツジが発生してい
る。このはんだ接続部に必要なはんだ量は接続信
頼性の点から0.005mm³以上必要である。これに対
してはんだペースト６による印刷ではブリツジの
発生しない限界の条件である印刷径200μｍφ、
厚さ100μｍおよびはんだペースト６中のはんだ
体積が50％であることを考慮すると、はんだ体積
は0.0019mm³になる。これは必要なはんだ量0.005
mm³に比較して半分以下になつて接続信頼性が問題
になる。また成形した加工はんだを供給する方法
を使用した場合には、所望のはんだ量を供給する
ことは可能であるが、その反面量産性に乏しくな
る問題がある。

〔発明の目的〕

本発明は上記に述べた従来の問題点を解決し、
微細な持続部分にも十分なはんだの供給を可能に
しこれによつて高信頼性、量産性の優れたはんだ
供給方法を提供することにある。

〔発明の概要〕

本発明は上記の目的を達成するため、半導体集
積回路を形成するためのフオトエツチングプロセ
スが量産性および加工精度を向上できることに着
目し、はんだをシート、蒸着およびメツキにより
全面に均一に供給したのち、フオトエツチングに
よりはんだをパターニングして所望のはんだを残
すことによつてはんだを供給することを特徴とす
るものである。また上記パターニングで残留した
はんだの接着性が十分でない場合には、あらかじ
め半導体ウエハあるいは回路基板の端子部に低融
点のはんだを僅少量供給してそれのみを溶融する
ことによりシート、蒸着およびメツキしたはんだ
を完全に固定し、その後のフオトエツチングによ
るパターンニングを確実なものとすることを特徴
とするものである。

〔発明の実施例〕

以下本発明の実施例を示す図面について説明す
る。第１図は本発明によるはんだ供給法によつて
形成された半導体チツプ実装体の断面図、第２図
ａ〜ｄはその製作手順を示す。第２図ａに示す如
く、回路基板（本実施例においては半導体ウエハ
を指す）２上に形成した200μｍφのCr−Cu薄膜
メタライズ４上にSn、Pbをメタルマスク蒸着に
より順次蒸着し、300μｍφ×1μｍｔの体積の共
晶組成（融点183℃）となるはんだを供給する。
これにロジン系フラツクスを塗布後約200℃に加
熱すると共晶はんだ７を形成する。然る後第２図
ｂに示す如く、上記回路基板２上に約200μｍ厚
さの95wt％Pb６、5wt％Snのはんだシート９
（融点314℃）を積層して再度約200℃に加熱する
と、上記共晶はんだ７のみが溶融して上記はんだ
シート９と反応し、これによつてはんだシート９
を端子部４に固着させる。このはんだシート９上
にフオトレジスト（環化ゴム系、たとえば商品名
KTFR）８をスピンコートして、100℃で30分間
プレーベークする。然るのち、第２図ｃに示す如
く密着露光・現像・ポストベークを行なつてエツ
チング前の状態を得る。ついでエツチングは通常
フオトレジスト膜８の下側にサイドエツジが発生
するので、これを考慮して最小パターン幅を80μ
ｍにしている。またエツチングはエツチング液
（氷酢酸と、過酸水素との混合液）をノズル（図
示せず）から噴射するジエツトスプレ方式を使用
し、かつ回路基板２を水平方向に回転してサイド
エツジの発生を極力抑えるようにしている。さら
にはんだシート９の厚さ200μｍに対して両サイ
ドに約60μｍのサイドエツジが発生するので、最
小パターン部で頂度200μｍ角あるいは200μｍφ
のはんだ柱（6.3〜８×10^-3mm³のはんだ体積）を
残して第２図ｄに示す如き形状のエツチング断面
を形成する。なお、残つたレジスト膜８をゴム系
レジスト剥離剤（たとえば商品名Ｊ−100）によ
つて除去すると、はんだ５が第３図に示す如く角
柱もしくは円柱状に形成されてはんだ５の供給が
完了する。上記回路基板２が半導体ウエハである
ときには、半導体チツプ１にダイシングしたの
ち、回路基板２の接続端子部４に半導体チツプ１
を位置合せして加熱溶融すると、第１図に示す如
く半導体チツプ実装体を形成することができる。
また上記回路基板２にあらかじめ第２図ａに示す
如く共晶はんだ７を僅少量供給して共晶はんだ７
のみを溶融して回路基板２と、はんだ柱５とを接
続すると、はんだ柱５はそのままの形状で回路基
板２に接続することができこれによつて第４図お
よび第５図に示す如き半導体チツプ実装体を形成
することができる。ついで、上記半導体チツプ実
装体について、接続信頼性の最も重要な試験であ
る温度サイクル試験（温度−55℃〜＋150℃、１
サイクル／時間）を行なつた結果、従来の方法に
よつて得られた第１０図に示す半導体チツプ実装
体に対して本実施例により第４図および第５図に
示す半導体チツプ実装体では接続強度が約10倍に
なり非常に優れた接続信頼性を有することがで
き、これによつて本実施例の有効性を確認するこ
とができた。

つぎに本発明の他の一実施例として、フオトエ
ツチングを容易にして多量のはんだを供給するさ
いにあらかじめはんだシート９に切り込みを入れ
た場合につき第６図により説明する。すなわち前
記に述べた如く、第１図に示す半導体チツプ実装
体においては、はんだエツチングのさいにレジス
ト８の下部のはんだシート９にサイドエツジが発
生するため、供給可能なはんだシート９の厚さに
は限度がある。（厚さ約200μｍ位まで）そこで、
本実施例においては、第６図に示す如く、下方部
にあらかじめ切り込み９′を入れたはんだシート
９を積み重ねて前記実施例と同様な方法によつて
半導体チツプ実装体を形成したものである。なお
上記切り込み９′は、厚さ300μｍのはんだシート
９にマルチワイヤソーで高さ200μｍに形成され
ている。このようにして形成された半導体チツプ
実装体を前記実施例と同様な方法で温度サイクル
試験を行なつた結果、従来のものに比較して接続
強度が約20倍になり、前記実施例よりもさらに優
れた接続信頼性を有することが確認された。この
理由は上記はんだシート９の切り込み９′の上端
部における高さｂが短いので、切り込み９′以外
のはんだシート９の高さａを高くとれるためと思
われる。

つぎに本発明のさらに他の一実施例としてはん
だを全面蒸着により供給する方法について第７図
ａ，ｂ，ｃに示す半導体チツプ実装体の製作手順
図により説明する。同図ａに示す如く、回路基板
２上に形成したCr−Cu薄膜メタライズ４上に
Sn、Pbをメタルマスク蒸着により順次蒸着し、
共晶組成となるはんだを供給する。これにロジン
系フラツクスを塗布したのち、加熱して共晶はん
だ７のバンプを形成する。ついで上記回路基板２
上に95wt％Pb、5wt％Snのはんだ組成となるよ
うにPbとSnを順次全面蒸着した後、共晶はんだ
７のバンプのみを再溶融して蒸着したはんだと反
応させ、回路基板２上に固着させる。然る後同図
ｂに示す如く、上記はんだシート１０上にフオト
レジスト８をスピンコートし、100℃で30分間プ
レベークしたのち、密着、露光・現像・ポストベ
ークを行なう。ついでフオトエツチングで所望の
はんだ柱５を残し同図ｃに示す如き形状のエツチ
ング断面を形成し残つたレジスト膜８を剥離剤に
よつて除去すると、はんだ５の供給が完了する。
唯本実施例においては、前記第６図に示す如き切
り込み９′を入れることができない。そのため、
はんだシート１０の厚さは約200μｍ程度に制限
される。

つぎに本発明のさらに他の一実施例としては、
はんだを全面メツキにより供給する方法について
第８図ａ，ｂ，ｃに示す半導体チツプ実装体の製
作手順図により説明する。同図ａに示す如く回路
基板２に形成されたCr−Cu薄膜メタライズ４上
にSnと、Pbとのメタルマスク蒸着により厚さ約
10μｍの低温はんだ層１２を形成する。然る後、
上記低温はんだ層１２上に95wt％Pb、5wt％Sn
の組成となるように、PbとSnを順次電気メツキ
を行つてはんだシート１１を形成し、その後、低
温はんだ層１２のみを溶融して前記電気メツキし
たはんだシート１１と反応させて回路基板２上に
固着させる。ついで同図ｂに示す如く、上記はん
だシート１１上にフオトレジスト８をスピンコー
トし100℃で30分間プレベークしたのち、密着、
露光・現像・ポストベークを行なう。ついで第２
図ｄと同様な方法により同図ｃに示す如くエツチ
ングを行なう。

つぎに本発明のさらに他の一実施例として、ハ
イブリツドICや銅張積層プリント板にはんだを
供給する方法について第９図により説明する。同
図においては前記第２図に示す方法と同様な方法
ではんだシートをフオトエツチングプロセスによ
り所望のはんだ５を残して供給した状態を示して
いる。この方法によると、とくにリードレスチツ
プキヤリアのはんだ接続方法では十分なはんだの
供給が困難であるのを容易に行なうことができ
る。

上記に述べた各実施例においては、半導体チツ
プを回路基板にはんだで実装する場合におけるは
んだ供給方法について述べたが、これに限定され
るものでなく、たとえば部品と部品および基板と
基板をはんだで接続する場合も適用することがで
きることは明らかである。

〔発明の効果〕 本発明は以上述べたる如く、はんだシート、蒸
着およびメツキと、フオトエツチングプロセスと
を組合せて微細な接続部分に十分な量のはんだを
供給すものであるから、高信頼度な電子回路装置
を得ることができ、かつ一括供給であるから量産
性にも優れている。したがつて今後増々高信頼度
で高密度な接続実装を期待でき、計算機およびそ
の他ハイブリツドICの面付実装の技術分野の高
機能化に大いに貢献するものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す半導体チツプ
実装体の断面図、第２図ａ〜ｄはその製作手順を
示す説明図、第３図ははんだの供給状態を示す断
面図、第４図は本発明の他一実施例を示す半導体
チツプ実装体の断面図、第５図はその斜視図、第
６図は本発明はさらに他の一実施例を示す半導体
チツプ実装体の断面図、第７図ａ〜ｃは本発明の
他の一実施例を示す半導体チツプ実装体の製作手
順を示す説明図、第８図ａ〜ｃは本発明のさらに
他の一実施例を示す半導体チツプ実装体の製作手
順を示す説明図、第９図は本発明の一実施例を示
すハイブリツドIC上のはんだの供給状態を示す
斜視図、第１０図は従来の半導体チツプ実装体の
断面図、第１１図は従来のはんだペースト印刷法
による印刷後のはんだ供給状態を示す断面図であ
る。 １……半導体チツプ、２……回路基板、３，４
……端子部、５……はんだ、６……はんだペース
ト、７……共晶はんだ、８……フオトレジスト、
９，１０，１１……はんだシート、１２……はん
だ層。

Claims (1)

1. 【特許請求の範囲】 １ 半導体ウエハおよび回路基板等に使用される
   端子部に、これの接続のためはんだを供給する方
   法において、前記半導体ウエハおよび回路基板等
   の端子部に低融点はんだを介してシート状の高融
   点のはんだを積み重ね、上記低融点はんだを溶融
   するまで加熱して上記高融点のはんだを半導体ウ
   エハおよび回路基板等に固定し、上記端子部以外
   の高融点のはんだをエツチングにより除去して所
   望のはんだを供給することを特徴とするはんだ供
   給方法。 ２ 半導体ウエハおよび回路基板等に使用される
   端子部に、これの接続のためにはんだを供給する
   方法において、前記半導体ウエハおよび回路基板
   全面にはんだを蒸着し、前記端子部以外のはんだ
   をエツチングにより除去して所望のはんだを供給
   することを特徴とするはんだ供給方法。 ３ 半導体ウエハおよび回路基板等に使用される
   端子部に、これの接続のためにはんだを供給する
   方法において、前記半導体ウエハおよび回路基板
   全面に低融点のはんだを薄く蒸着し、その上に高
   融点の組成となるはんだメツキを行なつたのち、
   加熱して低融点のはんだのみを溶融し、端子部以
   外のはんだをエツチングにより除去して所望のは
   んだを供給することを特徴とするはんだ供給方
   法。