JPS61144095A - はんだ供給方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体および回路構成用部品等の電子部品を回
路基板上に実装するのに必要なはんだを供給する方法に
関するものである。

〔発明の背景〕

従来の電子部品を回路基板に高密度に実装する方法にお
いては、その量産性および信頼性の優れた方法として、
はんだによる面付実装が知られている。この面付実装に
ついては、はんだをはんだペーストによる印刷、はんだ
槽への部品のディラグ、はんだメッキ（たとえば％開開
５２−９５１６９号公報参照）、はんだ蒸着、Ｙスフを
用いたはんだポールの供給および形成したはんだの供給
（たとえば特開昭５９−８３９１号公報参照）等、非常
に多くの方法が既に知られている。然るに従来知られて
いる方法における共通の問題点は、所望のはんだを精度
良く供給することが困難である。とくに電子回路装置で
はますます小型、高密度化の傾向にあるため、これに対
応して電子部品の端子もますます小型になる傾向にあシ
、同時に上記小型化の傾向にある端子に対して所望の十
分なはんだ量を供給して接続信頼性を確保することが重
要になってきている。これに対して前記した従来、のけ
んだ供給方法においては、何れの場合においても十分は
はんだ量を量産性良く確保することが困難である。たと
えば従来多く使用されているはんだペースト印刷による
場合について第１０図によシ説明する。同図に示す如く
、従来のはんだペースト印刷による場合には、半導体チ
ップ１と、回路基板２との対向面に夫々端子部３．４を
メタイライズして、これらの間に介挿されるはんだ５の
接続端子を形成している。然るに上記の方法では第１１
図に示す如く、今端子３．４のピッチを４００μｍ、直
径を２００μｍとした場合、はんだペースト６の印刷で
は印刷厚さを１００μｍ以上にすると、はんだペースト
６の流動によ）ダレが発生して加熱溶融後はん−だブリ
ッジが発生している。このはんだ接続部に必要なはんだ
量は接続信頼性の点からｏ、ｏｏｓ−以上必要である。

これに対してはんだペースト６による印刷ではブリッジ
の発生しない限界の条件である印刷径２００μｍφ、厚
さ１００μｍおよびはんだペースト６中のはんだ体積が
５０％であることを考慮すると、はんだ体積は０１００
１９−になる。これは必要なはんだ量ｏ、ｏｏｓ−に比
較して半分以下になって接続信頼性が問題になる。また
成形した加工はんだを供給する方法を使用した場合には
、所望のはんだ量を供給することは可能であるが、その
反面量産性に乏しくなる問題がある。

〔発明の目的〕

本発明は上記に述べた従来の問題点を解決し、微細な接
続部分にも十分なはんだの供給を可能にしこれによって
高信頼性、量産性の優れたはんだ供給方法を提供するこ
とにある。

〔発明の概要〕

本発明は上記の目的を達成するため、半導体集積回路を
形成するためのフォトエツチングプロセスが量産性およ
び加工精度の向上できることに着目し、はんだをシート
、蒸着およびメッキによシ全面的に均一に供給したのち
、フォトエッチングによりはんだをバターニングして所
望のはんだを残すことによってはんだを供給することを
特徴とするものである。また上記バター三ングで残留し
たはんだの接着性が不十分でない場合には、あらかじめ
半導体ウェハあるいは回路基板の端子部に低融点のはん
だを僅少量供給してそれのみを溶融することによシシー
ト、蒸着およびメッキしたはんだを完全に固定し、その
後のフォトエツチングによるパターンニングを確実なも
のとすることを特徴とするものである。

〔発明の実施例〕

以下本発明の実施例を示す図面について説明する。第１
図は本発明によるはん虻供給法によって形成された半導
体チップ実装体の断面図、第２図（ａ）〜（ｄ）はその
製作手順を示す。第２図（ａ）に示す如く、半導体ウェ
ハ２上に形成した２００μｍφのＣｒ　−Ｃｕ薄膜メタ
ライズ４上ＫＳｎ、Ｐｂをメタルマスク蒸着によ）順次
蒸着し、３００μｍφｘ１μｍｔの体積の共晶組成（融
点１８３°Ｃ）となるはんだを供給する。

これにロジン系フラックスを塗布後約２００°ＣＫ加熱
すると共晶はんだ７を形成する。然る後第２図Ｔｂ）に
示す如く、上記半導体９エバ２上に約２００μｍの厚さ
の９５ｗｔチＰ６，５ｗｔチ８ｎのはんだシート９（融
点３１４°Ｃ）を積層して再度的２００°Ｃに加熱する
と、上記共晶はんだ７のみが溶融して上記はんだシート
９と反応し、これによってはんだシート９を端子部４に
固着させる。このはんだシート９上にフォトレジスト（
環化ゴム系、たとえば商品名ＫＴＦＲ）８をスピンコー
ドして、１００°Ｃで（資）分間プレーベークする。然
るのち、第２図（Ｃ）に示す如く密着露先・現像・ボス
トベークを行なってエツチング前の状態を得る。ついで
エツチングは通常フォトレジスト膜８の下側にサイドエ
ツジが発生するので、これを考慮して最小パターン幅を
８０μｍにしている。　またエツチングはエツチング液
（氷酢酸と、過酸水素との混合液）をノズル（図示せず
）から噴射するジェットスプレ方式を使用し、かつ基板
あるいは半導体９エバ２を水平方向に回転してサイドエ
ッチの発生を極力抑えるようにしている。さらＫはんだ
シート９の厚さ２００μｍに対して両サイドに約６０μ
ｍのサイドエツジが発生するので、最小パターン部で頂
度２００μｍ角あるいは２００μｍφのはんだ柱（６，
３〜８×１Ｏ−３−のはんだ体積）を残して第２図（ｄ
）に示す如き形状のエツチング断面を形成する。

なお、残ったレジスト膜８をゴム系レジスト剥離剤（た
とえば商品名Ｊ−１００）によって除去すると、はんだ
５が第３図に示す如く角柱もしくは円柱状に形成されて
はんだ５の供給が完了する。上記基板２が半導体ウェハ
のときには、チップｌにダイシングしたのち、回路基板
２の接続端子部４にチップｌを位置合せして加熱溶融す
ると、第１図に示す如く半導体チップ実装体を形成する
ことができる。また上記回路基板２にあらかじめ第２図
（ａ）に示す如く共晶はんだ７を僅少量供給して共晶は
んだ７のみを溶融して回路基板２と、はんだ柱５とを接
続すると、はんだ柱５はそのままの形状で回路基板２に
接続することができこれによって第４図および第５図に
示す如き半導体チップ実装体を形成することができる。

ついで、上記半導体チップ実装体について、接続信頼性
の最も重要な試験である温度サイクル試験（温度−５５
℃〜＋１５０°Ｃ１１サイクル／時間）を行なった結果
、従来の方法によって得られた第１０図に示す半導体チ
ップ、実装体に対して本実施例によシ第４図および第５
図に示す半導体チップ実装体では約１０倍になシ非常に
優れた接続信頼性を有することができ、これによって本
実施例の有効性を確認することができた。

つぎに本発明の他の一実施例として、フォトエツチング
を容易にして多量のはんだを供給するさいにあらかじめ
はんだシート９に切シ込みを入れた場合につき第６図に
より説明する。すなわち前記に述べた如く、第１図に示
す半導体チップ実装体においては、はんだエツチングの
さいにレジスト８の下部のはんだ５にサイドエッチが発
生する丸め、供給可能なはんだシート９の厚さには自ら
限度がある。（厚さ約２００μｍ位まで）そこで、本実
施例においては、第６図に示す如く、下方部にあらかじ
め切シ込み９′を入れたはんだシート９を積重して前記
実施例と同様な方法によって半導体チップ実装体を形成
したものである。なお上記切シ込み９′は、厚さ３００
μｍのはんだシート９にマルチワイヤソで厚さ２００μ
ｍ、高さ３００μｍの大きさに形成されている。このよ
うにして形成された半導体チップ実装体を前記実施例と
同様な方法で温度サイクル試験を行なった結果、従来の
ものに比較して約加倍になシ、前記実施例よシもさらに
優れた接続信頼性を有することが確認された。この理由
は上記はんだシート９の切シ込み９′の上端部における
高さｂが短いので、切シ込み９′以外のはんだシート９
の高さａを高くとれるためと思われる。

つぎに本発明のさらに他の一実施例としてはんだを全面
蒸着によシ供給する方法について第７図（ａ）　（ｂ）
　（Ｃ）に示す半導体チップ実装体の製作手順図によシ
説明する。同図（ａ）　Ｋ示す如く、回路基板２上に形
成したＣｒ−Ｃｕ薄膜メタライズ４上Ｋ　ａｎ、　Ｐｂ
ｔメタルマスク蒸着によ）順次蒸着し、共晶組成となる
はんだを供給する。これにロジン系フラックスを塗布し
たのち、加熱して共晶はんだバンプ７を形成する。つい
で上記回路基板２上に９５ｗｔチＰｂ。

５ｗｔ％Ｓｎのはんだシート１０を積重し、これを全面
蒸着して共晶はんだ７のみを溶融して回路基板２上に固
着させる。然る後同図（ｂ）に示す如く、上記はんだシ
ート１０上に７オトレジスト８をスピンコードし、１０
０°Ｃで３０分間プレベークしたのち、密着。

１１光・現像・ポストベークを行なう。ついでフォトエ
ツチングで所望のはんだ柱５を残し同図（ｃ）　Ｋ示す
如き形状のエツチング断面を形成し残ったレジスト膜８
を剥離剤によって除去すると、はんだ５の供給が完了す
る。唯本実施例においては、前記第６図に示す如き切シ
込み９′を入れることができない。そのため、はんだシ
ート１０の厚さは約２００μｍ位度に制限される。

つぎに本発明のさらに他の一実施例として、はんだを全
面メッキによシ供給する方法について第８図（ａ）　（
ｂ）　（ｃ）　Ｋ示す半導体チップ実装体の製作手順図
によシ説明する。同図（ａ）に示す如く回路基板２に形
成されたＣｒ−Ｃｕ薄膜メタライズ４上に８ｕと、Ｐｂ
とのメタルマスク蒸着によシ厚さ約ｌＯμｍの低温はん
だ層νを形成する。然る稜、上記低温はんだ層ルを電極
として９５ｗｔ％Ｐｂ、　５ｗｔチＳｎの共晶組成とな
るはんだシート１１を積重したのち、Ｐｂと、Ｓｎとの
電気メッキを行なって上記低温はんだ層ｎを溶融しては
んだシート１１を反応し、これＫよってはんだシート１
１を回路基板２上に固着させる。ついで同図（ｂ）に示
す如く、上記はんだシート１１上にフォトレジスト８を
スピンコートレ００℃で加分間プレベークしたのち、密
着、露光・現像・ポストベークを行なう。ついで第２図
（ｄ）と同様な方法によシ同図（Ｃ）に示す如くエツチ
ングを行なう。

つぎに本発明のさらに他の一実施例として、ハイブリッ
ドＩＣや銅張積層プリント板にはんだを供給する方法に
ついて第９図によプ説明する。同図においては前記第２
図に示す方法と同様な方法ではんだシートをフォトエツ
チングプロセスによ）所望のはんだ５を残して供給した
状態を示している。この方法によると、とくにリードレ
スチップキャリヤのはんだ接続方法では十分なはんだの
供給が困難であるのを容易に行なうことができる。

上記に述べた各実施例においては、半導体チップを回路
基板にはんだで実装する場合におけるはんだ供給方法に
ついて述べたが、これに限定されるものでなく、たとえ
ば部品と部品および基板と・基板をはんだで接続する場
合も適用することができることは明らかである。

〔発明の効果〕

本発明は以上述べたる如く、はんだシート、蒸着および
メツ中と、フォトエツチングプロセスとを組合せて微細
な接続部分に十分な量のはんだを供給するものであるか
ら、高信頼度な電子回路装置を得ることができ、かつ一
括供給であるから量産性にも優れている。したがって今
後増々高信頼度で高密度な接続実装を期待でき、計算機
およびその他ハイブリッドＩＣの面付実装の技術分野の
高機能化に大いに貢献するものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す半導体チップ実装体の
断面図、第２図（ａ）〜（ｃｏｉその製作手順を示す説
明図、第３図ははんだの供給状態を示す断面図、第４図
は本発明の他−実施例を示す半導体チップ実装体の断面
図、第５図はその斜視図、第６図は本発明はさらに他の
一実施例を示す半導体チップ実装体の断面図、第７図（
ａ）〜（Ｃ）は本発明の他の一実施例を示す半導体チッ
プ実装体の製作手順を示す説明図、第８図（ａ）〜（Ｃ
）は本発明のさらに他の一実施例を示す半導体チップ実
装体の製作手順を示す説明図、第９図は本発明の一実施
例を示すハイブリッドＩＣ上のはんだの供給状態を示す
斜視図、第１θ図は従来の半導体チップ実装体の断面図
、第１１図は従来のはんだペースト印刷法による印刷後
のはんだ供給状態を示す断面図である。 ｌ・・・半導体チップ、２・・・回路基板、３．４・・
・端子部、５・・・はんだ、６・・・はんだペースト、
７・・・共晶はんだ、８・・・フォトレジスト、’　９
　、１０．１１・・・はんだシート、ｎ・・・はんだ層
。 代理人　弁理士　秋　本　正　実 第１図 嘗 第２図 第３図 第４図 第５図 第６図 第７図 第９図 第１０図 第１１図

Claims (1)

1. 【特許請求の範囲】 １、半導体ウェハおよび回路基板等に使用される端子部
   に、これの接続のためはんだを供給する方法において、
   前記半導体ウェハおよび回路基板等の端子部に低融点は
   んだを介してシート状の高融点のはんだを介挿し、上記
   低融点はんだを溶融するまで加熱して上記高融点のはん
   だを半導体ウェハおよび回路基板等に固定し、上記端子
   部以外の高融点のはんだをエッチングにより除去して所
   望のはんだを供給することを特徴とするはんだ供給方法
   。 ２、半導体ウェハおよび回路基板等に使用される端子部
   に、これの接続のためにはんだを供給する方法において
   、前記半導体ウェハおよび回路基板全面にはんだを蒸着
   し、前記端子部以外のはんだをエッチングにより除去し
   て所望のはんだを供給することを特徴とするはんだ供給
   方法。 ３、半導体ウェハおよび回路基板等に使用される端子部
   に、これの接続のためにはんだを供給する方法において
   、前記半導体ウェハおよび回路基板全面に低融点のはん
   だを薄く蒸着し、その上に高融点の組成となるはんだメ
   ッキを行なつたのち、加熱して低融点のはんだのみを溶
   融し、端子部以外のはんだをエッチングにより除去して
   所望のはんだを供給することを特徴とするはんだ供給方
   法。