JPH0548583U - スナバ回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、ＧＴＯの通電電流が所定値以下の
場合はスナバ回路損失を低減出来、ＧＴＯの通電電流が
過電流となった場合はスナバコンデンサの容量を増加で
きるスナバ回路を提供することを目的とする。 【構成】 ＧＴＯに並列接続されるスナバダイオ―ドと
第１のスナバコンデンサとの直列回路と、前記スナバダ
イオ―ドに並列接続されるスナバ抵抗とから成るスナバ
回路において、前記第１のスナバコンデンサに並列接続
される半導体スイッチング素子と第２のスナバコンデン
サとからなる直列回路と、前記第２のスナバコンデンサ
に並列接続される放電抵抗と、前記ＧＴＯの通電電流を
検出し、当該通電電流が所定値以上の場合に、前記半導
体スイッチング素子をオン状態にする手段を具備したこ
とを特徴とするスナバ回路。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、自己消弧形半導体素子（以下単にＧＴＯと記す）のスナバ回路に関 する。

【０００２】

【従来の技術】

図２は従来のＧＴＯのスナバ回路１０の構成図である。同図において、１はＧ ＴＯ、２はスナバダイオ―ド、３はスナバコンデンサ、４はスナバ抵抗、９は回 路の浮遊インダクタンスである。

【０００３】 次に上記構成によるスナバ回路の動作について説明する。ＧＴＯ１がオン状態 からオフ状態になると、今までＧＴＯ１に流れていた電流はスナバダイオ―ド２ 及びスナバコンデンサ３を通して流れるため、スナバコンデンサ３は充電される 。この充電電圧Ｖc は概略次式で求めることができる。

【０００４】 ここでＶB は図示していない電源電圧、ＩTGQ はＧＴＯ１の遮断電流、ＬS は 回路の浮遊インダクタンス、ＣS はスナバコンデンサ３の静電容量である。次に ＧＴＯ１がオフ状態からオン状態になるとＧＴＯ１がタ―ンオフ時にスナバコン デンサ３に蓄えられたエネルギが全てスナバ抵抗４で消費される損失ＰS は概略 次式で示される。 ここでｆはＧＴＯ１のスイッチング周波数、ＶC は（１）式で求まるタ―ンオ フ時の最大電圧である。

【０００５】

【考案が解決しようとする課題】

一般にＧＴＯが遮断可能な電流値は図３に示すようにスナバコンデンサ容量に 比例して大きくなる。又ＧＴＯを用いた装置では、一般に過負荷時等の過電流で もＧＴＯが十分遮断できるようスナバコンデンサ３の静電容量ＣS が選定される 。例えば装置の定格負荷時、ＧＴＯの遮断電流ＩTGQ がＩ1 とすると過負荷時等 の過電流として２倍程度即ちＩ2 を遮断できるスナバコンデンサ３の静電容量（ 図３ではＣ2 ）が選定されるのが普通である。従って、このようにスナバコンデ ンサの静電容量ＣS が選定された従来のスナバ回路では、定格負荷以下で運転す る場合でも大きなスナバ回路損失を発生し、装置の効率が低下するという問題が あった。 本考案はこのような問題を解決するためになされたもので低損失なＧＴＯのス ナバ回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】

前記目的を達成するため、本考案のスナバ回路は、ＧＴＯに並列接続されるス ナバダイオ―ドと第１のスナバコンデンサとの直列回路と、前記スナバダイオ― ドに並列接続されるスナバ抵抗とから成るスナバ回路において、前記第１のスナ バコンデンサに並列接続される半導体スイッチング素子と第２のスナバコンデン サとからなる直列回路と、前記第２のスナバコンデンサに並列接続される放電抵 抗と、前記ＧＴＯの通電電流を検出し、当該通電電流が所定値以上の場合に、前 記半導体スイッチング素子をオン状態にする手段を具備したことを特徴とするも のである。

【０００７】

【作用】

ＧＴＯの通電電流が所定値よりも小さい場合は、第２のスナバコンデンサと直 列接続されている半導体スイッチング素子をオフ状態であるためスナバ回路のコ ンデンサは第１のスナバコンデンサのみ寄与し、ＧＴＯの通電電流が所定値を超 えると第２のスナバコンデンサと直列接続されている半導体スイッチング素子を オン状態にするためスナバ回路のコンデンサは第１のスナバコンデンサと第２の スナバコンデンサの両方が寄与する。従って、ＧＴＯの通電電流が所定値よりも 小さい場合はスナバ回路の損失を低減でき、又過電流を確実に遮断することも出 来る。

【０００８】

【実施例】

以下本考案の一実施例を図２と同一部に同一記号を付して示す図１の構成図を 参照して説明する。尚、図１では主スイッチング素子としてＧＴＯ１から成る装 置の１ア―ム分のみを便宜上図示し、又、電源負荷等は省略している。

【０００９】 図１において、５は第２のスナバコンデンサ、６はサイリスタ、７は第２のス ナバコンデンサ５の放電抵抗、１１は電流検出器、１２はＧＴＯの通電電流Ｉ0 即ち、電流検出器１１の出力Ｉ1 が装置の最大過負荷電流より小さい所定値ＩK （例えば定格出力電流程度）以上がどうかを判定する過電流検出器でＩ1 ≧ＩK で過電流検出器１２の出力信号Ｓ1 は論理「１」となる。１３は過電流検出器１ ２の出力信号Ｓ1 が論理「１」の時だけサイリスタ６にゲ―ト信号Ｓ2 を出力す るゲ―ト発生回路である。尚、第１のスナバコンデンサ３の静電容量は、所定値 ＩK をＧＴＯ１が遮断可能な値に、又、第２のスナバコンデンサ５の静電容量は 第１のスナバコンデンサ３と並列接続された場合、前記装置の最大過負荷電流を ＧＴＯ１が遮断可能な値にそれぞれ選定されているものとする。

【００１０】 まず、ＧＴＯ１の通電電流が所定値より小さい場合は、過電流検出器１２は動 作しないのでサイリスタ６にはゲ―ト信号が与えられない。従って、サイリスタ ６はオンせずＧＴＯ１のスナバコンデンサとしては、第１のスナバコンデンサ３ だけが寄与する。

【００１１】 次にＧＴＯ１の通電電流が所定値ＩK 以上の場合は、過電流検出器１２が動作 し、サイリスタ６にゲ―ト信号Ｓ2 が与えられサイリスタ６がオンする。従って 、ＧＴＯ１のスナバコンデンサとしては、第１のスナパコンデンサ３と第２のス ナバコンデンサ５が寄与し、ＧＴＯ１は過電流を遮断可能とする。サイリスタ６ はＧＴＯ１の通電電流が所定値より小さくなった後、第２のスナバコンデンサ５ がＧＴＯ１のタ―ンオフ時の最大電圧まで充電された時に自然消弧する。

【００１２】 前述実施例では、スナバ回路に使用する半導体スイッチング素子として、サイ リスタを使用した場合を例について述べたがＧＴＯ等他の半導体スイッチング素 子を使用しても良い。また、本考案のスナバ回路内の半導体スイッチング素子を オンオフさせるＧＴＯの通電電流は、オンする場合もオフする場合もほぼ同じ値 として説明したが、ヒステリシスを持たせサイリスタがオンした後のオフさせる 電流値をオンさせる電流値より低くしても良い。

【００１３】

【考案の効果】

以上説明のように、本考案によれば、従来のスナバ回路に比べ、通常運転時ス ナバコンデンサ容量が小さいので低損失のスナバ回路を提供することが可能で、 装置の効率改善に大きく寄与する。特に本考案は通常の負荷電流と最大負荷電流 との差が大きい場合スナバコンデンサ容量をより小さく選定できるので、その効 果を発揮することができる。

【図面の簡単な説明】

【図１】本考案の一実施例を示すスナバ回路の構成図。

【図２】従来のスナバ回路の構成図。

【図３】ＧＴＯの遮断電流とスナバコンデンサの静電容
量の関係を示した特性図。

【符号の説明】

１ …ＧＴＯ ２ …
スナバダイオード ３ …第１のスナバコンデンサ ４ …
スナバ抵抗 ５ …第２のスナバコンデンサ ６ …
サイリスタ ７ …放電抵抗 １０ …
スナバ回路 １１ …電流検出器 １２ …
過電流検出器 １３ …サイリスタのゲート発生回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ＧＴＯに並列接続されるスナバダイオ―
   ドと第１のスナバコンデンサとの直列回路と、前記スナ
   バダイオ―ドに並列接続されるスナバ抵抗とから成るス
   ナバ回路において、前記第１のスナバコンデンサに並列
   接続される半導体スイッチング素子と第２のスナバコン
   デンサとからなる直列回路と、前記第２のスナバコンデ
   ンサに並列接続される放電抵抗と、前記ＧＴＯの通電電
   流を検出し、当該通電電流が所定値以上の場合に、前記
   半導体スイッチング素子をオン状態にする手段を具備し
   たことを特徴とするスナバ回路。