JP2966149B2 - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JP2966149B2 JP2966149B2 JP3174914A JP17491491A JP2966149B2 JP 2966149 B2 JP2966149 B2 JP 2966149B2 JP 3174914 A JP3174914 A JP 3174914A JP 17491491 A JP17491491 A JP 17491491A JP 2966149 B2 JP2966149 B2 JP 2966149B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- self
- diode
- circuit
- power converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、自己消弧形半導体素
子のターンオフ時に、アノードリアクトルの電圧を一定
範囲に保ち、自己消弧形半導体素子のターンオフ時の過
電圧を抑制出来る電力変換装置に関する。
子のターンオフ時に、アノードリアクトルの電圧を一定
範囲に保ち、自己消弧形半導体素子のターンオフ時の過
電圧を抑制出来る電力変換装置に関する。
【０００２】
【従来の技術】この発明の技術に関係する従来技術とし
て、図５に、抵抗によりアノードリアクトルのエネルギ
を消費する電力変換装置の一構成例を示す。図５は、自
己消弧形半導体素子（以下単に、ＧＴＯと記す）を用
た、インバータの直流電圧源に接続された上下２ア―ム
の構成を示した例である。
て、図５に、抵抗によりアノードリアクトルのエネルギ
を消費する電力変換装置の一構成例を示す。図５は、自
己消弧形半導体素子（以下単に、ＧＴＯと記す）を用
た、インバータの直流電圧源に接続された上下２ア―ム
の構成を示した例である。
【０００３】アノ―ドリアクトル（以下単にＡＬと記
す）１には、抵抗３５とダイオード２の直列回路が、並
列に接続されている。抵抗３５が接続されたＡＬ１の一
端は直流電源２１の正側に接続されている。ＡＬ１の他
端は、ＧＴＯ１１ａのアノードに接続されている。ＧＴ
Ｏ１１ａには、ダイオード１２ａが逆並列に接続されて
いる。ＧＴＯ１１ａには更にスナバ回路１３ａが並列に
接続されている。ＧＴＯ１１ａのカソードは出力端子２
２、及びＧＴＯ１１ｂのアノードに接続されている。Ｇ
ＴＯ１１ｂにも、ＧＴＯ１１ａと同様にダイオード１２
ｂが逆並列に接続されており、又、スナバ回路１３ｂが
並列に接続されている。ＧＴＯ１１ｂのカソードは、直
流電源２１の負側に接続されている。
す）１には、抵抗３５とダイオード２の直列回路が、並
列に接続されている。抵抗３５が接続されたＡＬ１の一
端は直流電源２１の正側に接続されている。ＡＬ１の他
端は、ＧＴＯ１１ａのアノードに接続されている。ＧＴ
Ｏ１１ａには、ダイオード１２ａが逆並列に接続されて
いる。ＧＴＯ１１ａには更にスナバ回路１３ａが並列に
接続されている。ＧＴＯ１１ａのカソードは出力端子２
２、及びＧＴＯ１１ｂのアノードに接続されている。Ｇ
ＴＯ１１ｂにも、ＧＴＯ１１ａと同様にダイオード１２
ｂが逆並列に接続されており、又、スナバ回路１３ｂが
並列に接続されている。ＧＴＯ１１ｂのカソードは、直
流電源２１の負側に接続されている。
【０００４】ＧＴＯ１１ａがターンオフすると、それま
でＡＬ１を流れていた電流は減少を始め、その電流変化
率に比例した電圧がＡＬ１ａの両端に生じる。この電圧
によりダイオード２がターンオンし、ダイオード２、抵
抗３５、ＡＬ１の経路で循環電流が流れる。この循環電
流により、ＡＬ１に蓄積されていたエネルギは、抵抗３
５で消費される。抵抗３５により、ＡＬ１の両端の電圧
は、その上昇が抑制され、ＧＴＯ１１ａ，１１ｂ及びそ
の他の主回路に、過電圧が加わることが防がれる。
でＡＬ１を流れていた電流は減少を始め、その電流変化
率に比例した電圧がＡＬ１ａの両端に生じる。この電圧
によりダイオード２がターンオンし、ダイオード２、抵
抗３５、ＡＬ１の経路で循環電流が流れる。この循環電
流により、ＡＬ１に蓄積されていたエネルギは、抵抗３
５で消費される。抵抗３５により、ＡＬ１の両端の電圧
は、その上昇が抑制され、ＧＴＯ１１ａ，１１ｂ及びそ
の他の主回路に、過電圧が加わることが防がれる。
【０００５】図６は、スナバ回路１３の一構成例であ
る。スナバコンデンサ５１とスナバ抵抗５２を直列接続
し、更にスナバ抵抗５２に図示極性のスナバダイオード
５３を並列接続して構成している。スナナバ回路１３の
端子ＡはＧＴＯ１１ａのアノードに、端子ＢはＧＴＯ１
１ａのカソードに接続される。
る。スナバコンデンサ５１とスナバ抵抗５２を直列接続
し、更にスナバ抵抗５２に図示極性のスナバダイオード
５３を並列接続して構成している。スナナバ回路１３の
端子ＡはＧＴＯ１１ａのアノードに、端子ＢはＧＴＯ１
１ａのカソードに接続される。
【０００６】
【発明が解決しようとする課題】以上のような従来の電
力変換装置には、下記のような欠点があった。
力変換装置には、下記のような欠点があった。
【０００７】図５において、ＡＬ１の電流の減衰は、時
定数τ＝Ｌ／Ｒに比例する。スイッチング周波数の高い
回路で、ＡＬ１の電流の減衰を速くするためには、抵抗
３５の値を大きくしなければならない。一方、電流遮断
時ＡＬ１の両端に発生する電圧は、遮断電流及び抵抗３
５の大きさに比例する。
定数τ＝Ｌ／Ｒに比例する。スイッチング周波数の高い
回路で、ＡＬ１の電流の減衰を速くするためには、抵抗
３５の値を大きくしなければならない。一方、電流遮断
時ＡＬ１の両端に発生する電圧は、遮断電流及び抵抗３
５の大きさに比例する。
【０００８】従って、スイッチング周波数が高く遮断電
流の大きい回路では、ＡＬ１の両端に発生する電圧が大
きくなり、ＧＴＯ１１ａのタ―ンオフ時の電圧が過電圧
となる。
流の大きい回路では、ＡＬ１の両端に発生する電圧が大
きくなり、ＧＴＯ１１ａのタ―ンオフ時の電圧が過電圧
となる。
【０００９】本発明は上記の欠点を除去するためになさ
れたもので、ＡＬの電流エネルギを速やかに吸収し、
又、自己消弧形半導体素子に過渡的に印加される過電圧
を抑制できる電力変換装置を提供することを目的とす
る。
れたもので、ＡＬの電流エネルギを速やかに吸収し、
又、自己消弧形半導体素子に過渡的に印加される過電圧
を抑制できる電力変換装置を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明は上記の目的を達
成すために、少くとも直流電源の正極側に接続される自
己消弧形半導体素子に直列にアノ―ドリアクトルを接続
して成る電力変換装置において、前記アノ―ドリアクト
ルに並列接続されるスイッチング素子と抵抗器から成る
直列回路と、該直列回路に並列接続されるコンデンサ
と、前記アノ―ドリアクトルの両端の電圧が所定値を越
えた時前記スイッチング素子にオン指令を与え所定値を
低下した時オフ指令を与える回路を備えたことを特徴と
する。
成すために、少くとも直流電源の正極側に接続される自
己消弧形半導体素子に直列にアノ―ドリアクトルを接続
して成る電力変換装置において、前記アノ―ドリアクト
ルに並列接続されるスイッチング素子と抵抗器から成る
直列回路と、該直列回路に並列接続されるコンデンサ
と、前記アノ―ドリアクトルの両端の電圧が所定値を越
えた時前記スイッチング素子にオン指令を与え所定値を
低下した時オフ指令を与える回路を備えたことを特徴と
する。
【００１１】
【作用】前述のように、構成することにより、アノード
リアクトルの両端の電圧が所定値を越えた時前記スイッ
チング素子をターンオンし、所定値を低下した時にター
ンオフすることにより、アノードリアクトルの両端の電
圧を所望範囲内に保つことができる。
リアクトルの両端の電圧が所定値を越えた時前記スイッ
チング素子をターンオンし、所定値を低下した時にター
ンオフすることにより、アノードリアクトルの両端の電
圧を所望範囲内に保つことができる。
【００１２】
【実施例】以下、本発明の一実施例を図１の構成図を参
照して説明する。
照して説明する。
【００１３】ＡＬ１の一端は直流電源２１の正側に接続
されている。又、この端子は、電圧抑制回路３に接続さ
れている。ＡＬ１の他端は自己消弧形半導体素子１１ａ
のアノ―ドに接続されている。又、この端子は、ダイオ
―ド２のアノ―ドに接続されている。ダイオ―ド２は電
圧抑制回路３の前記と違う端子に接続されている。上記
以外の構成は、図５と同じ構成であるので説明は省略す
る。図２は、本実施例で使用される電圧抑制回路３の一
構成例である。
されている。又、この端子は、電圧抑制回路３に接続さ
れている。ＡＬ１の他端は自己消弧形半導体素子１１ａ
のアノ―ドに接続されている。又、この端子は、ダイオ
―ド２のアノ―ドに接続されている。ダイオ―ド２は電
圧抑制回路３の前記と違う端子に接続されている。上記
以外の構成は、図５と同じ構成であるので説明は省略す
る。図２は、本実施例で使用される電圧抑制回路３の一
構成例である。
【００１４】入力端子Ｐには、分圧器３１ｂ、抵抗３
５、及びコンデンサ３７が接続されている。分圧器３１
ｂの他端は、電圧比較器３２、分圧器３１ａの一端子に
接続されている。電圧比較器３２には、更に基準電圧３
３が接続されている。電圧比較器３２の出力は、ゲ―ト
制御回路３４に接続されている。ゲ―ト制御回路３４
は、自己消弧形半導体素子３６のゲ―トに接続されてい
る。自己消弧形半導体素子３６のコレクタは、前記抵抗
３５の他端に接続されている。入力端子Ｎは前記分圧器
３１ａの他端、自己消弧形半導体素子３６のエミッタ、
前記コンデンサ３７の他端に接続されている。
５、及びコンデンサ３７が接続されている。分圧器３１
ｂの他端は、電圧比較器３２、分圧器３１ａの一端子に
接続されている。電圧比較器３２には、更に基準電圧３
３が接続されている。電圧比較器３２の出力は、ゲ―ト
制御回路３４に接続されている。ゲ―ト制御回路３４
は、自己消弧形半導体素子３６のゲ―トに接続されてい
る。自己消弧形半導体素子３６のコレクタは、前記抵抗
３５の他端に接続されている。入力端子Ｎは前記分圧器
３１ａの他端、自己消弧形半導体素子３６のエミッタ、
前記コンデンサ３７の他端に接続されている。
【００１５】次に図１を参照して本発明の動作を説明す
る。自己消弧形半導体素子１１ａがタ―ンオフすると、
図５と同様に、それまでＡＬ１を流れていた電流が減少
を始め、ＡＬ１の両端に電圧が生じる。この電圧が電圧
抑制回路３により一定範囲内に保たれている電圧ＥＲを
超えるとダイオ―ド２がタ―ンオンし、電流が電圧抑制
回路３に流れる。ＡＬ１の両端の電圧は、電圧抑制回路
３により一定範囲内に保たれているので、ＡＬ１を流れ
る電流は一定の変化率で減少していく。
る。自己消弧形半導体素子１１ａがタ―ンオフすると、
図５と同様に、それまでＡＬ１を流れていた電流が減少
を始め、ＡＬ１の両端に電圧が生じる。この電圧が電圧
抑制回路３により一定範囲内に保たれている電圧ＥＲを
超えるとダイオ―ド２がタ―ンオンし、電流が電圧抑制
回路３に流れる。ＡＬ１の両端の電圧は、電圧抑制回路
３により一定範囲内に保たれているので、ＡＬ１を流れ
る電流は一定の変化率で減少していく。
【００１６】次に図２を用いて電圧抑制回路３の動作を
説明する。図２において入力端子Ｐ，Ｎの間の電圧ＥＲ
は、分圧器３１ａ，３１ｂにより分圧され電圧比較器３
２に入力される。電圧比較器３２で、入力電圧は、基準
電圧３３と比較され、入力電圧が基準電圧より高い場
合、自己消弧形半導体素子３６をタ―ンオンさせ入力端
子Ｐ，Ｎ間を抵抗３５により短絡する。入力端子Ｐ，Ｎ
間の電圧ＥＲが基準電圧よりも低くなると、自己消弧形
半導体素子３６をタ―ンオフする。電圧比較器３２は、
ヒステリシス特性を有してもよい。本装置により、入力
端子Ｐ，Ｎ間の電圧ＥＲは、所定電圧値に抑制される。
説明する。図２において入力端子Ｐ，Ｎの間の電圧ＥＲ
は、分圧器３１ａ，３１ｂにより分圧され電圧比較器３
２に入力される。電圧比較器３２で、入力電圧は、基準
電圧３３と比較され、入力電圧が基準電圧より高い場
合、自己消弧形半導体素子３６をタ―ンオンさせ入力端
子Ｐ，Ｎ間を抵抗３５により短絡する。入力端子Ｐ，Ｎ
間の電圧ＥＲが基準電圧よりも低くなると、自己消弧形
半導体素子３６をタ―ンオフする。電圧比較器３２は、
ヒステリシス特性を有してもよい。本装置により、入力
端子Ｐ，Ｎ間の電圧ＥＲは、所定電圧値に抑制される。
【００１７】電圧抑制回路３により、電圧ＥＲが一定範
囲内に保たれるので、ＡＬ１の電流は一定の変化率で減
少する。このことにより、ＡＬ１のエネルギの減衰が速
やかに行われ、自己消弧形半導体素子１１ａのオフ期間
中にＡＬ１の電流を零にすることができる。又、自己消
弧形半導体素子１１ａ（１１ｂ）のタ―ンオフ時の過電
圧を遮断電流の大小によらずほぼ一定値に抑えることが
できる。図３は、ＡＬを分散配置した本発明の他の実施
例を示す構成図である。
囲内に保たれるので、ＡＬ１の電流は一定の変化率で減
少する。このことにより、ＡＬ１のエネルギの減衰が速
やかに行われ、自己消弧形半導体素子１１ａのオフ期間
中にＡＬ１の電流を零にすることができる。又、自己消
弧形半導体素子１１ａ（１１ｂ）のタ―ンオフ時の過電
圧を遮断電流の大小によらずほぼ一定値に抑えることが
できる。図３は、ＡＬを分散配置した本発明の他の実施
例を示す構成図である。
【００１８】ＡＬ１ａ，１ｂは直流電源２１の正側、負
側にそれぞれ接続されている。又、同時に電圧抑制回路
３ａ，３ｂ、にそれぞれ接続されている。ＡＬ１ａ，Ａ
Ｌ１ｂの他端は、自己消弧形半導体素子１１ａのアノ―
ド、１１ｂのカソ―ド、ダイオ―ド２ａのアノ―ド、２
ｂのカソ―ドにそれぞれ接続されている。自己消弧形半
導体素子１１ａ、１１ｂには、ダイオ―ド１２ａ，１２
ｂが逆並列に、スナバ回路１３ａ，１３ｂが並列に接続
されている。自己消弧形半導体素子１１ａのカソ―ド
は、自己消弧形半導体素子１１ｂのアノ―ドに接続さ
れ、出力２２に接続されている。
側にそれぞれ接続されている。又、同時に電圧抑制回路
３ａ，３ｂ、にそれぞれ接続されている。ＡＬ１ａ，Ａ
Ｌ１ｂの他端は、自己消弧形半導体素子１１ａのアノ―
ド、１１ｂのカソ―ド、ダイオ―ド２ａのアノ―ド、２
ｂのカソ―ドにそれぞれ接続されている。自己消弧形半
導体素子１１ａ、１１ｂには、ダイオ―ド１２ａ，１２
ｂが逆並列に、スナバ回路１３ａ，１３ｂが並列に接続
されている。自己消弧形半導体素子１１ａのカソ―ド
は、自己消弧形半導体素子１１ｂのアノ―ドに接続さ
れ、出力２２に接続されている。
【００１９】動作原理は、図１と同様であり、本発明は
図１のようにＡＬが２ア―ムに対して１ケ所に集中配置
された場合でも、図３のように各ア―ムに分散配置され
た場合でも適用できる。
図１のようにＡＬが２ア―ムに対して１ケ所に集中配置
された場合でも、図３のように各ア―ムに分散配置され
た場合でも適用できる。
【００２０】図４は本発明の他の実施例である。ＡＬ１
ａは、直流電源２１の正側、コンデンサ４ａ，及び電圧
抑制回路３のＮ端子に接続されている。ＡＬ１ａの他端
は自己消弧形半導体素子１１ａのアノ―ド、ダイオ―ド
２ａのアノ―ドに接続されている。ダイオ―ド２ａのカ
ソ―ドは、コンデンサ４ａの他端に接続されている。さ
らに、ダイオ―ド２ａのカソ―ドはダイオ―ド５ａのア
ノ―ドに接続されている。ダイオ―ド５ａのカソ―ドは
電圧抑制回路３のＰ端子に接続されている。その他のア
―ムの構成は、図１と同じであるので説明は省略する。
ａは、直流電源２１の正側、コンデンサ４ａ，及び電圧
抑制回路３のＮ端子に接続されている。ＡＬ１ａの他端
は自己消弧形半導体素子１１ａのアノ―ド、ダイオ―ド
２ａのアノ―ドに接続されている。ダイオ―ド２ａのカ
ソ―ドは、コンデンサ４ａの他端に接続されている。さ
らに、ダイオ―ド２ａのカソ―ドはダイオ―ド５ａのア
ノ―ドに接続されている。ダイオ―ド５ａのカソ―ドは
電圧抑制回路３のＰ端子に接続されている。その他のア
―ムの構成は、図１と同じであるので説明は省略する。
【００２１】本実施例では、ＡＬ１ｂ、ダイオ―ド２
ｂ、コンデンサ４ｂ、ダイオ―ド５ｂ自己消弧形半導体
素子１１ｃ，１１ｄ、ダイオ―ド１２ｃ，１２ｄ、スナ
バ回路１３ｃ，１３ｄより構成されるもう一方のア―ム
の回路がダイオ―ド５ｂを介して前述のア―ム回路と共
通の電圧抑制回路３に接続されている。
ｂ、コンデンサ４ｂ、ダイオ―ド５ｂ自己消弧形半導体
素子１１ｃ，１１ｄ、ダイオ―ド１２ｃ，１２ｄ、スナ
バ回路１３ｃ，１３ｄより構成されるもう一方のア―ム
の回路がダイオ―ド５ｂを介して前述のア―ム回路と共
通の電圧抑制回路３に接続されている。
【００２２】図４において、自己消弧形半導体素子１１
ａがタ―ンオフすると、それまでＡＬ１ａを流れていた
電流が減少を始め、ＡＬ１ａの両端に電圧が生じる。こ
の電圧がコンデンサ４ａの電圧を超えるとダイオ―ド２
ａがタ―ンオンし、電流がコンデンサ４ａに流れる。コ
ンデンサ４ａの作用でＡＬ１ａの両端の電圧は、ほぼ一
定値となるのでＡＬ１ａを流れる電流はほぼ一定の変化
率で減少していく。
ａがタ―ンオフすると、それまでＡＬ１ａを流れていた
電流が減少を始め、ＡＬ１ａの両端に電圧が生じる。こ
の電圧がコンデンサ４ａの電圧を超えるとダイオ―ド２
ａがタ―ンオンし、電流がコンデンサ４ａに流れる。コ
ンデンサ４ａの作用でＡＬ１ａの両端の電圧は、ほぼ一
定値となるのでＡＬ１ａを流れる電流はほぼ一定の変化
率で減少していく。
【００２３】本実施例では、複数のア―ム回路に対し、
同電位に接続されているＡＬ１について、電圧抑制回路
３を共通とした例である。コンデンサ４ａ，４ｂは過渡
的にＡＬ１の電圧が上昇するのを抑えるためのものであ
る。ＡＬ１の蓄積エネルギによりコンデンサ４ａ，４ｂ
の電圧が上昇すると、ダイオ―ド２ａ，２ｂがタ―ンオ
ンし、電圧抑制回路３が動作し、コンデンサ４ａ，４ｂ
の電圧は一定値以下に保たれる。
同電位に接続されているＡＬ１について、電圧抑制回路
３を共通とした例である。コンデンサ４ａ，４ｂは過渡
的にＡＬ１の電圧が上昇するのを抑えるためのものであ
る。ＡＬ１の蓄積エネルギによりコンデンサ４ａ，４ｂ
の電圧が上昇すると、ダイオ―ド２ａ，２ｂがタ―ンオ
ンし、電圧抑制回路３が動作し、コンデンサ４ａ，４ｂ
の電圧は一定値以下に保たれる。
【００２４】電圧抑制回路３の動作原理は、図１と同じ
である。本発明は、複数ア―ムに対し、同電位に接続さ
れている。ＡＬについて適用が可能である。また、図３
のように分散配置されたＡＬについても、同電位に接続
されたＡＬに対して、適用可能である。
である。本発明は、複数ア―ムに対し、同電位に接続さ
れている。ＡＬについて適用が可能である。また、図３
のように分散配置されたＡＬについても、同電位に接続
されたＡＬに対して、適用可能である。
【００２５】
【発明の効果】以上説明のように、本発明によれば、少
くとも直流電源の正極側に接続される自己消弧形半導体
素子に直列にアノ―ドリアクトルを接続して成る電力変
換装置において、スイッチング周波数が高く、遮断電流
が大きい場合でも、自己消弧形半導体素子のタ―ンオフ
時に発生する過電圧を所定値以内に抑制できる電力変換
装置を提供できる。
くとも直流電源の正極側に接続される自己消弧形半導体
素子に直列にアノ―ドリアクトルを接続して成る電力変
換装置において、スイッチング周波数が高く、遮断電流
が大きい場合でも、自己消弧形半導体素子のタ―ンオフ
時に発生する過電圧を所定値以内に抑制できる電力変換
装置を提供できる。
【図１】本発明の一実施例を示す電力変換装置の構成
図。
図。
【図２】図１の構成要素である電圧抑制回路の具体的一
例を示す構成図。
例を示す構成図。
【図３】本発明の他の実施例を示す電力変換装置の構成
図。
図。
【図４】本発明の更に別の実施例を示す電力変換装置の
構成図。
構成図。
【図５】従来の電力変換装置の構成図。
【図６】スナバ回路の構成図。
１，１ａ〜１ｄ …アノ―ドリアクトル―ド ２，２ａ〜２ｄ …ダイオ―ド ３，３ａ〜３ｄ …電圧抑制回路―タ ４ａ，４ｂ …コンデンサ ５ａ，５ｂ …ダイオ―ド １１，１１ａ〜１１ｄ…自己消弧形半導体素子 １２，１２ａ〜１２ｄ…ダイオ―ド １３，１３ａ〜１３ｄ…スナバ回路 ２１ …直流電源 ２２，２２ａ〜２２ｂ…出力端子 ３１ａ，３１ｂ …分圧器 ３２ …電圧比較器 ３３ …電圧基準 ３４ …ゲ―ト制御回路 ３５ …抵抗 ３６ …自己消弧形半導体素子 ３７ …コンデンサ ５１ …スナバコンデンサ ５２ …スナバ抵抗 ５３ …スナバダイオ―ド
Claims (1)
- 【請求項１】 少くとも直流電源の正極側に接続される
自己消弧形半導体素子に直列にアノ―ドリアクトルを接
続して成る電力変換装置において、前記アノ―ドリアク
トルに並列接続されるスイッチング素子と抵抗器から成
る直列回路と、該直列回路に並列接続されるコンデンサ
と、前記アノ―ドリアクトルの両端の電圧が所定値を越
えた時前記スイッチング素子にオン指令を与え所定値を
低下した時オフ指令を与える回路を備えたことを特徴と
する電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174914A JP2966149B2 (ja) | 1991-07-16 | 1991-07-16 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174914A JP2966149B2 (ja) | 1991-07-16 | 1991-07-16 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0530757A JPH0530757A (ja) | 1993-02-05 |
| JP2966149B2 true JP2966149B2 (ja) | 1999-10-25 |
Family
ID=15986914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3174914A Expired - Lifetime JP2966149B2 (ja) | 1991-07-16 | 1991-07-16 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2966149B2 (ja) |
-
1991
- 1991-07-16 JP JP3174914A patent/JP2966149B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0530757A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220368227A1 (en) | Boost power conversion circuit, method, inverter, apparatus, and system | |
| JPH05336732A (ja) | Ｉｇｂｔゲート回路 | |
| JP3133166B2 (ja) | ゲート電力供給回路 | |
| US4611267A (en) | Snubber arrangements with energy recovery for power converters using self-extinguishing devices | |
| JPH07250484A (ja) | 系統連系用高電圧自励変換装置 | |
| JP2966149B2 (ja) | 電力変換装置 | |
| JPH0435994B2 (ja) | ||
| JPS634712A (ja) | 半導体しや断器 | |
| JP2966148B2 (ja) | 電力変換装置 | |
| US3265953A (en) | Static inverter | |
| JPH0522953A (ja) | 電力変換装置 | |
| JPH0667176B2 (ja) | ゲートターンオフサイリスタ装置 | |
| JP2807284B2 (ja) | スナバ回路 | |
| JPS62217864A (ja) | インバ−タのスナバ回路 | |
| JP2529659B2 (ja) | 自己消弧形スイッチング素子のスナバ回路 | |
| JPH0336221Y2 (ja) | ||
| JPH0242247B2 (ja) | ||
| JPS589517Y2 (ja) | インバ−タ装置 | |
| JPS6318291B2 (ja) | ||
| JPH0517790B2 (ja) | ||
| US3665289A (en) | Inverter | |
| JP2522434B2 (ja) | Ｐｗｍ方式ｇｔｏインバ―タ | |
| JPH04170221A (ja) | 高圧ダイオード回路 | |
| JPS5922442A (ja) | 半導体スイツチング素子の駆動制御装置 | |
| JPH074068B2 (ja) | 自己消弧形スイッチング素子のスナバ回路 |