JP2966148B2 - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JP2966148B2 JP2966148B2 JP3174913A JP17491391A JP2966148B2 JP 2966148 B2 JP2966148 B2 JP 2966148B2 JP 3174913 A JP3174913 A JP 3174913A JP 17491391 A JP17491391 A JP 17491391A JP 2966148 B2 JP2966148 B2 JP 2966148B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- self
- power supply
- regenerative inverter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、自己消弧形半導体素
子のターンオフ時に、アノードリアクトルの電圧を一定
範囲に保ち、そのエネルギの一部を例えば交流電源に回
生すると共にスナバ回路過電圧を抑え、そのロスを低減
する電力変換装置に関する。
子のターンオフ時に、アノードリアクトルの電圧を一定
範囲に保ち、そのエネルギの一部を例えば交流電源に回
生すると共にスナバ回路過電圧を抑え、そのロスを低減
する電力変換装置に関する。
【０００２】
【従来の技術】この発明の技術に関係する従来技術とし
て、図６に、抵抗によりアノードリアクトルのエネルギ
を消費する電力変換装置の一構成例を示す。図６は、自
己消弧形半導体素子（以下単に、ＧＴＯと記す）を用い
て、インバータを構成した例である。
て、図６に、抵抗によりアノードリアクトルのエネルギ
を消費する電力変換装置の一構成例を示す。図６は、自
己消弧形半導体素子（以下単に、ＧＴＯと記す）を用い
て、インバータを構成した例である。
【０００３】アノ―ドリアクトル（以下単にＡＬと記
す）１ａには、抵抗３５ａとダイオード２ａの直列回路
が、並列に接続されている。抵抗３５ａが接続されたＡ
Ｌ１ａの一端は直流電源２１の正側に接続されている。
ＡＬ１ａの他端は、ＧＴＯ１１ａのアノードに接続され
ている。ＧＴＯ１１ａには、ダイオード１２ａが逆並列
に接続されている。ＧＴＯ１１ａには更にスナバ回路１
３ａが並列に接続されている。ＧＴＯ１１ａのカソード
は出力端子２２ａ、及びＧＴＯ１１ｂのアノードに接続
されている。ＧＴＯ１１ｂにも、１１ａと同様にダイオ
ード１２ｂが逆並列に接続されており、又、スナバ回路
１３ｂが並列に接続されている。ＧＴＯ１１ｂのカソー
ドは、直流電源２１の負側に接続されている。
す）１ａには、抵抗３５ａとダイオード２ａの直列回路
が、並列に接続されている。抵抗３５ａが接続されたＡ
Ｌ１ａの一端は直流電源２１の正側に接続されている。
ＡＬ１ａの他端は、ＧＴＯ１１ａのアノードに接続され
ている。ＧＴＯ１１ａには、ダイオード１２ａが逆並列
に接続されている。ＧＴＯ１１ａには更にスナバ回路１
３ａが並列に接続されている。ＧＴＯ１１ａのカソード
は出力端子２２ａ、及びＧＴＯ１１ｂのアノードに接続
されている。ＧＴＯ１１ｂにも、１１ａと同様にダイオ
ード１２ｂが逆並列に接続されており、又、スナバ回路
１３ｂが並列に接続されている。ＧＴＯ１１ｂのカソー
ドは、直流電源２１の負側に接続されている。
【０００４】ＡＬ１ｂ、抵抗３５ｂ、ダイオ―ド２ｂ、
ＧＴＯ１１ｃ，１１ｄ、ダイオ―ド１２ｃ，１２ｄ、ス
ナバ回路１３ｃ，１３ｄより成るもう一方の２ア―ムも
同様に構成されているので説明を省略する。
ＧＴＯ１１ｃ，１１ｄ、ダイオ―ド１２ｃ，１２ｄ、ス
ナバ回路１３ｃ，１３ｄより成るもう一方の２ア―ムも
同様に構成されているので説明を省略する。
【０００５】ＧＴＯ１１ａがターンオフすると、それま
でＡＬ１ａを流れていた電流は減少を始め、その電流変
化率に比例した電圧がＡＬ１ａの両端に生じる。この電
圧によりダイオード２ａがターンオンし、ダイオード２
ａ、抵抗３５ａ、ＡＬ１ａの経路で循環電流が流れる。
この循環電流により、ＡＬ１ａに蓄積されていたエネル
ギは、抵抗３５ａで消費される。抵抗３５ａにより、Ａ
Ｌ１ａの両端の電圧は、その上昇が抑制されＧＴＯ１１
ａ，１１ｂ及びその他の主回路に、過電圧が加わること
が防がれる。他のア―ムの動作も同様である。
でＡＬ１ａを流れていた電流は減少を始め、その電流変
化率に比例した電圧がＡＬ１ａの両端に生じる。この電
圧によりダイオード２ａがターンオンし、ダイオード２
ａ、抵抗３５ａ、ＡＬ１ａの経路で循環電流が流れる。
この循環電流により、ＡＬ１ａに蓄積されていたエネル
ギは、抵抗３５ａで消費される。抵抗３５ａにより、Ａ
Ｌ１ａの両端の電圧は、その上昇が抑制されＧＴＯ１１
ａ，１１ｂ及びその他の主回路に、過電圧が加わること
が防がれる。他のア―ムの動作も同様である。
【０００６】図７は、スナバ回路１３の一構成例であ
る。スナバコンデンサ５１とスナバ抵抗５２を直列接続
し、更にスナバ抵抗５２に図示極性のスナバダイオード
５３を並列接続して構成している。スナバ回路１３の端
子ＡはＧＴＯ１１のアノードに、端子ＢはＧＴＯ１１の
カソードに接続される。
る。スナバコンデンサ５１とスナバ抵抗５２を直列接続
し、更にスナバ抵抗５２に図示極性のスナバダイオード
５３を並列接続して構成している。スナバ回路１３の端
子ＡはＧＴＯ１１のアノードに、端子ＢはＧＴＯ１１の
カソードに接続される。
【０００７】
【発明が解決しようとする課題】以上のような従来の電
力変換装置には、下記のような欠点があった。
力変換装置には、下記のような欠点があった。
【０００８】図６は、ＡＬ１のエネルギを抵抗３５で消
費してしまう回路である。ＧＴＯ１１の遮断の回数（ス
イッチング周波数）が多くなると、抵抗３５で消費され
るエネルギが大きくなり、装置全体の効率を低下させて
しまう。また、遮断電流が大きいと、ＡＬ１の両端に現
われる電圧が遮断電流に比例して大きくなり、このため
スナバ回路１３の電圧が上昇し、ＧＴＯ１１ａに過渡的
に過電圧が印加されると共に、スナバ回路１３のロスも
大きくなる。
費してしまう回路である。ＧＴＯ１１の遮断の回数（ス
イッチング周波数）が多くなると、抵抗３５で消費され
るエネルギが大きくなり、装置全体の効率を低下させて
しまう。また、遮断電流が大きいと、ＡＬ１の両端に現
われる電圧が遮断電流に比例して大きくなり、このため
スナバ回路１３の電圧が上昇し、ＧＴＯ１１ａに過渡的
に過電圧が印加されると共に、スナバ回路１３のロスも
大きくなる。
【０００９】本発明は上記の欠点を除去するためになさ
れたもので、ＡＬのエネルギを抵抗で消費してしまうこ
とく、又、スナバ回路のロスを低減し、損失が少なく小
形で安価かつ信頼性の高い電力変換装置を提供すること
を目的とする。
れたもので、ＡＬのエネルギを抵抗で消費してしまうこ
とく、又、スナバ回路のロスを低減し、損失が少なく小
形で安価かつ信頼性の高い電力変換装置を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】本発明は上記の目的を達
成すために、少くとも直流電源の正極側に接続される自
己消弧形半導体素子に直列にアノ―ドリアクトルを接続
して成る電力変換装置において、前記アノ―ドリアクト
ルに並列接続される電圧抑制回路と、該アノ―ドリアク
トルの両端に直流入力端子が接続される回生用インバー
タと、この回生用インバータから出力される交流電力を
絶縁トランスを介して回生される交流電源を具備し、且
つ前記前記電圧抑制回路と回生用インバータは、前記ア
ノ―ドリアクトルの端子電圧を所定の範囲に保つ機能を
備えたことを特徴とするものである。
成すために、少くとも直流電源の正極側に接続される自
己消弧形半導体素子に直列にアノ―ドリアクトルを接続
して成る電力変換装置において、前記アノ―ドリアクト
ルに並列接続される電圧抑制回路と、該アノ―ドリアク
トルの両端に直流入力端子が接続される回生用インバー
タと、この回生用インバータから出力される交流電力を
絶縁トランスを介して回生される交流電源を具備し、且
つ前記前記電圧抑制回路と回生用インバータは、前記ア
ノ―ドリアクトルの端子電圧を所定の範囲に保つ機能を
備えたことを特徴とするものである。
【００１１】
【作用】前述のように、構成することにより、ＡＬに蓄
積された電磁エネルギを、ダイオ―ドを介して回生用イ
ンバータの直流電源に回生し、絶縁トランスを介して交
流電源へ回生する。インバ―タによる回生が不可能或い
は能力低下した時は、電圧抑制回路によりＡＬの両端の
電圧を一定値以下に保つ。
積された電磁エネルギを、ダイオ―ドを介して回生用イ
ンバータの直流電源に回生し、絶縁トランスを介して交
流電源へ回生する。インバ―タによる回生が不可能或い
は能力低下した時は、電圧抑制回路によりＡＬの両端の
電圧を一定値以下に保つ。
【００１２】
【実施例】以下、本発明の一実施例を図１の構成図を参
照して説明する。
照して説明する。
【００１３】ＡＬ１ａの一端は直流電源２１の正側に接
続されている。又、この端子は、電圧抑制回路３ａ、回
生用インバータ４ａに接続されている。ＡＬ１ａの他端
は自己消弧形半導体素子１１ａのアノ―ドに接続されて
いる。又、この端子は、ダイオ―ド２ａのアノ―ドに接
続されている。ダイオ―ド２ａのカソードは電圧抑制回
路３ａ回生用インバ―タ４ａの前記と違う端子に接続さ
れている。回生用インバ―タ４ａの交流出力は絶縁トラ
ンス５ａを介して交流電源６に接続されている。上記以
外の構成は、図６と同じ構成であるので説明は省略す
る。
続されている。又、この端子は、電圧抑制回路３ａ、回
生用インバータ４ａに接続されている。ＡＬ１ａの他端
は自己消弧形半導体素子１１ａのアノ―ドに接続されて
いる。又、この端子は、ダイオ―ド２ａのアノ―ドに接
続されている。ダイオ―ド２ａのカソードは電圧抑制回
路３ａ回生用インバ―タ４ａの前記と違う端子に接続さ
れている。回生用インバ―タ４ａの交流出力は絶縁トラ
ンス５ａを介して交流電源６に接続されている。上記以
外の構成は、図６と同じ構成であるので説明は省略す
る。
【００１４】図２は本実施例で使用される回生用インバ
―タ４ａ，４ｂの一構成例である。入力端子Ｐは、分圧
器４１ｂ、フィルタコンデンサ４２、自己消弧形半導体
素子４３ｂ，４３ｄのコレクタに接続されている。分圧
器４１ｂの他端は、制御回路４６、分圧器４１ａに接続
されている。制御回路４６には、さらに、同期電源４
５、電流検出器４４が接続されてる。制御回路４６の出
力は、自己消弧形半導体素子４３ａ〜４３ｄのゲ―トに
接続されている。自己消弧形半導体素子４３ｂのエミッ
タは、自己消弧形半導体素子４３ａのコレクタ及び電流
検出器４４に接続されている。電流検出器４４の他端
は、交流出力端子ＡＣのＵ端子に接続されている。自己
消弧形半導体素子４３ｄのエミッタは自己消弧形半導体
素子４３ｃのコレクタ及び交流出力端子ＡＣのＸ端子に
接続されている。入力端子Ｎは、前記分圧器４１ａの他
端、前記フィルタコンデンサの他端、自己消弧形半導体
素子４３ａ，４３ｃのエミッタに接続されている。図３
は、本実施例で使用される電圧抑制回路３ａ，３ｂの一
構成例である。
―タ４ａ，４ｂの一構成例である。入力端子Ｐは、分圧
器４１ｂ、フィルタコンデンサ４２、自己消弧形半導体
素子４３ｂ，４３ｄのコレクタに接続されている。分圧
器４１ｂの他端は、制御回路４６、分圧器４１ａに接続
されている。制御回路４６には、さらに、同期電源４
５、電流検出器４４が接続されてる。制御回路４６の出
力は、自己消弧形半導体素子４３ａ〜４３ｄのゲ―トに
接続されている。自己消弧形半導体素子４３ｂのエミッ
タは、自己消弧形半導体素子４３ａのコレクタ及び電流
検出器４４に接続されている。電流検出器４４の他端
は、交流出力端子ＡＣのＵ端子に接続されている。自己
消弧形半導体素子４３ｄのエミッタは自己消弧形半導体
素子４３ｃのコレクタ及び交流出力端子ＡＣのＸ端子に
接続されている。入力端子Ｎは、前記分圧器４１ａの他
端、前記フィルタコンデンサの他端、自己消弧形半導体
素子４３ａ，４３ｃのエミッタに接続されている。図３
は、本実施例で使用される電圧抑制回路３ａ，３ｂの一
構成例である。
【００１５】入力端子Ｐには、分圧器３１ｂ、抵抗３
５、及びコンデンサ３７が接続されている。分圧器３１
ｂの他端は、電圧比較器３２、分圧器３１ａに接続され
ている。電圧比較器３２には、更に基準電圧３３が接続
されている。電圧比較器３２の出力は、ゲ―ト制御回路
３４に接続されている。ゲ―ト制御回路３４は、自己消
弧形半導体素子３６のゲ―トに接続されている。自己消
弧形半導体素子３６のコレクタは、前記抵抗３５の他端
に接続されている。入力端子Ｎは前記分圧器３１ａの他
端、自己消弧形半導体素子３６のエミッタ、前記コンデ
ンサ３７の他端に接続されている。
５、及びコンデンサ３７が接続されている。分圧器３１
ｂの他端は、電圧比較器３２、分圧器３１ａに接続され
ている。電圧比較器３２には、更に基準電圧３３が接続
されている。電圧比較器３２の出力は、ゲ―ト制御回路
３４に接続されている。ゲ―ト制御回路３４は、自己消
弧形半導体素子３６のゲ―トに接続されている。自己消
弧形半導体素子３６のコレクタは、前記抵抗３５の他端
に接続されている。入力端子Ｎは前記分圧器３１ａの他
端、自己消弧形半導体素子３６のエミッタ、前記コンデ
ンサ３７の他端に接続されている。
【００１６】次に図１を参照して本発明の動作を説明す
る。自己消弧形半導体素子１１ａがタ―ンオフすると、
図６と同様に、それまでＡＬ１ａを流れていた電流が減
少を始め、ＡＬ１ａの両端に電圧が生じる。この電圧が
回生用インバ―タ４ａにより一定範囲内に保たれている
電圧ＥＲを超えるとダイオ―ド２ａがタ―ンオンし、電
流が回生用インバ―タ４ａに流れる。ＡＬ１ａの両端の
電圧は、回生用インバ―タ４ａにより一定範囲内に保た
れているので、ＡＬ１ａを流れる電流は、一定の変化率
で減少していく。このとき、ＡＬ１ａに蓄えられていた
エネルギは、回生用インバ―タ４ａにより絶縁トランス
５ａを介して交流電源６へ回生される。交流電源６が瞬
時電圧低下や停電等で、回生用インバ―タ４が正常に動
作できなくなったときには、電圧抑制回路３が直流電圧
ＥＲを一定値以下に保ち、電力変換装置としては運転を
正常に維持する。
る。自己消弧形半導体素子１１ａがタ―ンオフすると、
図６と同様に、それまでＡＬ１ａを流れていた電流が減
少を始め、ＡＬ１ａの両端に電圧が生じる。この電圧が
回生用インバ―タ４ａにより一定範囲内に保たれている
電圧ＥＲを超えるとダイオ―ド２ａがタ―ンオンし、電
流が回生用インバ―タ４ａに流れる。ＡＬ１ａの両端の
電圧は、回生用インバ―タ４ａにより一定範囲内に保た
れているので、ＡＬ１ａを流れる電流は、一定の変化率
で減少していく。このとき、ＡＬ１ａに蓄えられていた
エネルギは、回生用インバ―タ４ａにより絶縁トランス
５ａを介して交流電源６へ回生される。交流電源６が瞬
時電圧低下や停電等で、回生用インバ―タ４が正常に動
作できなくなったときには、電圧抑制回路３が直流電圧
ＥＲを一定値以下に保ち、電力変換装置としては運転を
正常に維持する。
【００１７】次に、図２を参照して、回生用インバ―タ
４の動作を説明する。図２において、入力端子Ｐ，Ｎ間
の電圧ＥＲは、分圧器４１ａ，４１ｂにより分圧され制
御回路４６に入力される。制御回路４６では、Ｐ，Ｎ端
子間の電圧ＥＲ及び同期電源４５より、Ｐ，Ｎ端子間の
電圧ＥＲが一定値となるように電力演算を行い、出力電
流指令を演算し、電流検出器４４により検出される出力
電流が出力電流指令と一致するように、自己消弧形半導
体素子４３ａ〜４３ｄのゲ―トを制御する。
４の動作を説明する。図２において、入力端子Ｐ，Ｎ間
の電圧ＥＲは、分圧器４１ａ，４１ｂにより分圧され制
御回路４６に入力される。制御回路４６では、Ｐ，Ｎ端
子間の電圧ＥＲ及び同期電源４５より、Ｐ，Ｎ端子間の
電圧ＥＲが一定値となるように電力演算を行い、出力電
流指令を演算し、電流検出器４４により検出される出力
電流が出力電流指令と一致するように、自己消弧形半導
体素子４３ａ〜４３ｄのゲ―トを制御する。
【００１８】次に、図３を参照して電圧抑制回路３の動
作を説明する。図３において、入力端子Ｐ，Ｎの間の電
圧ＥＲは、分圧器３１ａ，３１ｂにより分圧され電圧比
較器３２に入力される。電圧比較器３２で、入力電圧
は、基準電圧３３と比較され、入力電圧が基準電圧より
高い場合、自己消弧形半導体素子３６をタ―ンオンさせ
入力端子Ｐ，Ｎ間を抵抗３５により短絡する。入力端子
Ｐ，Ｎ間の電圧ＥＲが基準電圧よりも低くなると、自己
消弧形半導体素子３６をタ―ンオフする。電圧比較器３
２は、ヒステリシス特性を有してもよい。本装置によ
り、入力端子Ｐ，Ｎ間の電圧ＥＲは、基準電圧以下に抑
制される。
作を説明する。図３において、入力端子Ｐ，Ｎの間の電
圧ＥＲは、分圧器３１ａ，３１ｂにより分圧され電圧比
較器３２に入力される。電圧比較器３２で、入力電圧
は、基準電圧３３と比較され、入力電圧が基準電圧より
高い場合、自己消弧形半導体素子３６をタ―ンオンさせ
入力端子Ｐ，Ｎ間を抵抗３５により短絡する。入力端子
Ｐ，Ｎ間の電圧ＥＲが基準電圧よりも低くなると、自己
消弧形半導体素子３６をタ―ンオフする。電圧比較器３
２は、ヒステリシス特性を有してもよい。本装置によ
り、入力端子Ｐ，Ｎ間の電圧ＥＲは、基準電圧以下に抑
制される。
【００１９】基準電圧３３は、回生用インバ―タ４によ
り一定値制御される直流電圧より高い値に設定する。そ
うすることにより常時は電圧抑制回路３は、動作せず、
回生用インバ―タ４だけを動作させる。交流電源６の電
圧低下時等、回生用インバ―タ４だけでは、直流電圧を
一定値に保てなくなったときに直流電圧が上昇し電圧抑
制回路３が動作する。又、電圧抑制回路３は、回生用イ
ンバ―タ４の故障時に直流電圧が過度に上昇することを
防止する保護的動作を行わせることもできる。このよう
にして、電圧抑制回路３、回生用インバ―タ４により、
電圧ＥＲが一定範囲内に保たれているのでＡＬ１の電流
は一定の変化率で減少する。このことにより、ＡＬ１の
エネルギの回生が速やかに行われ、遮断電流の大きさに
よらず自己消弧形半導体素子１１ａのオフ時の過電圧を
抑制できる。又、ＡＬ１に蓄積された電磁エネルギが回
生されるためロスが低減される。
り一定値制御される直流電圧より高い値に設定する。そ
うすることにより常時は電圧抑制回路３は、動作せず、
回生用インバ―タ４だけを動作させる。交流電源６の電
圧低下時等、回生用インバ―タ４だけでは、直流電圧を
一定値に保てなくなったときに直流電圧が上昇し電圧抑
制回路３が動作する。又、電圧抑制回路３は、回生用イ
ンバ―タ４の故障時に直流電圧が過度に上昇することを
防止する保護的動作を行わせることもできる。このよう
にして、電圧抑制回路３、回生用インバ―タ４により、
電圧ＥＲが一定範囲内に保たれているのでＡＬ１の電流
は一定の変化率で減少する。このことにより、ＡＬ１の
エネルギの回生が速やかに行われ、遮断電流の大きさに
よらず自己消弧形半導体素子１１ａのオフ時の過電圧を
抑制できる。又、ＡＬ１に蓄積された電磁エネルギが回
生されるためロスが低減される。
【００２０】交流電源の瞬時電圧低下等は発生確率が低
く、又、継続時間も短いため、回生用インバ―タ４が正
常に動作できず、電圧抑制回路３が動作しても電力変換
装置としての効率を損なうことはなく、電圧抑制回路３
を具備することで、電力変換装置の運転が継続でき、信
頼性を向上できる。図４は、ＡＬを分散配置した本発明
の他の実施例を示す構成図である。
く、又、継続時間も短いため、回生用インバ―タ４が正
常に動作できず、電圧抑制回路３が動作しても電力変換
装置としての効率を損なうことはなく、電圧抑制回路３
を具備することで、電力変換装置の運転が継続でき、信
頼性を向上できる。図４は、ＡＬを分散配置した本発明
の他の実施例を示す構成図である。
【００２１】ＡＬ１ａ，１ｂは直流電源２１の正側、負
側にそれぞれ接続されている。又、同時に電圧抑制回路
３ａ，３ｂ、回生用インバ―タ４ａ，４ｂにそれぞれ接
続されている。回生用インバ―タ４ａ，４ｂの交流側出
力は、絶縁トランス５ａ，５ｂを介して交流電源６に接
続されている。ＡＬ１ａ，１ｂの他端は、自己消弧形半
導体素子１１ａのアノ―ド、１１ｂのカソ―ド、ダイオ
―ド２ａのアノ―ド、２ｂのカソ―ドにそれぞれ接続さ
れている。自己消弧形半導体素子１１ａ、１１ｂには、
ダイオ―ド１２ａ，１２ｂが逆並列に、スナナバ回路１
３ａ，１３ｂが並列に接続されている。自己消弧形半導
体素子１１ａのカソ―ドは、自己消弧形半導体素子１１
ｂのアノ―ドに接続され、出力２２に接続されている。
本発明はＡＬの分散のされ方（配置、分散数等）によら
ず応用することが可能である。図５は、図１における回
生用インバ―タを共通とした、本発明の更に他の実施例
を示す構成図である。
側にそれぞれ接続されている。又、同時に電圧抑制回路
３ａ，３ｂ、回生用インバ―タ４ａ，４ｂにそれぞれ接
続されている。回生用インバ―タ４ａ，４ｂの交流側出
力は、絶縁トランス５ａ，５ｂを介して交流電源６に接
続されている。ＡＬ１ａ，１ｂの他端は、自己消弧形半
導体素子１１ａのアノ―ド、１１ｂのカソ―ド、ダイオ
―ド２ａのアノ―ド、２ｂのカソ―ドにそれぞれ接続さ
れている。自己消弧形半導体素子１１ａ、１１ｂには、
ダイオ―ド１２ａ，１２ｂが逆並列に、スナナバ回路１
３ａ，１３ｂが並列に接続されている。自己消弧形半導
体素子１１ａのカソ―ドは、自己消弧形半導体素子１１
ｂのアノ―ドに接続され、出力２２に接続されている。
本発明はＡＬの分散のされ方（配置、分散数等）によら
ず応用することが可能である。図５は、図１における回
生用インバ―タを共通とした、本発明の更に他の実施例
を示す構成図である。
【００２２】ＡＬ１ａ、自己消弧形半導体素子１１ａ，
１１ｂ、ダイオ―ド１２ａ，１２ｂ、スナバ回路１３
ａ．１３ｂより成る２ア―ムの構成は、図１と同一であ
り、説明を省略する。ＡＬ１ｂ、自己消弧形半導体素子
１１ｃ，１１ｄ、ダイオ―ド１２ｃ，１２ｄ、スナバ回
路１３ｃ．１３ｄより成るもう一方の２ア―ムの構成も
図１と同一であり、説明を省略する。
１１ｂ、ダイオ―ド１２ａ，１２ｂ、スナバ回路１３
ａ．１３ｂより成る２ア―ムの構成は、図１と同一であ
り、説明を省略する。ＡＬ１ｂ、自己消弧形半導体素子
１１ｃ，１１ｄ、ダイオ―ド１２ｃ，１２ｄ、スナバ回
路１３ｃ．１３ｄより成るもう一方の２ア―ムの構成も
図１と同一であり、説明を省略する。
【００２３】ＡＬ１ａ，１ｂはダイオ―ド２ａ，２ｂを
介して、電圧抑制回路３ａ，３ｂにそれぞれ接続されて
いる。電圧抑制回路３ａ，３ｂは、同一の回生用インバ
―タ４に並列に接続されている。
介して、電圧抑制回路３ａ，３ｂにそれぞれ接続されて
いる。電圧抑制回路３ａ，３ｂは、同一の回生用インバ
―タ４に並列に接続されている。
【００２４】本実施例のように、同一電位に接続された
ＡＬについては、回生用インバ―タを共通とし、装置の
小形化を図ることができる。本実施例では、２ア―ム２
組構成の単相ブリッジ回路に対する構成例を説明した
が、３組以上のブリッジ回路、又は、多重ブリッジ回路
に対しても同様の構成ができる。又、図４のように、Ａ
Ｌが分散配置された場合でも、同一電位に接続されたＡ
Ｌについては、同様な構成が可能である。
ＡＬについては、回生用インバ―タを共通とし、装置の
小形化を図ることができる。本実施例では、２ア―ム２
組構成の単相ブリッジ回路に対する構成例を説明した
が、３組以上のブリッジ回路、又は、多重ブリッジ回路
に対しても同様の構成ができる。又、図４のように、Ａ
Ｌが分散配置された場合でも、同一電位に接続されたＡ
Ｌについては、同様な構成が可能である。
【００２５】
【発明の効果】以上説明したように、ＡＬの配置構成に
よらず適用することができ、ＡＬに蓄積された電磁エネ
ルギは回生用インバータを介して交流電源へ回生できる
ため、ロスを低減でき、信頼性の高い電力変換装置を提
供できる。
よらず適用することができ、ＡＬに蓄積された電磁エネ
ルギは回生用インバータを介して交流電源へ回生できる
ため、ロスを低減でき、信頼性の高い電力変換装置を提
供できる。
【図１】本発明の一実施例を示す電力変換装置の構成
図。
図。
【図２】図１の回生用インバ―タの具体的一例を示す構
成図。
成図。
【図３】図１の電圧抑制回路の具体的一例を示す構成
図。
図。
【図４】本発明の他の実施例を示す電力変換装置の構成
図。
図。
【図５】本発明の更に別の実施例を示す電力変換装置の
構成図。
構成図。
【図６】従来の電力変換装置の構成図。
【図７】スナバ回路の構成図。
１，１ａ〜１ｄ …アノ―ドリアクトル―ド ２，２ａ〜２ｄ …ダイオ―ド ４，４ａ〜４ｄ …回生用インバ―タ ５，５ａ〜５ｄ …絶縁トランス ６ …交流電源 １１，１１ａ〜１１ｄ…自己消弧形半導体素子 １２，１２ａ〜１２ｄ…ダイオ―ド １３，１３ａ〜１３ｄ…スナバ回路 ２１ａ，２１ｂ …直流電源 ２２，２２ａ〜２２ｂ…出力端子 ３１ａ，３１ｂ …分圧器 ３２ …電圧比較器 ３３ …電圧基準 ３４ …ゲ―ト制御回路 ３５ …抵抗 ３６ …自己消弧形半導体素子 ３７ …コンデンサ ４１ａ，４１ｂ …分圧器 ４２ …フィルタコンデンサ ４３ａ〜４３ｄ …自己消弧形半導体素子 ４４ …電流検出器 ４５ …同期電源 ４６ …制御回路 ５１ …スナバコンデンサ ５２ …スナバ抵抗 ５３ …スナバダイオ―ド
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 7/42 - 7/98
Claims (1)
- 【請求項１】 少くとも直流電源の正極側に接続される
自己消弧形半導体素子に直列にアノ―ドリアクトルを接
続して成る電力変換装置において、前記アノ―ドリアク
トルに並列接続される電圧抑制回路と、該アノ―ドリア
クトルの両端に直流入力端子が接続される回生用インバ
ータと、この回生用インバータから出力される交流電力
を絶縁トランスを介して回生される交流電源を具備し、
且つ前記前記電圧抑制回路と回生用インバータは、前記
アノ―ドリアクトルの端子電圧を所定の範囲に保つ機能
を備えたことを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174913A JP2966148B2 (ja) | 1991-07-16 | 1991-07-16 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174913A JP2966148B2 (ja) | 1991-07-16 | 1991-07-16 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0530754A JPH0530754A (ja) | 1993-02-05 |
| JP2966148B2 true JP2966148B2 (ja) | 1999-10-25 |
Family
ID=15986895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3174913A Expired - Lifetime JP2966148B2 (ja) | 1991-07-16 | 1991-07-16 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2966148B2 (ja) |
-
1991
- 1991-07-16 JP JP3174913A patent/JP2966148B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0530754A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12088200B2 (en) | Boost power conversion circuit, method, inverter, apparatus, and system | |
| JP4850009B2 (ja) | マトリックスコンバータ | |
| JP3133166B2 (ja) | ゲート電力供給回路 | |
| US5825639A (en) | DC bus capacitor arrangement | |
| JP3112575B2 (ja) | 電力変換装置 | |
| JPH0491659A (ja) | 電力変換装置 | |
| JP3226246B2 (ja) | 系統連系用高電圧自励変換装置 | |
| JPH0435994B2 (ja) | ||
| JP2966148B2 (ja) | 電力変換装置 | |
| JP3122247B2 (ja) | 交流しゃ断器 | |
| JP2966149B2 (ja) | 電力変換装置 | |
| JPH0522953A (ja) | 電力変換装置 | |
| JPH0444510B2 (ja) | ||
| JP3070964B2 (ja) | インバータ装置 | |
| JPWO2019155522A1 (ja) | 電力変換装置 | |
| JP2001169563A (ja) | ３レベルインバータ | |
| JP2807284B2 (ja) | スナバ回路 | |
| JPS59188378A (ja) | インバ−タ | |
| JP2000184710A (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JP3004774B2 (ja) | スナバ回路 | |
| JP3117457B2 (ja) | スナバ回路 | |
| JPH0667176B2 (ja) | ゲートターンオフサイリスタ装置 | |
| JP3296408B2 (ja) | 電力変換装置 | |
| JPS60213271A (ja) | インバ−タ回路 | |
| JPH0242247B2 (ja) |