JPH0547992A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH0547992A JPH0547992A JP22116691A JP22116691A JPH0547992A JP H0547992 A JPH0547992 A JP H0547992A JP 22116691 A JP22116691 A JP 22116691A JP 22116691 A JP22116691 A JP 22116691A JP H0547992 A JPH0547992 A JP H0547992A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- signal
- power supply
- grounding
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は半導体集積回路装置に
係わり、特に電源用及び接地用リードに関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, and more particularly to power supply and ground leads.
【０００２】[0002]
【従来の技術】図３は、従来の半導体集積回路装置を示
すものであり、図３において、１は周囲に複数の信号用
パッド１ａ〜１ａと電源用パッド１ｂと接地用パッド１
ｃとが形成された半導体チップで、内部に所定の回路が
形成されているものである。２ａ〜２ａは上記複数の信
号用パッド１ａ〜１ａにそれぞれ対応して設けられた信
号用リード、２ｂは上記電源用パッド１ｂに対応して設
けられた電源用リード、２ｃは上記接地用パッド１ｃに
対応して設けられた接地用リード、３ａ〜３ａはそれぞ
れが対応した上記信号用パッド１ａ〜１ａと対応した上
記信号用リード２ａ〜２ａとを接続する複数の信号用ワ
イヤ、３ｂは上記電源用パッド１ｂと上記電源用リード
２ｂとを接続する電源用ワイヤ、３ｃは上記接地用パッ
ド１ｃと接地用リード２ｃとを接続する接地用ワイヤ、
４は上記半導体チップ１と信号用ライヤ３ａ〜３ａと電
源用ワイヤ３ｂと接地用ワイヤ３ｃと信号用リード２ａ
〜２ａの端部と電源用リード２ｂの端部と接地用リード
２ｃの端部とを樹脂モールドするモールド体である。な
お、上記信号用リード２ａ〜２ａと上記電源用リード２
ｂと上記接地用リード２ｃは全て同一幅を有し、リード
フレームを用いて形成されているものである。2. Description of the Related Art FIG. 3 shows a conventional semiconductor integrated circuit device. In FIG. 3, reference numeral 1 designates a plurality of signal pads 1a-1a, a power supply pad 1b, and a grounding pad 1 in the periphery.
c is a semiconductor chip on which a predetermined circuit is formed. 2a to 2a are signal leads provided corresponding to the plurality of signal pads 1a to 1a, 2b are power source leads provided corresponding to the power source pad 1b, and 2c is the grounding pad 1c. Corresponding to the grounding leads 3a to 3a are a plurality of signal wires connecting the corresponding signal pads 1a to 1a and the corresponding signal leads 2a to 2a, and 3b is the power source. A power supply wire for connecting the pad 1b to the power supply lead 2b, and a ground wire 3c for connecting the ground pad 1c and the ground lead 2c,
Reference numeral 4 is the semiconductor chip 1, signal layers 3a to 3a, power supply wire 3b, ground wire 3c, and signal lead 2a.
2a, an end of the power supply lead 2b, and an end of the grounding lead 2c are resin-molded. The signal leads 2a to 2a and the power supply lead 2 are
b and the grounding lead 2c all have the same width and are formed using a lead frame.
【０００３】この様に構成された半導体集積回路装置に
おいては、電源電圧が電源用リード２ｂ、電源用ワイヤ
３ｂ及び電源用パッド１ｂを介して半導体チップ１内部
に形成された回路に供給されるとともに、半導体チップ
１内部に形成された回路が接地用パッド１ｃ、接地用ワ
イヤ３ｃ及び接地用リード２ｃを介して接地されている
ものである。また、所定の信号用リード２ａ〜２ａ、信
号用ワイヤ３ａ〜３ａ及び信号用パッド１ａ〜１ａを介
して半導体チップ１内部に形成された回路に入力信号が
入力され、半導体チップ１内部に形成された回路で信号
処理がされて、所定の信号用パッド１ａ〜１ａ、信号用
ワイヤ３ａ〜３ａ及び信号用リード２ａ〜２ａを介して
出力信号が出力されるものである。In the semiconductor integrated circuit device thus configured, the power supply voltage is supplied to the circuit formed inside the semiconductor chip 1 through the power supply lead 2b, the power supply wire 3b and the power supply pad 1b. The circuit formed inside the semiconductor chip 1 is grounded via the grounding pad 1c, the grounding wire 3c, and the grounding lead 2c. In addition, an input signal is input to a circuit formed inside the semiconductor chip 1 via predetermined signal leads 2a to 2a, signal wires 3a to 3a, and signal pads 1a to 1a, and is formed inside the semiconductor chip 1. The signal processing is performed by the circuit described above, and the output signal is output through the predetermined signal pads 1a to 1a, the signal wires 3a to 3a, and the signal leads 2a to 2a.
【０００４】[0004]
【発明が解決しようとする課題】しかるに、上記のよう
に構成された半導体集積回路装置にあっては、近年、多
ピン（多リード）化に伴い微細化が進み、信号用リード
２ａ〜２ａと電源用リード２ｂと接地用リード２ｃとの
リードピッチが狭くなり、特に、電源用リード２ｂと接
地用リード２ｃとのリードピッチが狭くなることによ
り、電源用リード２ｂと接地用リード２ｃとの間に接続
されるバイパスコンデンサがモールド体４内部に設ける
ことが不可能となり、半導体集積回路装置の外部に設け
なければならず、取り扱い及び組み立てが不便になると
いう不具合が生じることになった。However, in the semiconductor integrated circuit device configured as described above, miniaturization has progressed in recent years due to the increase in the number of pins (multi leads), and the signal leads 2a to 2a have been formed. The lead pitch between the power supply lead 2b and the grounding lead 2c becomes narrower, and in particular, the lead pitch between the power supply lead 2b and the grounding lead 2c becomes narrower, so that the space between the power supply lead 2b and the grounding lead 2c becomes smaller. It becomes impossible to provide the bypass capacitor connected to the inside of the molded body 4, and the bypass capacitor must be provided outside the semiconductor integrated circuit device, which causes a problem that handling and assembling becomes inconvenient.
【０００５】また、電源用リード２ｂ及び接地用リード
２ｃの幅が狭く、厚みが薄くなることにより、電源用リ
ード２ｂ及び接地用リード２ｃを含む電源リードライン
及び接地リードラインのインピーダンスが増大し、動作
マージンが悪化するという問題を生じることになった。Further, since the power supply lead 2b and the grounding lead 2c are narrow and thin, the impedance of the power supply lead line and the grounding lead line including the power supply lead 2b and the grounding lead 2c is increased, This causes a problem that the operating margin deteriorates.
【０００６】この発明は、上記した点に鑑みてなされた
ものであり、電源用リードと接地用リードとの間に容易
にバイパスコンデンサが接続できる半導体集積回路装置
を得ることを目的とするものである。The present invention has been made in view of the above points, and an object thereof is to obtain a semiconductor integrated circuit device in which a bypass capacitor can be easily connected between a power supply lead and a ground lead. is there.
【０００７】この発明の第２の目的は、電源用リードと
接地用リードにおけるインピーダンスが低減された半導
体集積回路装置を得ることである。A second object of the present invention is to obtain a semiconductor integrated circuit device in which the impedance of the power supply lead and the ground lead is reduced.
【０００８】[0008]
【課題を解決するための手段】この発明の第１の発明
は、周囲に複数の信号用パッドと電源用パッドと接地用
パッドとが形成された半導体チップと、複数の信号用パ
ッドにそれぞれ対応して設けられた信号用リードと、電
源用パッドに対応して設けられ、信号用リードより幅広
の電源用リードと、接地用パッドに対応して設けられ信
号用リードより幅広の接地用リードと、それぞれが対応
した信号用パッドと対応した信号用リードとを接続する
複数の信号用ワイヤと、電源用パッドと電源用リードと
を接続する電源用ワイヤと、接地用パッドと接地用リー
ドとを接続する接地用ワイヤとを設けたものである。A first invention of the present invention corresponds to a semiconductor chip in which a plurality of signal pads, a power supply pad and a ground pad are formed, and a plurality of signal pads, respectively. And a signal lead provided corresponding to the power supply pad and wider than the signal lead, and a ground lead wider than the signal lead and provided corresponding to the ground pad. , A plurality of signal wires connecting the corresponding signal pads and the corresponding signal leads, a power supply wire connecting the power supply pad and the power supply lead, a grounding pad and a grounding lead. A grounding wire to be connected is provided.
【０００９】この発明の第２の発明は、周囲に複数の信
号用パッドと１つ又は複数の電源用パッドと１つ又は複
数の接地用パッドとが形成された半導体チップと、複数
の信号用パッドにそれぞれ対応して設けられた信号用リ
ードと、電源用パッドに対応して設けられ信号用リード
より幅広の電源用リードと、接地用パッドに対応して設
けられ信号用リードより幅広の接地用リードと、それぞ
れが対応した信号用パッドと対応した信号用リードとを
接続する複数の信号用ワイヤと、１つ又は複数の電源用
パッドと電源用リードとを接続する複数の電源用ワイヤ
と、１つ又は複数の接地用パッドと接地用リードとを接
続する複数の接地用ワイヤとを設けたものである。A second aspect of the present invention is a semiconductor chip having a plurality of signal pads, one or a plurality of power supply pads, and one or a plurality of grounding pads formed around it, and a plurality of signal pads. A signal lead provided corresponding to each pad, a power supply lead provided corresponding to the power supply pad and wider than the signal lead, and a ground provided wider corresponding to the ground pad than the signal lead Leads, a plurality of signal wires connecting the corresponding signal pads to the corresponding signal leads, and a plurality of power supply wires connecting one or a plurality of power supply pads to the power supply leads A plurality of grounding wires for connecting one or a plurality of grounding pads and grounding leads are provided.
【００１０】[0010]
【作用】この発明の第１の発明にあっては、電源用リー
ド及び接地用リードが信号用リードに対して幅広である
ため、微細化に伴ってリードピッチを狭くしても電源用
リードと接地用リードとの間に接続されるバイパスコン
デンサをモールド体内部に形成できる。In the first aspect of the present invention, since the power supply lead and the ground lead are wider than the signal lead, the power supply lead and the ground lead can be used as the power supply lead even if the lead pitch is narrowed due to miniaturization. A bypass capacitor connected to the ground lead can be formed inside the molded body.
【００１１】この発明の第２の発明にあっては、電源用
リード及び接地用リードが信号用リードに対して幅広で
あり、電源用ワイヤ及び接地用ワイヤが複数であるた
め、電源用リードを含む電源リードライン及び接地用リ
ードを含む接地リードラインのインピーダンスを低減せ
しめる。In the second aspect of the present invention, since the power supply lead and the ground lead are wider than the signal lead and the power supply wire and the ground wire are plural, the power supply lead is The impedance of the power supply lead line including the ground lead line and the ground lead line including the ground lead is reduced.
【００１２】[0012]
【実施例】実施例１．図１はこの発明の実施例１を示す
ものであり、図１において、１は周囲に複数の信号用パ
ッド１ａ〜１ａと電源用パッド１ｂと接地用パッド１ｃ
とが形成された半導体チップで、内部に所定の回路が形
成されているものである。２ａ〜２ａは上記複数の信号
用パッド１ａ〜１ａにそれぞれ対応して設けられた信号
用リードで、幅が０.５ｍｍで、隣接する信号用リード
との間のリードピッチが０.５ｍｍで配置されている。
２ｂは上記隣接する２つの電源用パッド１ｂ、１ｂに対
応して設けられ、上記信号用リード２ａ〜２ａより幅広
の電源用リードで、幅が１.５ｍｍで、隣接する信号用
リード２ａ〜２ａとの間のリードピッチが０.５ｍｍで
配置されている。２ｃは上記隣接する２つの接地用パッ
ド１ｃ、１ｃに対応して設けられ、上記信号用リード２
ａ〜２ａより幅広の接地用リードで、幅が１.５ｍｍ
で、隣接する接地用リード２ｂとの間のリードピッチが
０.５ｍｍで配置されている。EXAMPLES Example 1. 1 shows a first embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a plurality of signal pads 1a to 1a, a power supply pad 1b, and a grounding pad 1c in the periphery.
Is a semiconductor chip on which a predetermined circuit is formed. 2a to 2a are signal leads provided corresponding to the plurality of signal pads 1a to 1a, respectively, and have a width of 0.5 mm and a lead pitch between adjacent signal leads of 0.5 mm. Has been done.
2b is a power supply lead which is provided corresponding to the two adjacent power supply pads 1b and 1b and is wider than the signal leads 2a to 2a and has a width of 1.5 mm and is adjacent to the signal leads 2a to 2a. The lead pitch between and is 0.5 mm. 2c is provided corresponding to the two adjacent ground pads 1c and 1c, and the signal lead 2 is provided.
A ground lead wider than a to 2a, with a width of 1.5 mm
The lead pitch between the adjacent grounding leads 2b is 0.5 mm.
【００１３】３ａ〜３ａはそれぞれが対応した上記信号
用パッド１ａ〜１ａと対応した上記信号用リード２ａ〜
２ａとを接続する複数の信号用ワイヤ、３ｂ、３ｂは上
記隣接する２つの電源用パッド１ｂ、１ｂと上記電源用
リード２ｂとを接続する複数の電源用ワイヤ、３ｃ、３
ｃは上記隣接する２つの接地用パッド１ｃ、１ｃと接地
用リード２ｃとを接続する複数の接地用ワイヤ、５は上
記隣接する電源用リード２ｂと接地用リード２ｃとの間
に接続されたバイパスコンデンサ、４は上記半導体チッ
プ１と信号用ワイヤ３ａ〜３ａと電源用ワイヤ３ｂ、３
ｂと接地用ワイヤ３ｃ、３ｃと信号用リード２ａ〜２ａ
の端部と電源用リード２ｂの端部と接地用リード２ｃの
端部とバイパスコンデンサ５を樹脂モールドするモール
ド体である。なお、上記信号用リード２ａ〜２ａと上記
電源用リード２ｂと上記接地用リード２ｃはリードフレ
ームを用いて形成されているものである。Reference numerals 3a to 3a denote the corresponding signal pads 1a to 1a, and the corresponding signal leads 2a to 1a.
The plurality of signal wires 3b and 3b for connecting to 2a are the plurality of power wires 3c and 3b for connecting the two adjacent power pads 1b and 1b and the power lead 2b.
c is a plurality of grounding wires connecting the two adjacent grounding pads 1c, 1c and the grounding lead 2c, and 5 is a bypass connected between the adjacent power supply lead 2b and the grounding lead 2c. The capacitors 4 are the semiconductor chip 1, the signal wires 3a to 3a, the power wires 3b, 3
b, grounding wires 3c and 3c, and signal leads 2a to 2a
Of the power supply lead 2b, the end of the grounding lead 2c, and the bypass capacitor 5. The signal leads 2a to 2a, the power supply lead 2b, and the grounding lead 2c are formed using a lead frame.
【００１４】この様に構成された半導体集積回路装置に
おいては、電源電圧が電源用リード２ｂ、電源用ワイヤ
３ｂ及び電源用パッド１ｂを介して半導体チップ１内部
に形成された回路に供給されるとともに、半導体チップ
１内部に形成された回路が接地用パッド１ｃ、接地用ワ
イヤ３ｃ及び接地用リード２ｃを介して接地されている
ものである。そして、電源用リード２ｂと接地用リード
２ｃとの間に接続されたバイパスコンデンサ５が、電源
ライン等に載ったノイズ等の交流成分を半導体チップ１
内部に形成された回路に入力されないようにしているも
のである。また、所定の信号用リード２ａ〜２ａ、信号
用ワイヤ３ａ〜３ａ及び信号用パッド１ａ〜１ａを介し
て半導体チップ１内部に形成された回路に入力信号が入
力され、半導体チップ１内部に形成された回路で信号処
理がされて、所定の信号用パッド１ａ〜１ａ、信号用ワ
イヤ３ａ〜３ａ及び信号用リード２ａ〜２ａを介して出
力信号が出力されるものである。In the semiconductor integrated circuit device thus configured, the power supply voltage is supplied to the circuit formed inside the semiconductor chip 1 through the power supply lead 2b, the power supply wire 3b and the power supply pad 1b. The circuit formed inside the semiconductor chip 1 is grounded via the grounding pad 1c, the grounding wire 3c, and the grounding lead 2c. Then, the bypass capacitor 5 connected between the power supply lead 2b and the grounding lead 2c causes the semiconductor chip 1 to generate an AC component such as noise on the power supply line.
The input is prevented from being input to the circuit formed inside. In addition, an input signal is input to a circuit formed inside the semiconductor chip 1 via predetermined signal leads 2a to 2a, signal wires 3a to 3a, and signal pads 1a to 1a, and is formed inside the semiconductor chip 1. The signal processing is performed by the circuit described above, and the output signal is output through the predetermined signal pads 1a to 1a, the signal wires 3a to 3a, and the signal leads 2a to 2a.
【００１５】この実施例１に示したものにあっては、電
源用リード２ｂと接地用リード２ｃとの間に容易にバイ
パスコンデンサ５が接続でき、実装スペースが削減でき
るとともに、実装が簡単かつ容易に行え、しかも、バイ
パスコンデンサ５が半導体チップ１内部に形成された回
路に近い部分に搭載できるため、耐ノイズマージンが向
上するという効果を有しているものである。In the first embodiment, the bypass capacitor 5 can be easily connected between the power supply lead 2b and the grounding lead 2c, the mounting space can be reduced, and the mounting is simple and easy. Moreover, since the bypass capacitor 5 can be mounted in a portion close to the circuit formed inside the semiconductor chip 1, the noise resistance margin is improved.
【００１６】なお、上記実施例１のものにあっては、１
つの電源用リード２ｂに対して２つの電源用パッド１
ｂ、１ｂを２本の電源用ワイヤ３ｂ、３ｂで接続し、１
つの接地用リード２ｃに対して２つの接地用パッド１
ｃ、１ｃを２本の接地用ワイヤ３ｃ、３ｃで接続してい
るものを示したが、１つの電源用リード２ｂに対して３
つ以上の電源用パッド１ｂを３本以上の電源用ワイヤ３
ｂで接続し、１つの接地用リード２ｃに対して３つの接
地用パッド１ｃを３本以上の接地用ワイヤ３ｃで接続し
たものであっても、同様の効果を奏するものである。Incidentally, in the case of the above-mentioned first embodiment, 1
Two power supply pads 1 for one power supply lead 2b
b, 1b are connected by two power supply wires 3b, 3b, and
Two ground pads 1 for one ground lead 2c
It is shown that c and 1c are connected by two grounding wires 3c and 3c.
One or more power supply pads 1b and three or more power supply wires 3
The same effect can be obtained even if the connection is made by b and the three grounding pads 1c are connected to one grounding lead 2c by three or more grounding wires 3c.
【００１７】また、上記実施例１のものにあっては、電
源用パッド１ｂ及び接地用パッド１ｃを信号用パッド１
ａ〜１ａと同じ形状のものとしたが、電源用パッド１ｂ
及び接地用パッド１ｃの形状を、図１に示した２つ分を
含む大きさにした幅広のものとしても、同様の効果を奏
するものである。In the first embodiment, the power supply pad 1b and the ground pad 1c are connected to the signal pad 1 as well.
The same shape as a to 1a is used, but the power supply pad 1b
Also, even if the grounding pad 1c has a wide shape including the two pads shown in FIG. 1, the same effect can be obtained.
【００１８】さらに、上記実施例１のものにあっては、
信号用リード２ａ〜２ａ、電源用リード２ｂ及び接地用
リード２ｃを長方形の形状として示したが、これに限ら
れるものではなく、どのような形状であっても良く、例
えば凹凸をもつような形状であっても良く、要は電源用
リード２ｂ及び接地用リード２ｃの幅が実質的に信号用
リード２ａ〜２ａの幅より広く形成されていれば、同様
の効果を奏するものである。Further, in the first embodiment,
Although the signal leads 2a to 2a, the power supply lead 2b, and the grounding lead 2c are shown as rectangular shapes, the shape is not limited to this, and may be any shape, for example, a shape having irregularities. In short, if the width of the power supply lead 2b and the ground lead 2c is substantially wider than the width of the signal leads 2a to 2a, the same effect can be obtained.
【００１９】実施例２．図２はこの発明の実施例２を示
すものであり、図２において、１は周囲に複数の信号用
パッド１ａ〜１ａと電源用パッド１ｂと接地用パッド１
ｃとが形成された半導体チップで、内部に所定の回路が
形成されているものであり、上記電源用パッド１ｂ及び
接地用パッド１ｃは上記信号用パッド１ａ〜１ａの３倍
分の大きさ、つまり３倍分の幅を持ったものである。２
ａ〜２ａは上記複数の信号用パッド１ａ〜１ａにそれぞ
れ対応して設けられた信号用リードで、幅が０.５ｍｍ
で、隣接する信号用リードとの間のリードピッチが０.
５ｍｍで配置されている。２ｂは上記幅広の電源用パッ
ド１ｂに対応して設けられ、上記信号用リード２ａ〜２
ａより幅広の電源用リードで、幅が１.５ｍｍで、隣接
する信号用リード２ａ〜２ａとの間のリードピッチが
０.５ｍｍで配置されている。２ｃは上記幅広の接地用
パッド１ｃに対応して設けられ、上記信号用リード２ａ
〜２ａより幅広の接地用リードで、幅が１.５ｍｍで、
隣接する電源用リード２ｃとの間のリードピッチが０.
５ｍｍで配置されている。Example 2. 2 shows Embodiment 2 of the present invention. In FIG. 2, reference numeral 1 denotes a plurality of signal pads 1a to 1a, a power supply pad 1b, and a grounding pad 1 in the periphery.
c is a semiconductor chip in which a predetermined circuit is formed, and the power supply pad 1b and the ground pad 1c are three times as large as the signal pads 1a to 1a. In other words, it has a width of three times. Two
a to 2a are signal leads provided corresponding to the plurality of signal pads 1a to 1a, respectively, and have a width of 0.5 mm.
And the lead pitch between adjacent signal leads is 0.
It is arranged at 5 mm. 2b is provided corresponding to the wide power supply pad 1b, and is provided with the signal leads 2a-2.
The power supply leads are wider than a, have a width of 1.5 mm, and are arranged with a lead pitch of 0.5 mm between adjacent signal leads 2a to 2a. 2c is provided corresponding to the wide ground pad 1c, and the signal lead 2a is provided.
~ 2a Wider ground lead, 1.5mm wide,
The lead pitch between the adjacent power supply leads 2c is 0.
It is arranged at 5 mm.
【００２０】３ａ〜３ａはそれぞれが対応した上記信号
用パッド１ａ〜１ａと対応した上記信号用リード２ａ〜
２ａとを接続する複数の信号用ワイヤ、３ｂ〜３ｂは上
記幅広の電源用パッド１ｂと上記電源用リード２ｂとを
接続する複数の電源用ワイヤで、上記信号用ワイヤ３ａ
〜３ａの配置されている間隔より狭い間隔で配置しても
良いものである。３ｃ〜３ｃは上記幅広の接地用パッド
１ｃと接地用リード２ｃとを接続する複数の接地用ワイ
ヤで、上記信号用ワイヤ３ａ〜３ａの配置されている間
隔より狭い間隔で配置しても良いものである。４は上記
半導体チップ１と信号用ワイヤ３ａ〜３ａと電源用ワイ
ヤ３ｂ〜３ｂと接地用ワイヤ３ｃ〜３ｃと信号用リード
２ａ〜２ａの端部と電源用リード２ｂの端部と接地用リ
ード２ｃの端部とを樹脂モールドするモールド体であ
る。なお、上記信号用リード２ａ〜２ａと上記電源用リ
ード２ｂと上記接地用リード２ｃはリードフレームを用
いて形成されているものである。Reference numerals 3a to 3a respectively denote the corresponding signal pads 1a to 1a and the corresponding signal leads 2a to 1a.
A plurality of signal wires for connecting 2a and 3b to 3b are a plurality of power wires for connecting the wide power pad 1b and the power lead 2b, and the signal wire 3a.
It may be arranged at intervals smaller than the intervals at which 3a to 3a are arranged. Reference numerals 3c to 3c denote a plurality of grounding wires for connecting the wide grounding pad 1c and the grounding lead 2c, which may be arranged at intervals narrower than the intervals at which the signal wires 3a to 3a are arranged. Is. Reference numeral 4 denotes the semiconductor chip 1, the signal wires 3a to 3a, the power supply wires 3b to 3b, the ground wires 3c to 3c, the end portions of the signal leads 2a to 2a, the power supply lead 2b, and the ground lead 2c. Is a mold body for resin-molding the end portion of The signal leads 2a to 2a, the power supply lead 2b, and the grounding lead 2c are formed using a lead frame.
【００２１】この様に構成された半導体集積回路装置に
おいては、電源電圧が幅広の電源用リード２ｂ、複数の
電源用ワイヤ３ｂ〜３ｂ及び幅広の電源用パッド１ｂを
介して半導体チップ１内部に形成された回路に供給され
るとともに、半導体チップ１内部に形成された回路が幅
広の接地用パッド１ｃ、複数の接地用ワイヤ３ｃ及び幅
広の接地用リード２ｃを介して接地されているものであ
る。従って、電源用リード２ｂ、複数の電源用ワイヤ３
ｂ〜３ｂ及び電源用パッド１ｂと接地用リード２ｃ、複
数の接地用ワイヤ３ｃ〜３ｃ及び接地用パッド１ｃにお
けるインピーダンスが低減でき、動作マージンが増大し
ている。また、所定の信号用リード２ａ〜２ａ、信号用
ワイヤ３ａ〜３ａ及び信号用パッド１ａ〜１ａを介して
半導体チップ１内部に形成された回路に入力信号が入力
され、半導体チップ１内部に形成された回路で信号処理
がされて、所定の信号用パッド１ａ〜１ａ、信号用ワイ
ヤ３ａ〜３ａ及び信号用リード２ａ〜２ａを介して出力
信号が出力されるものである。In the semiconductor integrated circuit device thus configured, the power supply voltage is formed inside the semiconductor chip 1 through the wide power supply lead 2b, the plurality of power supply wires 3b to 3b, and the wide power supply pad 1b. The circuit formed in the semiconductor chip 1 is grounded through the wide grounding pad 1c, the plurality of grounding wires 3c, and the widening grounding lead 2c. Therefore, the power supply lead 2b, the plurality of power supply wires 3
Impedances in b to 3b, the power supply pad 1b, the grounding lead 2c, the plurality of grounding wires 3c to 3c, and the grounding pad 1c can be reduced, and the operation margin is increased. In addition, an input signal is input to a circuit formed inside the semiconductor chip 1 via predetermined signal leads 2a to 2a, signal wires 3a to 3a, and signal pads 1a to 1a, and is formed inside the semiconductor chip 1. The signal processing is performed by the circuit described above, and the output signal is output through the predetermined signal pads 1a to 1a, the signal wires 3a to 3a, and the signal leads 2a to 2a.
【００２２】なお、上記実施例２のものにあっては、信
号用リード２ａ〜２ａ、電源用リード２ｂ及び接地用リ
ード２ｃを長方形の形状として示したが、これに限られ
るものではなく、どのような形状であっても良く、例え
ば凹凸をもつような形状であっても良く、要は電源用リ
ード２ｂ及び接地用リード２ｃの幅が実質的に信号用リ
ード２ａ〜２ａの幅より広く形成されていれば、同様の
効果を奏するものである。また、上記実施例２のものに
あっては、電源用リード２ｂ及び接地用リード２ｃとを
幅広のものとしてあるので、上記実施例１に示したもの
のように、電源用リード２ｂと接地用リード２ｃとの間
にバイパスコンデンサを接続することができるものであ
る。In the second embodiment, the signal leads 2a to 2a, the power source lead 2b and the grounding lead 2c are shown as rectangular shapes, but the present invention is not limited to this. The shape may be such a shape, for example, a shape having irregularities, and in short, the width of the power supply lead 2b and the ground lead 2c is substantially wider than the width of the signal leads 2a to 2a. If so, the same effect can be obtained. In the second embodiment, since the power supply lead 2b and the grounding lead 2c are wide, the power supply lead 2b and the grounding lead 2b are the same as those shown in the first embodiment. It is possible to connect a bypass capacitor between 2c.
【００２３】[0023]
【発明の効果】この発明の第１の発明は、以上に述べた
ように、半導体チップの周囲に形成された電源用パッド
に対応して設けられ、信号用リードより幅広の電源用リ
ードと、半導体チップの周囲に形成された接地用パッド
に対応して設けられ信号用リードより幅広の接地用リー
ドとを設けたものとしたので、電源用リードと接地用リ
ードとの間に容易にバイパスコンデンサが接続でき、実
装が容易かつ簡単に行えるという効果を有するものであ
る。As described above, the first invention of the present invention includes a power supply lead which is provided corresponding to the power supply pad formed around the semiconductor chip and has a width wider than that of the signal lead. Since the grounding lead which is provided corresponding to the grounding pad formed around the semiconductor chip and is wider than the signal lead is provided, the bypass capacitor can be easily provided between the power supply lead and the grounding lead. Can be connected, and the effect is that mounting can be performed easily and easily.
【００２４】また、この発明の第２の発明は、半導体チ
ップの周囲に形成された電源用パッドに対応して設けら
れ信号用リードより幅広の電源用リードと、半導体チッ
プの周囲に形成された接地用パッドに対応して設けられ
信号用リードより幅広の接地用リードと、１つ又は複数
の電源用パッドと電源用リードとを接続する複数の電源
用ワイヤと、１つ又は複数の接地用パッドと接地用リー
ドとを接続する複数の接地用ワイヤとを設けたものとし
たので、電源用リードと接地用リードにおけるインピー
ダンスが低減できるという効果を有するものである。According to a second aspect of the present invention, a power supply lead which is provided corresponding to a power supply pad formed around the semiconductor chip and is wider than the signal lead and is formed around the semiconductor chip. A grounding lead provided corresponding to the grounding pad and wider than the signal lead, a plurality of power supply wires connecting one or more power supply pads and the power supply lead, and one or more grounding wires Since a plurality of grounding wires for connecting the pad and the grounding lead are provided, it is possible to reduce impedance in the power supply lead and the grounding lead.
【図１】この発明の実施例１を示す構成図。FIG. 1 is a configuration diagram showing a first embodiment of the present invention.
【図２】この発明の実施例２を示す構成図。FIG. 2 is a configuration diagram showing a second embodiment of the present invention.
【図３】従来の半導体集積回路装置を示す構成図。FIG. 3 is a configuration diagram showing a conventional semiconductor integrated circuit device.
１ 半導体チップ １ａ 信号用パッド １ｂ 電源用パッド １ｃ 接地用パッド ２ａ 信号用リード ２ｂ 電源用リード ２ｃ 接地用リード ３ａ 信号用ワイヤ ３ｂ 電源用ワイヤ ３ｃ 接地用ワイヤ ５ バイパスコンデンサ 1 Semiconductor Chip 1a Signal Pad 1b Power Pad 1c Ground Pad 2a Signal Lead 2b Power Lead 2c Ground Lead 3a Signal Wire 3b Power Wire 3c Ground Wire 5 Bypass Capacitor
Claims (2)
ドと接地用パッドとが形成された半導体チップ、上記複
数の信号用パッドにそれぞれ対応して設けられた信号用
リード、上記電源用パッドに対応して設けられ上記信号
用リードより幅広の電源用リード、上記接地用パッドに
対応して設けられ上記信号用リードより幅広の接地用リ
ード、それぞれが対応した上記信号用パッドと対応した
上記信号用リードとを接続する複数の信号用ワイヤ、上
記電源用パッドと上記電源用リードとを接続する電源用
ワイヤ、上記接地用パッドと接地用リードとを接続する
接地用ワイヤを備えた半導体集積回路装置。1. A semiconductor chip around which a plurality of signal pads, a power supply pad and a ground pad are formed, a signal lead provided corresponding to each of the plurality of signal pads, and a power supply pad. Corresponding to the signal lead, the power supply lead wider than the signal lead, the grounding pad corresponding to the grounding pad wider than the signal lead, each corresponding to the corresponding signal pad A semiconductor integrated circuit including a plurality of signal wires for connecting signal leads, a power supply wire for connecting the power supply pad and the power supply lead, and a grounding wire for connecting the grounding pad and the grounding lead Circuit device.
数の電源用パッドと１つ又は複数の接地用パッドとが形
成された半導体チップ、上記複数の信号用パッドにそれ
ぞれ対応して設けられた信号用リード、上記電源用パッ
ドに対応して設けられ上記信号用リードより幅広の電源
用リード、上記接地用パッドに対応して設けられ上記信
号用リードより幅広の接地用リード、それぞれが対応し
た上記信号用パッドと対応した上記信号用リードとを接
続する複数の信号用ワイヤ、上記１つ又は複数の電源用
パッドと上記電源用リードとを接続する複数の電源用ワ
イヤ、上記１つ又は複数の接地用パッドと接地用リード
とを接続する複数の接地用ワイヤを備えた半導体集積回
路装置。2. A semiconductor chip around which a plurality of signal pads, one or a plurality of power supply pads and one or a plurality of ground pads are formed, and which are provided corresponding to the plurality of signal pads, respectively. A corresponding signal lead, a power supply lead provided corresponding to the power supply pad and wider than the signal lead, and a grounding lead provided corresponding to the ground pad and wider than the signal lead, respectively. A plurality of signal wires connecting the corresponding signal pads and the corresponding signal leads, a plurality of power wires connecting the one or more power pads and the power leads, and one Alternatively, a semiconductor integrated circuit device including a plurality of grounding wires connecting a plurality of grounding pads and a grounding lead.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22116691A JPH0547992A (en) | 1991-08-07 | 1991-08-07 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22116691A JPH0547992A (en) | 1991-08-07 | 1991-08-07 | Semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547992A true JPH0547992A (en) | 1993-02-26 |
Family
ID=16762508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22116691A Pending JPH0547992A (en) | 1991-08-07 | 1991-08-07 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547992A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334100A (en) * | 1993-05-25 | 1994-12-02 | Seiko Epson Corp | Semiconductor device and lead frame thereof |
| US5844301A (en) * | 1996-01-22 | 1998-12-01 | Telefonaktiebolaget Lm Ericsson | Balanced integrated semiconductor device operating with a parallel resonator circuit |
| US6608375B2 (en) | 2001-04-06 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| JP2004087646A (en) * | 2002-08-26 | 2004-03-18 | Zuken Inc | Integrated circuit package and its mounting method |
| KR101297192B1 (en) * | 2008-11-10 | 2013-08-19 | 삼성전자주식회사 | Image forming apparatus, chip, and chip package |
| JPWO2021166498A1 (en) * | 2020-02-18 | 2021-08-26 |
-
1991
- 1991-08-07 JP JP22116691A patent/JPH0547992A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334100A (en) * | 1993-05-25 | 1994-12-02 | Seiko Epson Corp | Semiconductor device and lead frame thereof |
| US5844301A (en) * | 1996-01-22 | 1998-12-01 | Telefonaktiebolaget Lm Ericsson | Balanced integrated semiconductor device operating with a parallel resonator circuit |
| US6608375B2 (en) | 2001-04-06 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| US6806564B2 (en) | 2001-04-06 | 2004-10-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| US7173335B2 (en) | 2001-04-06 | 2007-02-06 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| US7459765B2 (en) | 2001-04-06 | 2008-12-02 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| US7714434B2 (en) | 2001-04-06 | 2010-05-11 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| US8018055B2 (en) | 2001-04-06 | 2011-09-13 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| JP2004087646A (en) * | 2002-08-26 | 2004-03-18 | Zuken Inc | Integrated circuit package and its mounting method |
| KR101297192B1 (en) * | 2008-11-10 | 2013-08-19 | 삼성전자주식회사 | Image forming apparatus, chip, and chip package |
| JPWO2021166498A1 (en) * | 2020-02-18 | 2021-08-26 | ||
| WO2021166498A1 (en) * | 2020-02-18 | 2021-08-26 | 京セラ株式会社 | Wiring substrate and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62244144A (en) | Semiconductor device | |
| JPH04307943A (en) | Semiconductor device | |
| JPH05109802A (en) | Semiconductor device | |
| JPS61117858A (en) | Semiconductor device | |
| JP2560805B2 (en) | Semiconductor device | |
| JP2004047811A (en) | Semiconductor device with built-in passive element | |
| JPH0669408A (en) | Semiconductor device for high-frequency power amplification | |
| JPH0547992A (en) | Semiconductor integrated circuit device | |
| JP2681427B2 (en) | Semiconductor device | |
| US5719748A (en) | Semiconductor package with a bridge for chip area connection | |
| JPH05243472A (en) | Semiconductor integrated circuit | |
| JPS6020524A (en) | Semiconductor integrated circuit device | |
| JPH09199666A (en) | Semiconductor integrated circuit device | |
| JP2697547B2 (en) | Semiconductor integrated circuit device | |
| JPH05243474A (en) | Semiconductor device | |
| JP2685135B2 (en) | Semiconductor integrated circuit | |
| JPH0629395A (en) | Semiconductor integrated circuit device | |
| US7173326B2 (en) | Semiconductor integrated device | |
| JPH04349640A (en) | Analog-digital hybrid integrated circuit device package | |
| JPS629654A (en) | Mounting package for ic device | |
| JPH06232328A (en) | Loc semiconductor device | |
| JPH0810209Y2 (en) | Integrated circuit | |
| JPH0621319A (en) | Lead frame for semiconductor device | |
| JP2003318325A (en) | Surface-mounting electronic component | |
| JPH1065103A (en) | Semiconductor integrated circuit |