JPH0547892A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0547892A
JPH0547892A JP19916991A JP19916991A JPH0547892A JP H0547892 A JPH0547892 A JP H0547892A JP 19916991 A JP19916991 A JP 19916991A JP 19916991 A JP19916991 A JP 19916991A JP H0547892 A JPH0547892 A JP H0547892A
Authority
JP
Japan
Prior art keywords
semiconductor
monitor
pads
scribe line
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19916991A
Other languages
Japanese (ja)
Other versions
JP3354949B2 (en
Inventor
Masaki Nagasawa
正樹 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19916991A priority Critical patent/JP3354949B2/en
Publication of JPH0547892A publication Critical patent/JPH0547892A/en
Application granted granted Critical
Publication of JP3354949B2 publication Critical patent/JP3354949B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To prevent short circuits between pads located on split semiconductor chips with regard to a semiconductor device having semiconductor chips split from a semiconductor wafer having monitor elements on scribe lines. CONSTITUTION:This device comprises monitor elements 14 formed on scribe lines 12, monitor pads 20,24,25 formed in a semiconductor circuit region surrounded by scribe lines 12, and semiconductor chips split from a semiconductor wafer 11 which are formed narrower than the distance of pads provided in the semiconductor circuit region and have monitor elements 14 and metallic wiring electrodes 21, 22, 23 which connect the monitor pads 20, 24, 25.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、半導体ウェハから分割された半導体チップ
を有する半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a semiconductor chip divided from a semiconductor wafer.

【0002】[0002]

【従来の技術】半導体集積回路が形成された半導体チッ
プは、図2(a) に示すような半導体ウェハ1を分割した
ものであり、半導体集積回路毎の特性のバラツキや、製
造ラインにおける半導体ウェハ1毎の回路特性のバラツ
キを調査するためには、図2(b) (c) に示すような位置
にモニター用素子3が形成されている。
2. Description of the Related Art A semiconductor chip on which a semiconductor integrated circuit is formed is obtained by dividing a semiconductor wafer 1 as shown in FIG. 2 (a), and variations in characteristics of each semiconductor integrated circuit and semiconductor wafers in a manufacturing line. In order to investigate the variation in the circuit characteristics for each device, the monitor element 3 is formed at the position shown in FIGS. 2 (b) and 2 (c).

【0003】即ち、図2(b) に示すものは、半導体ウェ
ハ1に複数形成された矩形状の半導体集積回路領域2の
四隅にモニター用素子3を形成したものであり、半導体
集積回路の特性のバラツキを調査するために用いられて
いる。
That is, what is shown in FIG. 2 (b) is one in which a plurality of rectangular semiconductor integrated circuit regions 2 formed on a semiconductor wafer 1 are provided with monitor elements 3 at the four corners. It is used to investigate the variation of

【0004】これに対して、図2(c) に示すものは、半
導体ウェハ1上における複数の半導体集積回路領域2を
区画するスクライブライン4上にモニター用素子5を形
成したもので、製造ラインのバラツキを調査するために
設けられている。このモニター用素子5は、半導体集積
回路領域2の外に設けられているためにその回路構成に
無関係であり、しかも、半導体ウェハ1を分割する際に
同時に破壊される点で図2(b) のものと相違する。
On the other hand, the one shown in FIG. 2 (c) has a monitor element 5 formed on a scribe line 4 which divides a plurality of semiconductor integrated circuit regions 2 on a semiconductor wafer 1. It is provided to investigate the variation of Since the monitoring element 5 is provided outside the semiconductor integrated circuit area 2, it has nothing to do with the circuit configuration, and is also destroyed when the semiconductor wafer 1 is divided. Different from the one.

【0005】このモニター用素子5は、スクライブライ
ン4上に形成されたモニター用パッド6に接続されてお
り、モニター用パッド6にはウェハ検査用のプローブの
針が当てられることになる。
The monitor element 5 is connected to a monitor pad 6 formed on the scribe line 4, and a needle of a probe for wafer inspection is applied to the monitor pad 6.

【0006】[0006]

【発明が解決しようとする課題】しかし、モニター用パ
ッド6の平面の大きさは、プローブの針を当てる関係上
80μm×80μm以上の大きさが必要となるために、
図2(c) に示すスクライブライン4に沿って半導体ウェ
ハ1を分割する際にモニター用素子5とともにモニター
用パッド6を構成する金属片が飛散して分割された半導
体集積回路領域2(半導体チップ)の上に付着し、その
上のパッド7同士を短絡して半導体集積回路2の動作不
良の原因となったり、製品の歩留りを低下させるといっ
た問題が生じる。
However, the size of the plane of the monitor pad 6 needs to be 80 μm × 80 μm or more because of the contact with the needle of the probe.
When the semiconductor wafer 1 is divided along the scribe lines 4 shown in FIG. 2 (c), the metal pieces forming the monitor pad 6 together with the monitor element 5 are scattered to be divided into semiconductor integrated circuit regions 2 (semiconductor chips ), And pads 7 thereabove are short-circuited to cause a malfunction of the semiconductor integrated circuit 2 or to reduce the yield of products.

【0007】この場合、エアブロー等によって半導体チ
ップ上の金属片を除去することも考えられるが、多数枚
について行うのは手間がかかる。しかも、金属片が、分
割された半導体チップの側部で完全に切断されずに突出
した状態で残り、これが後に分離して半導体チップの上
に載ることもあり、エアブローによる効果はあまり期待
できない。
In this case, it is conceivable to remove the metal pieces on the semiconductor chip by air blow or the like, but it takes a lot of time to carry out with a large number of pieces. In addition, the metal piece may remain in a projecting state without being completely cut at the side portion of the divided semiconductor chip, and the metal piece may later be separated and placed on the semiconductor chip, so that the effect of the air blow cannot be expected so much.

【0008】本発明はこのような問題に鑑みてなされた
ものであって、分割された半導体チップ上にあるパッド
同士の短絡を防止できる半導体装置を提供することを目
的とする。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device capable of preventing a short circuit between pads on a divided semiconductor chip.

【0009】[0009]

【課題を解決するための手段】上記した課題は、図1に
例示するように、スクライブライン12上に形成されたモ
ニター用素子14と、前記スクライブライン12に囲まれた
半導体回路領域に形成されるモニター用パッド20,24,
25と、前記半導体回路領域に設けられるパッド間の距離
よりも狭い幅に形成されて前記モニター用素子14,26と
前記モニター用パッド20,24,25を接続する金属配線電
極21,22,23とを有する半導体ウェハ11から分割された
半導体チップを備えたことを特徴とする半導体装置によ
って達成する。
As shown in FIG. 1, the above-mentioned problems are formed in a monitor element 14 formed on a scribe line 12 and a semiconductor circuit region surrounded by the scribe line 12. Monitor pad 20, 24,
25, and metal wiring electrodes 21, 22, 23 formed in a width narrower than the distance between pads provided in the semiconductor circuit region and connecting the monitoring elements 14, 26 and the monitoring pads 20, 24, 25. And a semiconductor chip divided from a semiconductor wafer (11) having

【0010】または、前記モニター用パッド20,24,25
は、前記半導体回路領域に形成される半導体回路に接続
されていることを特徴とする前記半導体装置により達成
する。
Alternatively, the monitor pads 20, 24, 25
Is achieved by the semiconductor device characterized by being connected to a semiconductor circuit formed in the semiconductor circuit region.

【0011】前記スクライブライン(12)内に配線する
前記金属配線電極21,22,23はスクライブ方向と直交す
る向きに形成されていることを特徴とする前記半導体装
置。
The semiconductor device, wherein the metal wiring electrodes 21, 22 and 23 wired in the scribe line (12) are formed in a direction orthogonal to the scribe direction.

【0012】[0012]

【作 用】本発明によれば、スクライブライン12に囲
まれた半導体集積回路領域にモニター用パッド20,2
4…を設け、スクライブライン12上にモニター用素子
14を形成するとともに、細い金属配線電極21,22
…を介してモニター用パッド20,24…とモニター用
素子14とを接続するようにしている。
[Operation] According to the present invention, the monitor pads 20, 2 are formed in the semiconductor integrated circuit region surrounded by the scribe line 12.
4 are provided, the monitor element 14 is formed on the scribe line 12, and thin metal wiring electrodes 21 and 22 are provided.
The monitor pads 20, 24, ... Are connected to the monitor element 14 via.

【0013】このため、スクライブライン12に沿って
半導体ウェハ11を切断する際に、パッド20,24…
程度の大きさ、即ち数十μm程度の金属片が飛び散るこ
とはなく、金属片により半導体チップ上のパッド同士は
短絡しなくなる。
Therefore, when the semiconductor wafer 11 is cut along the scribe line 12, the pads 20, 24 ...
Metal pieces having a size of about several tens of μm do not scatter, and the metal pieces prevent short-circuiting between pads on the semiconductor chip.

【0014】また、第2の発明によれば、モニター用パ
ッドは内部回路に接続されて分割後にボンディングパッ
トとして使用される。このため、モニター専用のパッド
を設ける余裕のない半導体ウェハを切断分割する場合に
も大きな金属片の飛散がなくなる。
According to the second invention, the monitor pad is connected to the internal circuit and is used as a bonding pad after being divided. For this reason, large metal pieces are not scattered even when cutting and dividing a semiconductor wafer that cannot afford a pad dedicated to a monitor.

【0015】さらに、第3の発明によれば、金属配線電
極をスクライブラインと直交する向きに配線しているた
めに、スクライブラインに形成される金属の形成面積は
さらに小さくなり、ウェハ分割の際に飛び散る金属片が
より小さくなって短絡等の事故の発生は確実に回避され
る。
Further, according to the third aspect of the invention, since the metal wiring electrodes are wired in the direction orthogonal to the scribe lines, the area of the metal formed on the scribe lines is further reduced, and at the time of wafer division. The size of the metal pieces scattered in the area is further reduced, and the occurrence of an accident such as a short circuit is reliably avoided.

【0016】[0016]

【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 (a)本発明の第1実施例の説明 図1は、本発明の一実施例を示す装置の平面図及び部分
拡大平面図である。
Embodiments of the present invention will be described below with reference to the drawings. (A) Description of First Embodiment of the Present Invention FIG. 1 is a plan view and a partially enlarged plan view of an apparatus showing an embodiment of the present invention.

【0017】図1(a) において符号11は、シリコン、
ゲルマニウム等よりなる半導体ウェハで、その半導体ウ
ェハ11の上面側には、窪みのあるスクライブライン1
2により平面矩形状に区画された半導体集積回路装置1
3が複数形成されており、半導体ウェハ11はウェハ試
験後にスクライブライン12に沿って切断されることに
なる。
In FIG. 1A, reference numeral 11 is silicon.
A semiconductor wafer made of germanium or the like, and a scribe line 1 having a depression on the upper surface side of the semiconductor wafer 11.
Semiconductor integrated circuit device 1 partitioned by 2 into a planar rectangular shape
The semiconductor wafer 11 is cut along the scribe line 12 after the wafer test.

【0018】スクライブライン12の表面のうち半導体
集積回路13の隅の近傍には、図1(b) に示すように、
モニター用のMOSトランジスタ14や抵抗素子26が
形成されている。モニター用の素子14,26は、例え
ば製造ラインの半導体ウェハ11毎の素子や回路特性の
バラツキを調査するために設けられるものである。
In the vicinity of the corner of the semiconductor integrated circuit 13 on the surface of the scribe line 12, as shown in FIG. 1 (b),
A monitor MOS transistor 14 and a resistance element 26 are formed. The monitoring elements 14 and 26 are provided, for example, for investigating variations in elements and circuit characteristics of each semiconductor wafer 11 in the manufacturing line.

【0019】そのMOSトランジスタ14は、周囲がSi
O2等の絶縁膜15により囲まれた半導体領域に形成され
たもので、半導体上にゲート絶縁膜16を介して形成さ
れたゲート電極17と、その両側に不純物導入により形
成された2つのソース/ドレイン(S/D)層18,1
9から構成されている。ゲート電極17は、第一の半導
体集積回路装置13aの四隅に設けられたモニター用パ
ッド20に幅1μm程度のアルミニウム配線電極21を
介して接続され、また、S/D層18,19の上に接続
されたアルミニウム配線電極22,23は隣の半導体集
積回路装置13bの隅に設けられた2つのモニター用パ
ッド24,25に個々に接続されている。
The MOS transistor 14 is surrounded by Si.
A gate electrode 17 formed in a semiconductor region surrounded by an insulating film 15 such as O 2 and formed on a semiconductor via a gate insulating film 16 and two sources formed on both sides thereof by introducing impurities. / Drain (S / D) layer 18, 1
It is composed of 9. The gate electrode 17 is connected to the monitor pads 20 provided at the four corners of the first semiconductor integrated circuit device 13a through aluminum wiring electrodes 21 having a width of about 1 μm, and on the S / D layers 18 and 19. The connected aluminum wiring electrodes 22 and 23 are individually connected to two monitor pads 24 and 25 provided at the corners of the adjacent semiconductor integrated circuit device 13b.

【0020】また、抵抗素子26は、スクライブライン
12の別の領域にある絶縁膜15の上に形成されたもの
で、例えば不純物を含む多結晶シリコンからなり、その
両端に接続されるアルミニウム配線電極27,28は第
三の半導体集積回路装置13cの隅にあるモニター用パ
ッド29,30に接続されている。
The resistance element 26 is formed on the insulating film 15 in another region of the scribe line 12, is made of, for example, polycrystalline silicon containing impurities, and has aluminum wiring electrodes connected to both ends thereof. 27 and 28 are connected to monitor pads 29 and 30 at the corners of the third semiconductor integrated circuit device 13c.

【0021】上記モニター用パッド20,24,25,
29,30の平面の大きさは、80μm×80μm、ま
たはこれ以上の大きさであり、その間隔は40μm以上
となっている。
The monitor pads 20, 24, 25,
The size of the planes 29 and 30 is 80 μm × 80 μm or larger, and the distance between them is 40 μm or more.

【0022】なお、上記した半導体ウェハ11は、その
上面全体がパッシベーション膜(不図示)に覆われ、そ
こに設けた複数の窓を通してモニター用パッド20,2
4…とそれ以外のパッド31を外部に露出するようにし
ている。
The semiconductor wafer 11 is covered with a passivation film (not shown) on the entire upper surface thereof, and the monitor pads 20, 2 are passed through a plurality of windows provided therein.
4 and the other pads 31 are exposed to the outside.

【0023】次に、上記した実施例の作用について説明
する。上述した実施例において、半導体ウェハ11をス
クライブライン12に沿って分割する前に、モニター用
の素子14,26に繋がるパッド20,24…にウェハ
試験装置の探針(不図示)を当て、その素子の特性を検
出して半導体ウェハ11毎の特性のバラツキを検査す
る。
Next, the operation of the above embodiment will be described. In the above-described embodiment, before the semiconductor wafer 11 is divided along the scribe line 12, a probe (not shown) of a wafer testing device is applied to the pads 20, 24 ... Connected to the monitor elements 14, 26, and The characteristics of the device are detected to inspect the variations in the characteristics of each semiconductor wafer 11.

【0024】そして、半導体ウェハ11毎のバラツキが
許容範囲にある場合には、各半導体集積回路13の素子
特性を調査して不良な回路をチェックしてから、半導体
ウェハ11をスクライブライン12に沿ってダイシング
して複数のチップに分割することになる。
If the variation among the semiconductor wafers 11 is within the allowable range, the element characteristics of each semiconductor integrated circuit 13 are investigated to check for defective circuits, and then the semiconductor wafer 11 is moved along the scribe line 12. It is diced and divided into a plurality of chips.

【0025】この場合、スクライブライン12上に形成
されたモニター用のMOSトランジスタ14、抵抗素子
26等が破壊されるが、スクライブライン12上におけ
る金属は、幅1μm程度の細いアルミニウム配線電極2
1〜23,27,28だけであり、この配線電極21〜
23,27,28がチップ分割の際に金属片となって飛
散しても、半導体集積回路13上の40μm程度離れた
パッド31同士を短絡することはなく、半導体装置の動
作不良を生じさせない。
In this case, the monitor MOS transistor 14, the resistance element 26 and the like formed on the scribe line 12 are destroyed, but the metal on the scribe line 12 is a thin aluminum wiring electrode 2 having a width of about 1 μm.
1 to 23, 27 and 28 only, and the wiring electrodes 21 to
Even if 23, 27, and 28 become metal pieces when the chips are divided and scatter, the pads 31 on the semiconductor integrated circuit 13 that are separated by about 40 μm are not short-circuited, and the malfunction of the semiconductor device does not occur.

【0026】なお、上記した実施例ではモニター用素子
14,26を専用のモニター用パッド20,24…に接
続しているが、このパッド20は半導体集積回路13に
繋がるパッド31でもよい。これによれば、モニター専
用のパッドスペースを設けられない場合にもパッド同士
の短絡が防止できる。ただし、この場合には、モニター
用電圧の影響を受けない回路のパッド31を選択する必
要がある。
Although the monitoring elements 14 and 26 are connected to the dedicated monitoring pads 20, 24, ... In the above embodiment, the pads 20 may be pads 31 connected to the semiconductor integrated circuit 13. According to this, even when the pad space dedicated to the monitor cannot be provided, it is possible to prevent a short circuit between the pads. However, in this case, it is necessary to select the pad 31 of the circuit that is not affected by the monitor voltage.

【0027】(b)本発明の他の実施例の説明 上記した実施例では、図1(b) に示すようにモニター用
素子14、16とそこから遠いパッド24,30とを接
続する電極配線22,28の一部をスクライブライン1
2中央のカッター通過領域Sを通して配置している。こ
のため、電極配線24,30はその領域Sを通るカッタ
ーによって小さく砕かれ、半導体チップの縁部に残存す
ることはない。
(B) Description of another embodiment of the present invention In the above-mentioned embodiment, as shown in FIG. 1 (b), electrode wiring for connecting the monitoring elements 14 and 16 and the pads 24 and 30 distant therefrom. Part of 22 and 28 scribe line 1
2 It is arranged through the cutter passage area S at the center. Therefore, the electrode wirings 24 and 30 are crushed into small pieces by the cutter passing through the area S and do not remain at the edge of the semiconductor chip.

【0028】しかし、図2(a) に示すように、電極配線
22がスクライブライン12のカッター通過領域Sから
ずれている場合には、分割された半導体集積回路装置1
3bの縁部にパッド間隔程度の長い配線電極22が残存
することがある。
However, as shown in FIG. 2A, when the electrode wiring 22 is displaced from the cutter passing area S of the scribe line 12, the divided semiconductor integrated circuit device 1
The wiring electrode 22 having a long pad interval may remain on the edge of 3b.

【0029】そこで、図2(b) に示すように、モニター
用素子14,26とそこから遠いパッド24とを配線電
極22a,28aによって接続する場合には、スクライ
ブ方向の部分を半導体集積回路装置13b内に形成する
とともに、スクライブライン12内に形成される部分は
スクライブに直交する方向に配置することになる。
Therefore, as shown in FIG. 2B, when the monitoring elements 14 and 26 and the pad 24 far from the monitoring elements 14 and 26 are connected by the wiring electrodes 22a and 28a, the portion in the scribe direction is the semiconductor integrated circuit device. The portion formed in the scribe line 12 while being formed in the scribe line 13b is arranged in the direction orthogonal to the scribe line.

【0030】[0030]

【発明の効果】以上述べたように本発明によれば、スク
ライブラインに囲まれた半導体集積回路領域にモニター
用パッドを設け、このモニター用パッドをスクライブラ
イン上のモニター用素子に接続するようにしたので、ス
クライブラインに沿って半導体ウェハを切断する際にパ
ッド程度の大きさの金属片は飛び散らず、これにより半
導体チップ上のパッドの短絡を未然に防止することがで
きる。
As described above, according to the present invention, the monitor pad is provided in the semiconductor integrated circuit region surrounded by the scribe line, and the monitor pad is connected to the monitor element on the scribe line. Therefore, when the semiconductor wafer is cut along the scribe line, metal pieces having a size of a pad do not scatter, which can prevent a short circuit of the pad on the semiconductor chip.

【0031】また、第2の発明によれば、モニター用パ
ッドを内部回路に接続してウェハ分割後にボンディング
パットとして使用しているので、モニター専用のパッド
を設ける余裕のない半導体ウェハにも適用することが可
能になる。
Further, according to the second aspect of the invention, since the monitor pad is connected to the internal circuit and used as a bonding pad after the wafer is divided, it is also applicable to a semiconductor wafer that cannot afford a monitor-dedicated pad. It will be possible.

【0032】さらに、第3の発明によれば、金属配線電
極をスクライブラインと直交する向きに配線しているの
で、ウェハ分割の際に飛び散る金属片を小さくして短絡
等の事故の発生を確実に回避することができる。
Further, according to the third aspect of the invention, since the metal wiring electrodes are wired in the direction orthogonal to the scribe line, the metal pieces scattered at the time of wafer division can be made small and the occurrence of an accident such as a short circuit can be ensured. Can be avoided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例を示す装置の平面図及び部
分拡大断面図である。
FIG. 1 is a plan view and a partially enlarged sectional view of an apparatus showing a first embodiment of the present invention.

【図2】本発明の他の実施例を示す装置の部分拡大断面
図である。
FIG. 2 is a partially enlarged sectional view of an apparatus showing another embodiment of the present invention.

【図3】従来装置の一例を示す平面図及び部分拡大断面
図である。
FIG. 3 is a plan view and a partially enlarged sectional view showing an example of a conventional device.

【符号の説明】[Explanation of symbols]

11 半導体ウェハ 12 スクライブライン 13 半導体集積回路装置 14 MOSトランジスタ 15 絶縁膜 16 ゲート絶縁膜 17 ゲート電極 18、19 S/D層 20,24,25,29,30 モニター用パッド 26 抵抗素子 21,22,23,27,28 配線電極 22a、28a 配線電極 11 semiconductor wafer 12 scribe line 13 semiconductor integrated circuit device 14 MOS transistor 15 insulating film 16 gate insulating film 17 gate electrode 18, 19 S / D layer 20, 24, 25, 29, 30 monitor pad 26 resistive element 21, 22, 23, 27, 28 wiring electrode 22a, 28a wiring electrode

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】スクライブライン(12)上に形成されたモ
ニター用素子(14)と、前記スクライブライン(12)に
囲まれた半導体回路領域に形成されたモニタ用パッド
(20,24,25)と、前記半導体回路領域に設けられるパ
ッド間の距離よりも狭い幅に形成されて前記モニター用
素子(14)と前記パッド(20,24,25)を接続する金属
配線電極(21,22,23)とを有する半導体ウェハ(11)
から分割された半導体チップを備えてなることを特徴と
する半導体装置。
1. A monitor element (14) formed on a scribe line (12) and a monitor pad (20, 24, 25) formed in a semiconductor circuit region surrounded by the scribe line (12). And a metal wiring electrode (21, 22, 23) formed to have a width narrower than a distance between pads provided in the semiconductor circuit region and connecting the monitoring element (14) and the pad (20, 24, 25). ) And a semiconductor wafer (11)
A semiconductor device comprising a semiconductor chip divided from.
【請求項2】前記モニター用パッド(20,24,25)は、
前記半導体回路領域に形成される半導体回路に接続され
ていることを特徴とする請求項1記載の半導体装置。
2. The monitor pad (20, 24, 25),
The semiconductor device according to claim 1, wherein the semiconductor device is connected to a semiconductor circuit formed in the semiconductor circuit region.
【請求項3】前記スクライブライン(12)内に配線する
前記金属配線電極(21,22,23)は、スクライプ方向と
直交する向きに形成されていることを特徴とする請求項
1、2記載の半導体装置。
3. The metal wiring electrode (21, 22, 23) wired in the scribe line (12) is formed in a direction orthogonal to the scrape direction. Semiconductor device.
JP19916991A 1991-08-08 1991-08-08 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3354949B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19916991A JP3354949B2 (en) 1991-08-08 1991-08-08 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19916991A JP3354949B2 (en) 1991-08-08 1991-08-08 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0547892A true JPH0547892A (en) 1993-02-26
JP3354949B2 JP3354949B2 (en) 2002-12-09

Family

ID=16403306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19916991A Expired - Fee Related JP3354949B2 (en) 1991-08-08 1991-08-08 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3354949B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116197A (en) * 2007-01-22 2007-05-10 Matsushita Electric Ind Co Ltd Method of evaluating characteristics of semiconductor device
JP2012004202A (en) * 2010-06-15 2012-01-05 Renesas Electronics Corp Semiconductor device
US8704223B2 (en) 2007-01-12 2014-04-22 Minoru Yamagami Semiconductor device
WO2016046872A1 (en) * 2014-09-22 2016-03-31 三菱電機株式会社 Semiconductor device and semiconductor device manufacturing method
JPWO2016143553A1 (en) * 2015-03-11 2017-12-21 ソニー株式会社 Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704223B2 (en) 2007-01-12 2014-04-22 Minoru Yamagami Semiconductor device
JP2007116197A (en) * 2007-01-22 2007-05-10 Matsushita Electric Ind Co Ltd Method of evaluating characteristics of semiconductor device
JP4510034B2 (en) * 2007-01-22 2010-07-21 パナソニック株式会社 Method for evaluating characteristics of semiconductor device
JP2012004202A (en) * 2010-06-15 2012-01-05 Renesas Electronics Corp Semiconductor device
WO2016046872A1 (en) * 2014-09-22 2016-03-31 三菱電機株式会社 Semiconductor device and semiconductor device manufacturing method
JPWO2016046872A1 (en) * 2014-09-22 2017-04-27 三菱電機株式会社 Semiconductor device and manufacturing method of semiconductor device
JPWO2016143553A1 (en) * 2015-03-11 2017-12-21 ソニー株式会社 Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic apparatus

Also Published As

Publication number Publication date
JP3354949B2 (en) 2002-12-09

Similar Documents

Publication Publication Date Title
US7612419B2 (en) Wafer, semiconductor chip, and semiconductor device
US5654582A (en) Circuit wafer and TEG test pad electrode
JP2003045876A (en) Semiconductor device
US6159826A (en) Semiconductor wafer and fabrication method of a semiconductor chip
JPH07169807A (en) Semiconductor wafer
US6291835B1 (en) Semiconductor device
US20070187838A1 (en) Pad structure for bonding pad and probe pad and manufacturing method thereof
JP3737405B2 (en) Chip manufacturing method and system, circuit board, and circuit chip
JP4405719B2 (en) Semiconductor wafer
TW201503273A (en) Method and layout for detecting die cracks
JP3354949B2 (en) Semiconductor device and manufacturing method thereof
KR20200111369A (en) Semiconductor device comprising residual test pattern
JPH11243120A (en) Semiconductor device and its manufacture
JPS62261139A (en) Semiconductor device
US20160276233A1 (en) System and Method for Dual-Region Singulation
JPH05299484A (en) Semiconductor wafer
JPS6387736A (en) Semiconductor device
JPH02184043A (en) Manufacture of semiconductor device
US20230187289A1 (en) Semiconductor device and method of forming the same
JPH11297782A (en) Testing circuit
JP2001148406A (en) Semiconductor device for evaluation
JPH0514513Y2 (en)
JPS61187354A (en) Semiconductor integrated circuit device
JP2855884B2 (en) Semiconductor device
JPH0496343A (en) Semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees