JPS62261139A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS62261139A JPS62261139A JP61104493A JP10449386A JPS62261139A JP S62261139 A JPS62261139 A JP S62261139A JP 61104493 A JP61104493 A JP 61104493A JP 10449386 A JP10449386 A JP 10449386A JP S62261139 A JPS62261139 A JP S62261139A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- test
- layer
- pad region
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 32
- 238000012360 testing method Methods 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 239000011733 molybdenum Substances 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 238000007689 inspection Methods 0.000 abstract description 15
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 239000012212 insulator Substances 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野］
この発明は、特にウェハ加工完成時におけるチップの検
査を、例えば針当て検査によって効果的に実行されるよ
うにした半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention particularly relates to a semiconductor device in which a chip inspection upon completion of wafer processing can be effectively carried out by, for example, a pinpoint inspection.
［従来の技術］
集積回路装置等を構成する半導体チップは、半導体ウェ
ハに多数配列して形成されるもので、このウェハの加工
完了後に、各チップの良および不良状態を選別する検査
が実行される。この検査は、例えば半導体装置をそれぞ
れ形成する各チップの特定されるパッド領域に、検査回
路に接続された針を接触させる針当て検査によって行わ
れるもので、上記パッド領域としては、ワイヤボンディ
ングを行うアルミニウム導出電極部が使用される。[Prior Art] A large number of semiconductor chips constituting an integrated circuit device, etc. are formed in arrays on a semiconductor wafer, and after the processing of the wafer is completed, an inspection is performed to sort out whether each chip is good or bad. Ru. This test is performed, for example, by a needle touch test in which a needle connected to a test circuit is brought into contact with a specified pad area of each chip forming a semiconductor device, and the pad area is wire bonded. An aluminum lead-out electrode section is used.
この針当て検査は、先端が尖鋭な状態に構成される針を
、ある程度以上の加重を加えて上記パッド部に押し当て
るものであるため、パッド部電極層を介してその下地と
なっている絶縁膜にひび等の損傷を与えるようになり
歩留り低下の原因のム）となっている。In this needle touch test, a needle with a sharp tip is pressed against the pad section with a certain amount of weight applied, so the underlying insulation is detected through the pad electrode layer. This causes damage such as cracks to the membrane.
This is the cause of yield decline.
また、下地絶縁膜に傷をつけるような状態とならないま
でも、針の接触部分では電極層を形成するアルミニウム
層が除去され、例えばＰＳＧ膜によって構成される下地
絶縁膜が露出するような状態となることが多い。したが
って、この絶縁膜が露出するようなパッド部分にボンデ
ィングワイヤを接続すると、上記下地の露出部がワイヤ
ボンドの接合部分からはみ出した状態となることがある
。Furthermore, even if the underlying insulating film is not damaged, the aluminum layer that forms the electrode layer may be removed at the contact area of the needle, exposing the underlying insulating film made of, for example, a PSG film. It often happens. Therefore, if a bonding wire is connected to a pad portion where the insulating film is exposed, the exposed portion of the base may protrude from the bonded portion of the wire bond.
そして、このはみ出し部分から下地絶縁膜に水分が侵入
し、この水分の吸収さらに反応によってリン酸が生じて
、電極を構成するアルミニウムの腐蝕の原因を作り出す
ようになる。さらに、上記針当てによる傷の存在によっ
て、ポンディグ接着強度が劣化するようになり、信頼性
を充分に向上させることが困難となる場合がある。Moisture then enters the underlying insulating film from this protruding portion, and phosphoric acid is produced by absorption and reaction of this moisture, causing corrosion of the aluminum constituting the electrode. Furthermore, the existence of scratches caused by the needle patch deteriorates the bonding strength of the bonding, and it may be difficult to sufficiently improve reliability.
［発明が解決しようとする問題点］
この発明は上記のよな点に鑑みなされたもので、特にウ
ェハ加工工程の完了時に、このウェハに形成されている
半導体チップの良否判定を針当て検査によって効果的に
実行させるようにするものであり、この検査工程を実行
しても、各半導体装置の特に導出電極部に損傷を与える
ことがなく、ボンディングワイヤの接続が良好に行われ
るようにすることはもとより、アルミニウム腐蝕等が発
生することがないようにして、その信頼性が充分確保さ
れるようにする半導体装置を堤供しようとするものであ
る。[Problems to be Solved by the Invention] The present invention has been made in view of the above-mentioned points. In particular, at the completion of the wafer processing process, the quality of the semiconductor chips formed on the wafer is judged by means of a pin test. This is to ensure that the inspection process is carried out effectively, and that even when this inspection process is carried out, no damage is caused to the lead-out electrode portions of each semiconductor device, and that the bonding wires are properly connected. In addition, the present invention aims to provide a semiconductor device which is free from aluminum corrosion and whose reliability is sufficiently ensured.
ｃ問題点を解決するための手段］
すなわち、この発明に係る半導体装置にあっては、ウェ
ハに形成される半導体チップの基板の絶縁膜上に、導出
電極部に接続され、且つウェハのスクライブラインに至
るようにして、例えばポリシリコンによる検査専用電極
を形成するものであり、この電極の例えばスクライブラ
イン部に相当する部分を露出設定し、この露出部分で針
当て検査領域が形成されるようにしているものである。Means for Solving Problem c] That is, in the semiconductor device according to the present invention, a wafer is connected to the lead-out electrode portion on the insulating film of the substrate of the semiconductor chip formed on the wafer, and the scribe line of the wafer is A test-dedicated electrode made of, for example, polysilicon is formed in such a way that a test-dedicated electrode is formed using, for example, polysilicon, and a portion of this electrode corresponding to, for example, a scribe line portion is set to be exposed, so that a needle touch test region is formed in this exposed portion. It is something that
７作用］
上記のような半導体装置にあっては、針当て検査時には
上記ポリシリコンによる検査専用電極の検査領域に針を
押し当てるようになるもので、例えばアルミニウム等に
よって形成される導出電極は、ワイヤボンディング専用
に使用できるようになる。したがって、この電極導出部
の信頼性が充分に確保されるようになる。この場合、上
記検査領域は、通常の半導体装置では使用されていない
スクライブライン部分に形成されるものであるため、チ
ップ面積を増加させるような問題もなく、また通常の半
導体製造工程の中で、上記検査専用電極が形成できるも
のであるため、製造工程を繁雑にすることもない。7. Effects] In the semiconductor device as described above, the needle is pressed against the test area of the test-dedicated electrode made of polysilicon when testing the needle, and the lead-out electrode made of aluminum or the like, for example, It can now be used exclusively for wire bonding. Therefore, the reliability of this electrode lead-out portion can be sufficiently ensured. In this case, since the inspection area is formed in a scribe line portion that is not used in a normal semiconductor device, there is no problem of increasing the chip area, and there is no problem of increasing the chip area. Since the test-only electrode can be formed, the manufacturing process does not become complicated.
［発明の実施例コ 以下、図面を参照してこの発明の一実施例を説明する。[Embodiments of the invention] Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
添附図面はその断面構造を示しているもので、半導体ウ
ェハの１つのチップ部分に対応して示している。The attached drawings show the cross-sectional structure thereof, and are shown corresponding to one chip portion of a semiconductor wafer.
この図において、シリコンでなる半導体基板１１には詳
細は図示していないが集積回路装置等を構成する半導体
回路が形成されているもので、この基板１１の主表面上
には、例えばシリコン酸化膜によるフィールド絶縁膜Ｉ
２が形成されている。そして、このフィールド絶縁膜１
２の上には、例えばＰＳＧ、ＢＰＳＧ膜等の絶縁膜によ
る層間絶縁層１３が形成され、この絶縁層１３の上にア
ルミニウム、あるいはアルミニウムとシリコン、さらに
はチタン等の合金による配線金属層１４が形成される。In this figure, a semiconductor substrate 11 made of silicon is formed with a semiconductor circuit constituting an integrated circuit device, although details are not shown. On the main surface of this substrate 11, for example, a silicon oxide film is formed. Field insulation film I
2 is formed. And this field insulating film 1
An interlayer insulating layer 13 made of an insulating film such as a PSG or BPSG film is formed on the insulating layer 13, and a wiring metal layer 14 made of aluminum, or an alloy of aluminum and silicon, titanium, etc. is formed on the insulating layer 13. It is formed.
この場合、上記配線金属層Ｉ４は、この図では示してい
ないが半導体基板１１に形成された回路素子の所定の電
極取り出し部分に、層間絶縁層１３を貫通して接続され
ている。In this case, although not shown in this figure, the wiring metal layer I4 is connected to a predetermined electrode extraction portion of a circuit element formed on the semiconductor substrate 11 through the interlayer insulating layer 13.
ここで、上記フィールド絶縁膜１２の表面上には、チッ
プ領域からこのウェハのスクライブラインに至る状態で
、ポリシリコンによる検査専用電極層１５が形成されて
いる。そして、この電極層１５上に上記層間絶縁層１３
が形成されるようになるもので、配線金属層１４が上記
絶縁層１３に形成したコンタクトホールを介して、１．
記検査専用電極層１５に接続されるようになっている。Here, an inspection-only electrode layer 15 made of polysilicon is formed on the surface of the field insulating film 12 from the chip area to the scribe line of the wafer. Then, the interlayer insulating layer 13 is placed on this electrode layer 15.
1. is formed through the contact hole formed in the insulating layer 13.
The test electrode layer 15 is connected to the test electrode layer 15.
このように構成された半導体チップの表面には、絶縁物
による表面保護膜１６が形成されるようになるもので、
この保護膜１Ｂには配線金属層１４の一部を露出するワ
イヤボンディング用の接続用パッド領域１７が開口され
ている。この場合、上記表面保護膜１６は、チップ領域
のスクライブラインまでは延長して形成されないように
しているものであり、検査用電極層Ｉ５が露出されて針
当て専用パッド領域Ｉ８が形成されろうようになってい
る。A surface protection film 16 made of an insulator is formed on the surface of the semiconductor chip configured in this way.
A connection pad region 17 for wire bonding that exposes a part of the wiring metal layer 14 is opened in the protective film 1B. In this case, the surface protection film 16 is not formed to extend as far as the scribe line in the chip area, so that the test electrode layer I5 will be exposed and a pad area I8 dedicated to needle placement will be formed. It has become.
上記検査専用の電極層１５は、基板ｌｌの主表面上にポ
リシリコンによる層を形成し、このポリシリコン層の選
択エツチングの際に、チップ領域からスクライブライン
に至る状態で所定部分のポリシリコン層を残すことによ
って形成されるもので、通常のＭＩＳ型半導体装置の製
造工程に特に変更を加えることなく形成できるものであ
る。The electrode layer 15 exclusively for inspection is formed by forming a polysilicon layer on the main surface of the substrate 11, and when selectively etching the polysilicon layer, a predetermined portion of the polysilicon layer is formed from the chip area to the scribe line. It can be formed without making any particular changes to the manufacturing process of a normal MIS type semiconductor device.
すなわち、上記のように構成される半導体装置にあって
は、ワイヤポンディグのための導出電極１４に形成され
るパッド領域１７は、針当て検査には全く使用する必要
がないものである。したがって、このパッド領域１７に
おいてボンディングワイヤが充分な強度で結合されるよ
うになるものであり、また電極層１４’はもとより、そ
の下地絶縁層１３に損傷が与えられることが無いので、
その信頼性は充分に確保されるようになるものである。That is, in the semiconductor device configured as described above, the pad region 17 formed on the lead-out electrode 14 for wire bonding does not need to be used at all for the needle placement test. Therefore, the bonding wire is bonded with sufficient strength in this pad region 17, and not only the electrode layer 14' but also the underlying insulating layer 13 are not damaged.
Its reliability will be sufficiently ensured.
尚、上記実施例ではポリシリコンによって構成される検
査専用電極１５のみが、チップのスクライブラインまで
延長形成されるようにしているものであるが、この検査
専用電極層１５の中で針当て専用パッド領域１８の上に
、配線金属層１４が積層形成されるようにしてもよい。In the above embodiment, only the test electrode 15 made of polysilicon is extended to the scribe line of the chip. The wiring metal layer 14 may be laminated on the region 18.
この場合には、針当て専用パッド領域１８の表面部分は
アルミニウム層でなるものであるが、針当てに際してこ
のアルミニウム層に傷が入ったとしても、検査用電極層
１５が露出されるだけであり、前述したような問題を発
生することはない。In this case, the surface portion of the pad area 18 dedicated to needle placement is made of an aluminum layer, but even if this aluminum layer is scratched during needle placement, only the inspection electrode layer 15 will be exposed. , the above-mentioned problems will not occur.
［発明の効果］
以上のようにこの発明に係る半導体装置によれば、ウェ
ハ加工工程の完了後に、このウェハに形成されているチ
ップの良否を判定検査するに際して、針当て検査が効果
的に実行できるようなる。[Effects of the Invention] As described above, according to the semiconductor device according to the present invention, after the wafer processing process is completed, the needle inspection can be effectively performed when inspecting to determine the quality of the chips formed on the wafer. I will be able to do it.
特にこの針当て検査に際しては、検査用針がチップ領域
の周辺部分であるスクライブ部分に形成された特別の検
査用領域で実行され、この領域において針に加重が加え
られた状態で半導体回路に影響を与えることがないもの
である。したがって、この半導体装置の信頼性は充分に
確保されるものである。また、この検査領域はスクライ
ブライン部分で形成されるものであり、したがってチッ
プ領域に制限を加えることがないものである。In particular, during this needle placement test, the test needle is used in a special test area formed in the scribe area, which is the peripheral area of the chip area, and a load is applied to the needle in this area, which affects the semiconductor circuit. It is something that cannot be given. Therefore, the reliability of this semiconductor device is sufficiently ensured. Furthermore, this inspection area is formed by the scribe line portion, and therefore does not impose any restrictions on the chip area.
添附図面はこの発明の一実施例を説明するための半導体
ウェハのチップ対応部分を断面して示した構成図である
。
１１・・・半導体基板、１２・・・フィールド絶縁膜、
１３・・・層間絶縁層、１４・・・配線金属層、１５・
・・検査用電極層、１１３・・・表面保護膜、１７・・
・ボンディング接続用パッド領域、１８・・・針当て専
用パッド領域。The accompanying drawing is a cross-sectional configuration diagram showing a chip-corresponding portion of a semiconductor wafer for explaining an embodiment of the present invention. 11... Semiconductor substrate, 12... Field insulating film,
13... Interlayer insulating layer, 14... Wiring metal layer, 15.
...Testing electrode layer, 113...Surface protection film, 17...
・Pad area for bonding connection, 18...Pad area exclusively for needle rest.
Claims (3)
絶縁膜を形成するようにした半導体基板と、 上記半導体基板の主表面上に形成されたフィールド絶縁
膜上に、上記半導体基板のスクライブライン部分まで延
長して形成した検査専用電極と、上記フィールド絶縁膜
上に層間絶縁層を介して形成され、上記検査専用電極に
接続されるようにした導出電極部とを具備し、 上記導出電極のパッド領域、および上記検査専用電極の
特定される検査領域を残して表面保護膜で被覆し、上記
パッド領域でボンディングワイヤを接続し、上記検査領
域で接触検査が実行されるようにしたことを特徴とする
半導体装置。(1) A semiconductor substrate on which a circuit element is formed and a field insulating film formed on the main surface thereof, and a scribe line of the semiconductor substrate on the field insulating film formed on the main surface of the semiconductor substrate. and a lead-out electrode portion formed on the field insulating film via an interlayer insulating layer and connected to the test-dedicated electrode; A pad region and a test region where the test-dedicated electrode is specified are covered with a surface protective film, and a bonding wire is connected to the pad region, so that a contact test is performed in the test region. semiconductor device.
されるようにした特許請求の範囲第１項記載の半導体装
置。(2) The semiconductor device according to claim 1, wherein the test-only electrode is made of polysilicon.
グステン等の合金層を有するポリサイドによって構成さ
れるようにした特許請求の範囲第１項記載の半導体装置
。(3) The semiconductor device according to claim 1, wherein the test-only electrode is made of polycide having an alloy layer of titanium, molybdenum, tungsten, or the like.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61104493A JPS62261139A (en) | 1986-05-07 | 1986-05-07 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61104493A JPS62261139A (en) | 1986-05-07 | 1986-05-07 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62261139A true JPS62261139A (en) | 1987-11-13 |
Family
ID=14382057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61104493A Pending JPS62261139A (en) | 1986-05-07 | 1986-05-07 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62261139A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981971A (en) * | 1997-03-14 | 1999-11-09 | Kabushiki Kaisha Toshiba | Semiconductor ROM wafer test structure, and IC card |
| US6897669B2 (en) | 2002-08-19 | 2005-05-24 | Denso Corporation | Semiconductor device having bonding pads and probe pads |
| JP2007149792A (en) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Ind Co Ltd | Semiconductor wafer and manufacturing method of semiconductor device |
| WO2007083366A1 (en) * | 2006-01-18 | 2007-07-26 | Fujitsu Limited | Semiconductor device, semiconductor wafer structure and method for manufacturing semiconductor wafer structure |
| JP2007234933A (en) * | 2006-03-02 | 2007-09-13 | Ricoh Co Ltd | Semiconductor wafer, semiconductor device, and method for manufacturing semiconductor device |
| JP2008047643A (en) * | 2006-08-11 | 2008-02-28 | Seiko Instruments Inc | Semiconductor device |
| US8426855B2 (en) | 2006-06-20 | 2013-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pad structure having a metalized region and a non-metalized region |
| US9406571B2 (en) | 2014-01-31 | 2016-08-02 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device including inline inspection |
-
1986
- 1986-05-07 JP JP61104493A patent/JPS62261139A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981971A (en) * | 1997-03-14 | 1999-11-09 | Kabushiki Kaisha Toshiba | Semiconductor ROM wafer test structure, and IC card |
| US6897669B2 (en) | 2002-08-19 | 2005-05-24 | Denso Corporation | Semiconductor device having bonding pads and probe pads |
| JP2007149792A (en) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Ind Co Ltd | Semiconductor wafer and manufacturing method of semiconductor device |
| WO2007083366A1 (en) * | 2006-01-18 | 2007-07-26 | Fujitsu Limited | Semiconductor device, semiconductor wafer structure and method for manufacturing semiconductor wafer structure |
| JPWO2007083366A1 (en) * | 2006-01-18 | 2009-06-11 | 富士通マイクロエレクトロニクス株式会社 | Semiconductor device, semiconductor wafer structure, and manufacturing method of semiconductor wafer structure |
| US7825446B2 (en) | 2006-01-18 | 2010-11-02 | Fujitsu Semiconductor Limited | Semiconductor device, semiconductor wafer structure and method for manufacturing the semiconductor wafer structure |
| JP5104317B2 (en) * | 2006-01-18 | 2012-12-19 | 富士通セミコンダクター株式会社 | Semiconductor device, semiconductor wafer structure, and manufacturing method of semiconductor wafer structure |
| JP2007234933A (en) * | 2006-03-02 | 2007-09-13 | Ricoh Co Ltd | Semiconductor wafer, semiconductor device, and method for manufacturing semiconductor device |
| US8426855B2 (en) | 2006-06-20 | 2013-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pad structure having a metalized region and a non-metalized region |
| JP2008047643A (en) * | 2006-08-11 | 2008-02-28 | Seiko Instruments Inc | Semiconductor device |
| US9406571B2 (en) | 2014-01-31 | 2016-08-02 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device including inline inspection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446029B2 (en) | Semiconductor element and manufacturing method thereof | |
| US6649986B1 (en) | Semiconductor device with structure for die or dice crack detection | |
| JPH09139471A (en) | Auxiliary pad for on-circuit-array probing | |
| JPH02211648A (en) | Semiconductor device | |
| JPS62261139A (en) | Semiconductor device | |
| JPH07193108A (en) | Semiconductor chip and its crack detecting method | |
| JPH0773106B2 (en) | Method for manufacturing semiconductor device | |
| TW531776B (en) | Metal pad structure suitable for connection pad and inspection pad | |
| JP2536419B2 (en) | Semiconductor integrated circuit device | |
| US6548881B1 (en) | Method and apparatus to achieve bond pad crater sensing and stepping identification in integrated circuit products | |
| JPH11243120A (en) | Semiconductor device and its manufacture | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| JP4178417B2 (en) | Manufacturing method of semiconductor device | |
| JPS62183134A (en) | Semiconductor device | |
| JP2665075B2 (en) | Integrated circuit check pattern and check method thereof | |
| JP2842430B2 (en) | TAB tape | |
| JPS61187354A (en) | Semiconductor integrated circuit device | |
| JPS61253847A (en) | Highly reliable semiconductor device | |
| JPH10173015A (en) | Semiconductor device and its manufacturing method | |
| JP2001148406A (en) | Semiconductor device for evaluation | |
| JPS6222448A (en) | Wafer to which ic is formed | |
| JPS62193137A (en) | Manufacture of semiconductor device | |
| JPH0314250A (en) | Semiconductor device | |
| TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
| JPS6070737A (en) | Semiconductor device |