JP3354949B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3354949B2
JP3354949B2 JP19916991A JP19916991A JP3354949B2 JP 3354949 B2 JP3354949 B2 JP 3354949B2 JP 19916991 A JP19916991 A JP 19916991A JP 19916991 A JP19916991 A JP 19916991A JP 3354949 B2 JP3354949 B2 JP 3354949B2
Authority
JP
Japan
Prior art keywords
semiconductor
monitor
scribe line
pads
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19916991A
Other languages
Japanese (ja)
Other versions
JPH0547892A (en
Inventor
正樹 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19916991A priority Critical patent/JP3354949B2/en
Publication of JPH0547892A publication Critical patent/JPH0547892A/en
Application granted granted Critical
Publication of JP3354949B2 publication Critical patent/JP3354949B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、より詳しくは、半導体ウェハから分割さ
れる半導体チップを有する半導体装置及びその製造方
法。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a semiconductor chip divided from a semiconductor wafer and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体集積回路が形成された半導体チッ
プは、図3(a) に示すような半導体ウェハ1を分割した
ものであり、半導体集積回路毎の特性のバラツキや、製
造ラインにおける半導体ウェハ1毎の回路特性のバラツ
キを調査するためには、図3(b),(c) に示すような位置
にモニター用素子3が形成されている。
2. Description of the Related Art A semiconductor chip on which a semiconductor integrated circuit is formed is obtained by dividing a semiconductor wafer 1 as shown in FIG. 3 (a). In order to investigate the variation in circuit characteristics for each device, the monitoring element 3 is formed at a position as shown in FIGS. 3 (b) and 3 (c).

【0003】即ち、図3(b) に示すものは、半導体ウェ
ハ1に複数形成された矩形状の半導体集積回路領域2の
四隅にモニター用素子3を形成したものであり、半導体
集積回路の特性のバラツキを調査するために用いられて
いる。
That is, FIG. 3B shows a structure in which monitor elements 3 are formed at four corners of a plurality of rectangular semiconductor integrated circuit regions 2 formed on a semiconductor wafer 1. Is used to investigate the variation in

【0004】これに対して、図3(c) に示すものは、半
導体ウェハ1上における複数の半導体集積回路領域2を
区画するスクライブライン4上にモニター用素子5を形
成したもので、製造ラインのバラツキを調査するために
設けられている。このモニター用素子5は、半導体集積
回路領域2の外に設けられているためにその回路構成に
無関係であり、しかも、半導体ウェハ1を分割する際に
同時に破壊される点で図3(b) のものと相違する。
On the other hand, the one shown in FIG. 3 (c) is one in which a monitoring element 5 is formed on a scribe line 4 that partitions a plurality of semiconductor integrated circuit regions 2 on a semiconductor wafer 1, and a manufacturing line It is provided to investigate the variation of Since the monitoring element 5 is provided outside the semiconductor integrated circuit region 2 and has no relation to the circuit configuration, it is also destroyed at the same time when the semiconductor wafer 1 is divided as shown in FIG. Is different from

【0005】このモニター用素子5は、スクライブライ
ン4上に形成されたモニター用パッド6に接続されてお
り、モニター用パッド6にはウェハ検査用のプローブの
針が当てられることになる。
[0005] The monitor element 5 is connected to a monitor pad 6 formed on the scribe line 4, and a probe needle for wafer inspection is applied to the monitor pad 6.

【0006】[0006]

【発明が解決しようとする課題】しかし、モニター用パ
ッド6の平面の大きさは、プローブの針を当てる関係上
80μm×80μm以上の大きさが必要となるために、
図3(c) に示すスクライブライン4に沿って半導体ウェ
ハ1を分割する際にモニター用素子5とともにモニター
用パッド6を構成する金属片が飛散して分割された半導
体集積回路領域2(半導体チップ)の上に付着し、その
上のパッド7同士を短絡して半導体集積回路2の動作不
良の原因となったり、製品の歩留りを低下させるといっ
た問題が生じる。
However, the size of the plane of the monitor pad 6 must be 80 μm × 80 μm or more due to the contact of the probe with the probe.
When the semiconductor wafer 1 is divided along the scribe line 4 shown in FIG. 3 (c), a metal piece constituting the monitor pad 6 together with the monitor element 5 is scattered to divide the semiconductor integrated circuit region 2 (semiconductor chip). ), Short-circuiting the pads 7 thereover, causing a malfunction of the semiconductor integrated circuit 2 and lowering the product yield.

【0007】この場合、エアブロー等によって半導体チ
ップ上の金属片を除去することも考えられるが、多数枚
について行うのは手間がかかる。しかも、金属片が、分
割された半導体チップの側部で完全に切断されずに突出
した状態で残り、これが後に分離して半導体チップの上
に載ることもあり、エアブローによる効果はあまり期待
できない。
In this case, it is conceivable to remove the metal pieces on the semiconductor chip by air blow or the like, but it is troublesome to perform the process on a large number of chips. In addition, the metal piece remains in a protruding state at the side of the divided semiconductor chip without being completely cut, and this may be separated later and placed on the semiconductor chip, so that the effect of air blowing cannot be expected much.

【0008】本発明はこのような問題に鑑みてなされた
ものであって、分割された半導体チップ上にあるパッド
同士の短絡を防止することができる半導体装置及びその
製造方法を提供することにある。
The present invention has been made in view of such a problem, and an object of the present invention is to provide a semiconductor device capable of preventing short-circuiting between pads on divided semiconductor chips and a method for manufacturing the same. .

【0009】[0009]

【課題を解決するための手段】上記した課題は、図2
(b) に例示するように、スクライブライン12上に形成さ
れたモニター用トランジスタ素子14と、前記スクライブ
ライン12に囲まれた半導体回路領域13a,13b に形成され
る複数のパッドのうち、前記モニター用トランジスタ素
子14と接続される複数のモニター用パッド20,24,25と、
前記半導体回路領域13a,13b に設けられる前記複数のパ
ッド間の距離よりも狭い幅に形成されて、前記モニター
用トランジスタ素子14のゲート、ソース及びドレインと
前記モニター用パッド20,24,25とをそれぞれ接続する配
線電極21,22a,23 とを有し、前記配線電極21,22a,23
が、前記スクライブライン12内でスクライブ方向と直交
する向きに配置される配線電極21,22a,23 のみからなり
且つ隣り合う2つの前記半導体回路領域13a,13b のうち
の一方の領域13a(13b)のみに延在して前記一方の領域13
a(13b)内の前記モニター用パッド20(24,25) のみに接続
される配線電極21(22a,23)と他方の領域13b(13a)のみに
延在して前記他方の領域13b(13a)内の前記モニター用パ
ッド24,25(20) のみに接続される配線電極22a,23(21)か
らなる半導体ウェハから分割された半導体チップを備え
てなることを特徴とする半導体装置により解決される。
Means for Solving the Problems The above-mentioned problem is solved in FIG.
As shown in (b), the monitor transistor element 14 formed on the scribe line 12 and, among the plurality of pads formed in the semiconductor circuit regions 13a and 13b surrounded by the scribe line 12, the monitor A plurality of monitor pads 20, 24, 25 connected to the transistor element 14 for
The gate, source, and drain of the monitoring transistor element 14 and the monitoring pads 20, 24, 25 are formed to have a width smaller than the distance between the plurality of pads provided in the semiconductor circuit regions 13a, 13b. Wiring electrodes 21, 22a, 23 connected to each other, and the wiring electrodes 21, 22a, 23
Is composed of only the wiring electrodes 21, 22a, and 23 arranged in the scribe line 12 in a direction perpendicular to the scribe direction, and one of the two adjacent semiconductor circuit regions 13a and 13b has one region 13a (13b). Extending only to the one area 13
The wiring electrode 21 (22a, 23) connected to only the monitoring pad 20 (24, 25) in a (13b) and the other region 13b (13a) extending only to the other region 13b (13a). A semiconductor device comprising a semiconductor chip divided from a semiconductor wafer consisting of wiring electrodes 22a and 23 (21) connected only to the monitoring pads 24 and 25 (20) in You.

【0010】または、前記モニター用パッド20,24,25
は、前記半導体回路領域に形成される半導体回路に接続
されていることを特徴とする前記半導体装置により達成
する。
Alternatively, the monitor pads 20, 24, 25
Is achieved by the semiconductor device, wherein the semiconductor device is connected to a semiconductor circuit formed in the semiconductor circuit region.

【0011】上記した課題は、スクライブライン上に配
置されるモニター用トランジスタ素子と、前記スクライ
ブラインに囲まれた半導体回路領域に配置され前記モニ
ター用トランジスタ素子に接続される複数のモニター用
パッドと、前記半導体回路領域に配置される複数のパッ
ド間の距離よりも幅が狭く、前記モニター用トランジス
タ素子のゲート、ソース及びドレインと前記モニター用
パッドとをそれぞれ接続する配線電極であって前記スク
ライブライン内でスクライブ方向と直交する向きに配置
される配線電極のみからなり且つ隣り合う2つの前記半
導体回路領域のうちの一方の領域のみに延在して前記一
方の領域内の前記モニター用パッドのみに接続される配
線電極と他方の領域のみに延在して前記他方の領域内の
前記モニター用パッドのみに接続される配線電極とを含
む半導体ウェハを形成する工程と、前記半導体ウェハを
前記スクライブラインに沿ってスクライブして複数の半
導体チップに分割する工程とを備えてなることを特徴と
する半導体装置の製造方法によって解決される。
[0011] The above object is achieved by providing a monitor transistor element arranged on a scribe line, a plurality of monitor pads arranged in a semiconductor circuit region surrounded by the scribe line and connected to the monitor transistor element, A wiring electrode having a width smaller than a distance between a plurality of pads arranged in the semiconductor circuit region and connecting a gate, a source and a drain of the monitoring transistor element to the monitoring pad, and Consisting of only wiring electrodes arranged in a direction perpendicular to the scribe direction, extending only in one of the two adjacent semiconductor circuit regions, and connecting to only the monitor pad in the one region. Extending only in the other area and the monitor electrode in the other area. Forming a semiconductor wafer including a wiring electrode connected only to the semiconductor wafer, and scribe the semiconductor wafer along the scribe line to divide the semiconductor wafer into a plurality of semiconductor chips. The problem is solved by a method for manufacturing a semiconductor device.

【0012】[0012]

【作 用】本発明によれば、スクライブライン12に囲
まれた半導体集積回路領域にモニター用パッド20,2
4…を設け、スクライブライン12上にモニター用素子
14を形成するとともに、細い金属配線電極21,22
…を介してモニター用パッド20,24…とモニター用
素子14とを接続するようにしている。
According to the present invention, monitor pads 20, 2 are provided in a semiconductor integrated circuit region surrounded by scribe lines 12.
Are provided on the scribe line 12 to form the monitoring element 14 and the thin metal wiring electrodes 21 and 22 are provided.
Are connected to the monitor pads 20, 24, and the monitor element 14.

【0013】このため、スクライブライン12に沿って
半導体ウェハ11を切断する際に、パッド20,24…
程度の大きさ、即ち数十μm程度の金属片が飛び散るこ
とはなく、金属片により半導体チップ上のパッド同士は
短絡しなくなる。
Therefore, when cutting the semiconductor wafer 11 along the scribe lines 12, the pads 20, 24.
The metal pieces having a size of about several tens of μm do not scatter, and the pads on the semiconductor chip are not short-circuited by the metal pieces.

【0014】しかも、金属配線電極をスクライブライン
と直交する向きに配線しているために、スクライブライ
ンに形成される金属の形成面積はさらに小さくなり、ウ
ェハ分割の際に飛び散る金属片がより小さくなって短絡
等の事故の発生は確実に回避される。
Moreover, since the metal wiring electrodes are wired in a direction orthogonal to the scribe lines, the area of the metal formed on the scribe lines is further reduced, and the metal pieces scattered at the time of wafer division are reduced. Therefore, the occurrence of an accident such as a short circuit is reliably avoided.

【0015】また、モニター用パッドは内部回路に接続
されて分割後にボンディングパッドとして使用すると、
モニター専用のパッドを設ける余裕のない半導体装置の
高集積化が可能になり、しかも半導体ウェハを切断分割
する場合にも大きな金属片が飛散することが無い。
Further, when the monitor pad is connected to an internal circuit and used as a bonding pad after division,
It is possible to achieve high integration of a semiconductor device in which there is no room for providing a pad dedicated to a monitor, and further, when a semiconductor wafer is cut and divided, large metal pieces do not scatter.

【0016】[0016]

【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 (a)参考例の説明 図1は、参考例を示す装置の平面図及び部分拡大平面図
である。
Embodiments of the present invention will be described below with reference to the drawings. (A) Description of Reference Example FIG. 1 is a plan view and a partially enlarged plan view of an apparatus showing a reference example.

【0017】図1(a) において符号11は、シリコン、
ゲルマニウム等よりなる半導体ウェハで、その半導体ウ
ェハ11の上面側には、窪みのあるスクライブライン1
2により平面矩形状に区画された半導体集積回路装置1
3が複数形成されており、半導体ウェハ11はウェハ試
験後にスクライブライン12に沿って切断されることに
なる。
In FIG. 1A, reference numeral 11 denotes silicon,
A scribe line 1 with a depression is provided on the upper surface side of the semiconductor wafer 11 made of germanium or the like.
2 is a semiconductor integrated circuit device 1 partitioned into a planar rectangular shape
The semiconductor wafer 11 is cut along the scribe line 12 after the wafer test.

【0018】スクライブライン12の表面のうち半導体
集積回路13の隅の近傍には、図1(b) に示すように、
モニター用のMOSトランジスタ14や抵抗素子26が
形成されている。モニター用の素子14,26は、例え
ば製造ラインの半導体ウェハ11毎の素子や回路特性の
バラツキを調査するために設けられるものである。
In the vicinity of the corner of the semiconductor integrated circuit 13 on the surface of the scribe line 12, as shown in FIG.
The monitoring MOS transistor 14 and the resistance element 26 are formed. The monitoring elements 14 and 26 are provided, for example, for investigating variations in elements and circuit characteristics of each semiconductor wafer 11 in a manufacturing line.

【0019】そのMOSトランジスタ14は、周囲がSi
O2等の絶縁膜15により囲まれた半導体領域に形成され
たもので、半導体上にゲート絶縁膜16を介して形成さ
れたゲート電極17と、その両側に不純物導入により形
成された2つのソース/ドレイン(S/D)層18,1
9から構成されている。ゲート電極17は、第一の半導
体集積回路装置13aの四隅に設けられたモニター用パ
ッド20に幅1μm程度のアルミニウム配線電極21を
介して接続され、また、S/D層18,19の上に接続
されたアルミニウム配線電極22,23は隣の半導体集
積回路装置13bの隅に設けられた2つのモニター用パ
ッド24,25に個々に接続されている。
The MOS transistor 14 has a periphery of Si
The gate electrode 17 is formed in a semiconductor region surrounded by an insulating film 15 of O 2 or the like. The gate electrode 17 is formed on the semiconductor via a gate insulating film 16, and the two sources formed on both sides thereof by introducing impurities are formed. / Drain (S / D) layers 18,1
9. The gate electrode 17 is connected to monitor pads 20 provided at the four corners of the first semiconductor integrated circuit device 13a via an aluminum wiring electrode 21 having a width of about 1 μm. The connected aluminum wiring electrodes 22 and 23 are individually connected to two monitor pads 24 and 25 provided at the corners of the adjacent semiconductor integrated circuit device 13b.

【0020】また、抵抗素子26は、スクライブライン
12の別の領域にある絶縁膜15の上に形成されたもの
で、例えば不純物を含む多結晶シリコンからなり、その
両端に接続されるアルミニウム配線電極27,28は第
三の半導体集積回路装置13cの隅にあるモニター用パ
ッド29,30に接続されている。
The resistive element 26 is formed on the insulating film 15 in another region of the scribe line 12, and is made of, for example, polycrystalline silicon containing impurities, and is connected to both ends of an aluminum wiring electrode. 27 and 28 are connected to monitor pads 29 and 30 at the corners of the third semiconductor integrated circuit device 13c.

【0021】上記モニター用パッド20,24,25,
29,30の平面の大きさは、80μm×80μm、ま
たはこれ以上の大きさであり、その間隔は40μm以上
となっている。
The monitor pads 20, 24, 25,
The size of the plane of 29 and 30 is 80 μm × 80 μm or more, and the interval is 40 μm or more.

【0022】なお、上記した半導体ウェハ11は、その
上面全体がパッシベーション膜(不図示)に覆われ、そ
こに設けた複数の窓を通してモニター用パッド20,2
4…とそれ以外のパッド31を外部に露出するようにし
ている。
The semiconductor wafer 11 is entirely covered with a passivation film (not shown), and the monitor pads 20 and 2 are provided through a plurality of windows provided in the passivation film.
4 and the other pads 31 are exposed to the outside.

【0023】次に、上記した参考例の作用について説明
する。上記した参考例において、半導体ウェハ11をス
クライブライン12に沿って分割する前に、モニター用
の素子14,26に繋がるパッド20,24…にウェハ
試験装置の探針(不図示)を当て、その素子の特性を検
出して半導体ウェハ11毎の特性のバラツキを検査す
る。
Next, the operation of the above-described reference example will be described. In the above-described reference example, before dividing the semiconductor wafer 11 along the scribe line 12, a probe (not shown) of the wafer test apparatus is applied to the pads 20, 24 ... connected to the monitoring elements 14, 26. The characteristic of the element is detected, and the characteristic variation of each semiconductor wafer 11 is inspected.

【0024】そして、半導体ウェハ11毎のバラツキが
許容範囲にある場合には、各半導体集積回路13の素子
特性を調査して不良な回路をチェックしてから、半導体
ウェハ11をスクライブライン12に沿ってダイシング
して複数のチップに分割することになる。
If the variation among the semiconductor wafers 11 is within an allowable range, the device characteristics of each semiconductor integrated circuit 13 are examined to check for a defective circuit, and then the semiconductor wafer 11 is moved along the scribe line 12. Dicing into a plurality of chips.

【0025】この場合、スクライブライン12上に形成
されたモニター用のMOSトランジスタ14、抵抗素子
26等が破壊されるが、スクライブライン12上におけ
る金属は、幅1μm程度の細いアルミニウム配線電極2
1〜23,27,28だけであり、この配線電極21〜
23,27,28がチップ分割の際に金属片となって飛
散しても、半導体集積回路13上の40μm程度離れた
パッド31同士を短絡することはなく、半導体装置の動
作不良を生じさせない。
In this case, the monitoring MOS transistor 14 and the resistance element 26 formed on the scribe line 12 are destroyed, but the metal on the scribe line 12 is a thin aluminum wiring electrode 2 having a width of about 1 μm.
1 to 23, 27, and 28.
Even if the chips 23, 27, and 28 are scattered as metal pieces during chip division, the pads 31 on the semiconductor integrated circuit 13 that are separated by about 40 μm are not short-circuited, and the semiconductor device does not malfunction.

【0026】なお、上記した参考例ではモニター用素子
14,26を専用のモニター用パッド20,24…に接
続しているが、このパッド20は半導体集積回路13に
繋がるパッド31でもよい。これによれば、モニター専
用のパッドスペースを設けられない場合にもパッド同士
の短絡が防止できる。ただし、この場合には、モニター
用電圧の影響を受けない回路のパッド31を選択する必
要がある。
Although the monitoring elements 14 and 26 are connected to the dedicated monitoring pads 20, 24... In the above-described reference example, the pads 20 may be the pads 31 connected to the semiconductor integrated circuit 13. According to this, even when the pad space dedicated to the monitor cannot be provided, the short circuit between the pads can be prevented. However, in this case, it is necessary to select a pad 31 of a circuit that is not affected by the monitor voltage.

【0027】(b)本発明の実施例の説明 上記した参考例では、図1(b) に示すようにモニター用
素子14,16とそこから遠いパッド24,30とを接
続する電極配線22,28の一部をスクライブライン1
2中央のカッター通過領域Sを通して配置している。こ
のため、電極配線24,30はその領域Sを通るカッタ
ーによって小さく砕かれ、半導体チップの縁部に存在す
ることはない。
(B) Description of the embodiment of the present invention In the above-described reference example, as shown in FIG. 1 (b), the electrode wiring 22, which connects the monitoring elements 14, 16 and the pads 24, 30 far from them, Scribe line 1 for part of 28
2 Arranged through the central cutter passage area S. For this reason, the electrode wirings 24 and 30 are broken into small pieces by the cutter passing through the region S, and do not exist at the edge of the semiconductor chip.

【0028】しかし、図2(a) の別の参考例に示すよう
に、電極配線22がスクライブライン12のカッター通
過領域Sからずれている場合には分割された半導体集積
回路装置13bの縁部にパッド間隔程度の長い配線電極
22が残存することがある。
However, as shown in another reference example of FIG. 2A, when the electrode wiring 22 is displaced from the cutter passing area S of the scribe line 12, the edge of the divided semiconductor integrated circuit device 13b In some cases, the wiring electrode 22 as long as the pad interval remains.

【0029】そこで、図2(b) に示すように、モニター
用素子14,26とそこから遠いパッド24とを配線電
極22a,28aによって接続する場合には、スクライ
ブ方向の部分を半導体集積回路装置13b内に形成する
とともに、スクライブライン12内に形成される部分は
スクライブに直交する方向に配置することになる。
Therefore, as shown in FIG. 2 (b), when the monitoring elements 14, 26 and the pad 24 remote therefrom are connected by the wiring electrodes 22a, 28a, the portion in the scribe direction is connected to the semiconductor integrated circuit device. The portion formed in the scribe line 12 is formed in the direction perpendicular to the scribe line.

【0030】[0030]

【発明の効果】以上述べたように本発明によれば、スク
ライブラインに囲まれた半導体集積回路領域にモニター
用パッドを設け、このモニター用パッドをスクライブラ
イン上のモニター用素子に接続するようにしたので、ス
クライブラインに沿って半導体ウェハを切断する際にパ
ッド程度の大きさの金属片は飛び散らず、これにより半
導体チップ上のパッドの短絡を未然に防止することがで
きる。
As described above, according to the present invention, a monitor pad is provided in a semiconductor integrated circuit region surrounded by a scribe line, and the monitor pad is connected to a monitor element on the scribe line. Therefore, when the semiconductor wafer is cut along the scribe line, the metal pieces having the size of a pad are not scattered, thereby making it possible to prevent a short circuit of the pad on the semiconductor chip.

【0031】その金属配線電極はスクライブラインと直
交する向きの配線のみで構成されるので、スクライブラ
インに形成される金属の形成面積をさらに小さくでき、
ウェハ分割の際に飛び散る金属片をより小さくして短絡
等の事故の発生を確実に防止することができる。
Since the metal wiring electrodes are formed only of wirings oriented in a direction perpendicular to the scribe lines, the area of the metal formed on the scribe lines can be further reduced.
The occurrence of accidents such as short circuits can be reliably prevented by making the metal pieces scattered during wafer division smaller.

【0032】また、本発明では、モニター用パッドを内
部回路に接続し、分割後にボンディングパッドとして使
用しているので、モニター専用のパッドを設ける余裕の
ない半導体ウェハにも適用することができ、半導体装置
の高集積化が可能になる。
Further, according to the present invention, since the monitor pads are connected to the internal circuit and are used as bonding pads after division, the present invention can be applied to a semiconductor wafer where there is no room for providing pads dedicated to the monitor. The device can be highly integrated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 参考例を示す装置の平面図及び
部分拡大平面図である。
FIG. 1 is a plan view and a partially enlarged plan view of an apparatus showing a reference example.

【図2】 別の参考例と本発明の実施例を
示す装置の部分拡大平面図である。
FIG. 2 is a partially enlarged plan view of an apparatus showing another reference example and an embodiment of the present invention.

【図3】 従来装置の一例を示す平面図及
び部分拡大平面図である。
FIG. 3 is a plan view and a partially enlarged plan view showing an example of a conventional device.

【符号の説明】[Explanation of symbols]

11 半導体ウェハ 12 スクライブライン 13 半導体集積回路装置 14 MOSトランジスタ 15 絶縁膜 16 ゲート絶縁膜 17 ゲート電極 18、19 S/D層 20,24,25,29,30 モニター用パッド 26 抵抗素子 21,22,23,27,28 配線電極 22a、28a 配線電極 11 Semiconductor wafer 12 Scribe line 13 Semiconductor integrated circuit device 14 MOS transistor 15 Insulating film 16 Gate insulating film 17 Gate electrode 18, 19 S / D layer 20, 24, 25, 29, 30 Monitor pad 26 Resistive element 21, 22, 23, 27, 28 Wiring electrode 22a, 28a Wiring electrode

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/66 H01L 21/301 H01L 21/822 H01L 27/04 Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/66 H01L 21/301 H01L 21/822 H01L 27/04

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】スクライブライン上に形成されたモニター
用トランジスタ素子と、 前記スクライブラインに囲まれた半導体回路領域に形成
される複数のパッドのうち、前記モニター用トランジス
タ素子に接続される複数のモニター用パッドと、 前記半導体回路領域に設けられる前記複数のパッド間の
距離よりも狭い幅に形成されて、前記モニター用トラン
ジスタ素子のゲート、ソース及びドレインと前記モニタ
ー用パッドとをそれぞれ接続する配線電極とを有し、 前記配線電極が前記スクライブライン内でスクライブ方
向と直交する向きに配置される配線電極のみからなり且
つ隣り合う2つの前記半導体回路領域のうちの一方の領
域のみに延在して前記一方の領域内の前記モニター用パ
ッドのみに接続される配線電極と他方の領域のみに延在
して前記他方の領域内の前記モニター用パッドのみに接
続される配線電極からなる半導体ウェハから分割された
半導体チップを備えてなることを特徴とする半導体装
置。
1. A monitor transistor element formed on a scribe line and a plurality of monitors connected to the monitor transistor element among a plurality of pads formed in a semiconductor circuit region surrounded by the scribe line. And a wiring electrode formed to have a width smaller than the distance between the plurality of pads provided in the semiconductor circuit region and connecting the gate, source and drain of the monitoring transistor element to the monitoring pad, respectively. And the wiring electrode includes only wiring electrodes arranged in a direction orthogonal to a scribe direction in the scribe line, and extends to only one of two adjacent semiconductor circuit regions. A wiring electrode connected to only the monitor pad in the one area and extending only to the other area Be provided with a semiconductor chip which is divided from a semiconductor wafer comprising a wiring electrode which is connected only to the monitor pad in the other area Te wherein a.
【請求項2】前記モニター用パッドは、前記半導体回路
領域に形成される半導体回路に接続されていることを特
徴とする請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said monitor pad is connected to a semiconductor circuit formed in said semiconductor circuit region.
【請求項3】スクライブライン上に配置されるモニター
用トランジスタ素子と、前記スクライブラインに囲まれ
た半導体回路領域に配置され前記モニター用トランジス
タ素子に接続される複数のモニター用パッドと、前記半
導体回路領域に配置される複数のパッド間の距離よりも
幅が狭く、前記モニター用トランジスタ素子のゲート、
ソース及びドレインと前記モニター用パッドとをそれぞ
れ接続する配線電極であって前記スクライブライン内で
スクライブ方向と直交する向きに配置される配線電極の
みからなり且つ隣り合う2つの前記半導体回路領域のう
ちの一方の領域のみに延在して前記一方の領域内の前記
モニター用パッドのみに接続される配線電極と他方の領
域のみに延在して前記他方の領域内の前記モニター用パ
ッドのみに接続される配線電極とを含む半導体ウェハを
形成する工程と、前記半導体ウェハを前記スクライブラ
インに沿ってスクライブして複数の半導体チップに分割
する工程とを備えてなることを特徴とする半導体装置の
製造方法。
3. A monitor transistor element arranged on a scribe line, a plurality of monitor pads arranged in a semiconductor circuit region surrounded by the scribe line and connected to the monitor transistor element, and the semiconductor circuit The width is smaller than the distance between the plurality of pads arranged in the region, the gate of the monitoring transistor element,
A wiring electrode for connecting a source and a drain to the monitoring pad, each of the wiring electrodes being arranged only in a direction orthogonal to a scribe direction in the scribe line, and of two adjacent semiconductor circuit regions; A wiring electrode extending only in one region and connected to only the monitoring pad in the one region and extending only in the other region and connected to only the monitoring pad in the other region Forming a semiconductor wafer including a plurality of wiring electrodes, and a step of scribing the semiconductor wafer along the scribe line to divide the semiconductor wafer into a plurality of semiconductor chips. .
JP19916991A 1991-08-08 1991-08-08 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3354949B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19916991A JP3354949B2 (en) 1991-08-08 1991-08-08 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19916991A JP3354949B2 (en) 1991-08-08 1991-08-08 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0547892A JPH0547892A (en) 1993-02-26
JP3354949B2 true JP3354949B2 (en) 2002-12-09

Family

ID=16403306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19916991A Expired - Fee Related JP3354949B2 (en) 1991-08-08 1991-08-08 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3354949B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4274576B2 (en) 2007-01-12 2009-06-10 エルピーダメモリ株式会社 Semiconductor device
JP4510034B2 (en) * 2007-01-22 2010-07-21 パナソニック株式会社 Method for evaluating characteristics of semiconductor device
JP5594661B2 (en) * 2010-06-15 2014-09-24 ルネサスエレクトロニクス株式会社 Semiconductor device
CN206353537U (en) * 2014-09-22 2017-07-25 三菱电机株式会社 Semiconductor device
TWI655753B (en) * 2015-03-11 2019-04-01 日商新力股份有限公司 Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic device

Also Published As

Publication number Publication date
JPH0547892A (en) 1993-02-26

Similar Documents

Publication Publication Date Title
US5477062A (en) Semiconductor wafer
US7612419B2 (en) Wafer, semiconductor chip, and semiconductor device
US5059899A (en) Semiconductor dies and wafers and methods for making
US6531709B1 (en) Semiconductor wafer and fabrication method of a semiconductor chip
JPH07169807A (en) Semiconductor wafer
US7372072B2 (en) Semiconductor wafer with test structure
US6291835B1 (en) Semiconductor device
US20070187838A1 (en) Pad structure for bonding pad and probe pad and manufacturing method thereof
KR100564461B1 (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
JP3354949B2 (en) Semiconductor device and manufacturing method thereof
TW201503273A (en) Method and layout for detecting die cracks
JPH0773106B2 (en) Method for manufacturing semiconductor device
KR20200111369A (en) Semiconductor device comprising residual test pattern
US9583406B2 (en) System and method for dual-region singulation
JPS62261139A (en) Semiconductor device
JPH11243120A (en) Semiconductor device and its manufacture
JPH05299484A (en) Semiconductor wafer
JPS6387736A (en) Semiconductor device
JPH0514513Y2 (en)
JP2855884B2 (en) Semiconductor device
US20230187289A1 (en) Semiconductor device and method of forming the same
JPH11297782A (en) Testing circuit
JPH05267257A (en) Semiconductor device having scribed line
KR100190928B1 (en) Semiconductor chip of tab product which was reduced scribe line width
JP3245894B2 (en) Semiconductor wafer

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees