JPH0547837A - Mounting structure of tab type semiconductor device on lead frame - Google Patents
Mounting structure of tab type semiconductor device on lead frameInfo
- Publication number
- JPH0547837A JPH0547837A JP3200722A JP20072291A JPH0547837A JP H0547837 A JPH0547837 A JP H0547837A JP 3200722 A JP3200722 A JP 3200722A JP 20072291 A JP20072291 A JP 20072291A JP H0547837 A JPH0547837 A JP H0547837A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- semiconductor device
- bump
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、リードフレームに対す
るTAB式半導体装置の実装構造に係り、さらに詳しく
は、リードフレームの改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting structure of a TAB type semiconductor device on a lead frame, and more particularly to improvement of the lead frame.
【0002】[0002]
【従来の技術】最近の電子機器は、小型化、軽量化、高
機能化が著しく、これに伴って電子機器に搭載される半
導体装置も、小形、表面実装形、高密度実装の要求が強
くなっている。2. Description of the Related Art Recently, electronic devices have been remarkably miniaturized, lightened and highly functionalized, and accordingly, semiconductor devices mounted on the electronic devices are strongly required to be small, surface mount type and high density mount. Is becoming
【0003】図5(a)はパッケージの四方にリードが
設けられた従来の半導体装置(以下QFPという)の一
例を示す平面図、図5(b)はそのB−B断面図であ
る。図において、1は半導体素子、2は半導体素子1の
電極に対応してリードフレームに形成されたリードで、
以下半導体素子1と接続する側をインナーリード2a、
その反対側をアウターリード2bということがある。3
は金、アルミニウム等からなり、半導体素子1の電極と
これに対応したリード3とを接続するワイヤーである。
4は半導体素子1、インナーリード2aおよびワイヤー
3を封止したパッケージである。このような半導体装置
は、リードフレームのデバイスホール内に半導体素子1
を搭載し、ボンディングツールを用い半導体素子1の各
電極とこれに対応したリード2とをそれぞれワイヤー3
で接続する。ついで、これら各素子の劣化を防止するた
め、エポキシ樹脂などによりパッケージ4し、各リード
2を必要な長さでリードフレームから切離し、bに示す
ようにフォーミングする。FIG. 5A is a plan view showing an example of a conventional semiconductor device (hereinafter referred to as QFP) in which leads are provided on four sides of a package, and FIG. 5B is a sectional view taken along line BB. In the figure, 1 is a semiconductor element, 2 is a lead formed on a lead frame corresponding to the electrode of the semiconductor element 1,
Hereinafter, the side connected to the semiconductor element 1 is the inner lead 2a,
The opposite side may be called outer lead 2b. Three
Is a wire made of gold, aluminum or the like, which connects the electrode of the semiconductor element 1 and the lead 3 corresponding thereto.
Reference numeral 4 denotes a package in which the semiconductor element 1, the inner leads 2a and the wires 3 are sealed. Such a semiconductor device has the semiconductor element 1 in the device hole of the lead frame.
And the electrodes 2 of the semiconductor element 1 and the corresponding leads 2 are respectively connected to the wires 3 by using a bonding tool.
Connect with. Then, in order to prevent the deterioration of each of these elements, the package 4 is made of epoxy resin or the like, each lead 2 is separated from the lead frame by a required length, and forming is performed as shown in b.
【0004】[0004]
【発明が解決しようとする課題】前述のように、半導体
装置は小形化、高密度実装の要求が高まっており、上述
のQFP形の半導体装置においては、現在既にリードの
数は200本を超えており、さらに高密度化のすう勢に
ある。しかしながら、リードフレームのインナーリード
2aのピッチPは、エッチング能力から板厚tの2倍程
度、即ちP≒2tが限界であり、このような制約のため
ファインピッチ化することは困難である。一方、半導体
素子1の電極とインナーリード2aの先端部との間隔を
広くすればインナーリード2aの数をある程度増加する
ことができるが、このためにはワイヤー3を長くしなけ
ればならない。しかし、ワイヤーを長くすると隣接する
ワイヤー3と接触して短絡したり、パッケージ4の際に
倒れたりするため、一般にワイヤー3の長さは2.5m
m程度とされている。As described above, there is an increasing demand for miniaturization and high-density mounting of semiconductor devices, and in the above QFP type semiconductor device, the number of leads has already exceeded 200 at present. The trend is for higher density. However, the pitch P of the inner leads 2a of the lead frame is limited to about twice the plate thickness t, that is, P.apprxeq.2t due to the etching capability, and it is difficult to make the pitch finer due to such restrictions. On the other hand, the number of the inner leads 2a can be increased to some extent by widening the distance between the electrodes of the semiconductor element 1 and the tips of the inner leads 2a. For this purpose, the wire 3 must be lengthened. However, if the wire is lengthened, it may come into contact with the adjacent wire 3 to cause a short circuit, or the package 4 may fall over, so that the length of the wire 3 is generally 2.5 m.
It is about m.
【0005】このように、従来のリードフレームを用い
てワイヤーでボンディングする方式の半導体装置におい
ては、リードのピッチ及びワイヤーの長さに技術的限界
があり、リードの数をこれ以上増加することは困難であ
った。As described above, in the conventional semiconductor device of the wire bonding type using the lead frame, there is a technical limitation in the pitch of the leads and the length of the wires, and it is impossible to increase the number of leads any more. It was difficult.
【0006】本発明は、上記の課題を解決すべくなされ
たもので、キャリアフィルムに接続した半導体素子をリ
ードフレームに実装することにより、狭ピッチ、多リー
ドのTAB式半導体装置のリードフレームへの実装構造
を得ることを目的としたものである。The present invention has been made to solve the above problems, and by mounting a semiconductor element connected to a carrier film on a lead frame, a lead frame of a TAB semiconductor device having a narrow pitch and multiple leads can be formed. The purpose is to obtain a mounting structure.
【0007】[0007]
【課題を解決するための手段】本発明に係る半導体装置
は、半導体素子の電極に絶縁性フィルムに形成した回路
パターンのインナーリードをそれぞれ接続して外形切断
したTAB式半導体装置と、多数のリードを有するリー
ドフレームとからなり、前記TAB式半導体装置の回路
パターンのアウターリードをリードフレームのリードに
それぞれ接続して樹脂で封止したものである。A semiconductor device according to the present invention includes a TAB type semiconductor device in which inner leads of a circuit pattern formed on an insulating film are respectively connected to electrodes of a semiconductor element and the outer shape is cut, and a large number of leads. And a lead frame having a resin, and the outer leads of the circuit pattern of the TAB type semiconductor device are connected to the leads of the lead frame and sealed with resin.
【0008】また、TAB式半導体装置のアウターリー
ドにバンプを設け、リードフレームのリードにこのバン
プに対応して穴部を設けたものである。Further, bumps are provided on the outer leads of the TAB type semiconductor device, and holes are provided on the leads of the lead frame so as to correspond to the bumps.
【0009】[0009]
【作用】リードフレームのデバイスホールに、TAB式
半導体装置の半導体素子を搭載し、各アウターリードを
それぞれリードフレームのリードと整合させ、ボンディ
ングツールで熱圧着して両者を整合する。ついでTAB
式半導体装置及びリードフレームのインナーリードを樹
脂等でパッケージし、リードフレームのアウターリード
を切断してフォーミングする。The semiconductor element of the TAB semiconductor device is mounted in the device hole of the lead frame, each outer lead is aligned with the lead of the lead frame, and the two are aligned by thermocompression bonding with a bonding tool. Then TAB
The semiconductor device and the inner lead of the lead frame are packaged with resin or the like, and the outer lead of the lead frame is cut and formed.
【0010】TAB式半導体装置のアウターリードにバ
ンプを設けた場合は、低荷重で両者を強固に接続でき
る。When bumps are provided on the outer leads of the TAB type semiconductor device, both can be firmly connected under a low load.
【0011】さらにリードフレームのリードに上記バン
プに対応して穴部を設けると、両者の位置合わせが容易
になるばかりでなく、接合強度をさらに高めることがで
きる。Further, if holes are provided in the leads of the lead frame so as to correspond to the bumps, not only the positioning of the two becomes easy, but also the bonding strength can be further increased.
【0012】[0012]
【実施例】図1は、本発明の実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.
【0013】図において、10はキャリアフィルムに設
けた回路パターンのインナーリードに半導体素子1を接
続した半導体装置(以下TAB式半導体装置という)で
ある。このTAB式半導体装置10は図4(a)に示す
ように、ポリイミドフィルム等からなり、所定の間隔で
多数のデバイスホール12が設けられた長尺(例えば3
00m)のキャリアフィルム11に、各デバイスホール
12ごとに銅箔等からなる多数の回路パターン13を形
成してその一端をデバイスホール12に突出させ、イン
ナーリード13aとする。そして、デバイスホール12
に半導体素子1を配設し、その各電極にボンディングツ
ールによりインナーリード13aを接続して、回路パタ
ーンを切断位置(1点鎖線)14の位置で切断したもの
である。この状態を図4(b)に示す。なお、回路パタ
ーン13の面には例えば金メッキが施してある。 15
はテスト用パッド、16はキャリアフィルム11を搬送
するためのスプロケット穴である。In the figure, 10 is a semiconductor device (hereinafter referred to as a TAB type semiconductor device) in which a semiconductor element 1 is connected to an inner lead of a circuit pattern provided on a carrier film. As shown in FIG. 4A, the TAB type semiconductor device 10 is made of a polyimide film or the like and is long (for example, 3 mm) provided with a large number of device holes 12 at predetermined intervals.
(00 m) carrier film 11 is formed with a large number of circuit patterns 13 made of copper foil or the like for each device hole 12 and one end thereof is projected into the device hole 12 to form an inner lead 13a. And the device hole 12
The semiconductor element 1 is arranged on the substrate, the inner leads 13a are connected to the respective electrodes by a bonding tool, and the circuit pattern is cut at the position of the cutting position (dotted line) 14. This state is shown in FIG. The surface of the circuit pattern 13 is plated with gold, for example. 15
Is a test pad, and 16 is a sprocket hole for carrying the carrier film 11.
【0014】2はリードフレームのリード(以下単にリ
ードフレームという)で、その上面には銀メッキが施さ
れている。4は例えばエポキシ樹脂で封止したパッケー
ジである。Reference numeral 2 is a lead of a lead frame (hereinafter simply referred to as a lead frame), the upper surface of which is plated with silver. 4 is a package sealed with an epoxy resin, for example.
【0015】上記のようなTAB式半導体装置10をリ
ードフレーム2に実装するには、リードフレームのデバ
イスホールにTAB式半導体装置10の半導体素子1
を、その能動面を上にして配設し、そして図1(b)に
示すようにヒーターを内蔵したボンディングツール5に
よりアウターリード13bに設けた金メッキとリードフ
レーム2に設けた銀メッキとが溶融し、両者は強固に熱
圧着される。To mount the TAB type semiconductor device 10 as described above on the lead frame 2, the semiconductor element 1 of the TAB type semiconductor device 10 is placed in the device hole of the lead frame.
1 with the active surface thereof facing upward, and as shown in FIG. 1B, the gold plating provided on the outer lead 13b and the silver plating provided on the lead frame 2 are melted by the bonding tool 5 having a built-in heater. However, both are firmly thermocompression bonded.
【0016】各アウターリード13bとリードフレーム
2との接合が終ったときは、半導体素子1、回路パター
ン13を含むキャリアフィルム11及びリードフレーム
のインナーリード2aを例えばエポキシ樹脂で封止して
パッケージ4し、リード2のアウターリード2bを切断
してフォーミングすれば半導体装置の製造は終了する。When the outer leads 13b and the lead frame 2 are joined together, the semiconductor element 1, the carrier film 11 including the circuit pattern 13, and the inner leads 2a of the lead frame are sealed with, for example, epoxy resin to form the package 4. Then, if the outer lead 2b of the lead 2 is cut and formed, the manufacturing of the semiconductor device is completed.
【0017】図2は本発明の実施例の要部を示したもの
で、図2(a)は側面図、図2(b)は平面図、図2
(c)は作用説明図である。本実施例はTAB式半導体
装置10のアウターリード13bの下面に、例えばハー
フエッチングによりバンプ13cを形成し、その表面に
例えば金メッキを施したものである。2A and 2B show essential parts of an embodiment of the present invention. FIG. 2A is a side view, FIG. 2B is a plan view, and FIG.
(C) is an operation explanatory view. In this embodiment, bumps 13c are formed on the lower surface of the outer leads 13b of the TAB type semiconductor device 10 by, for example, half etching, and the surface thereof is plated with gold, for example.
【0018】アウターリード13bを上記のように構成
することにより、アウターリード13bとリードフレー
ム2との接触面積を少なくできるので、低荷重で両者を
熱圧着することができる。 又、リードフレーム2にバ
ンプ13cとの対応する位置にプレス等により、穴部2
cを設けることによりリードフレーム2とバンプ13c
との位置合わせを容易にして接合することができる。By configuring the outer lead 13b as described above, the contact area between the outer lead 13b and the lead frame 2 can be reduced, so that both can be thermocompression bonded with a low load. Further, the hole 2 is formed on the lead frame 2 at a position corresponding to the bump 13c by pressing or the like.
By providing c, the lead frame 2 and the bump 13c
It is possible to facilitate the alignment with and to join.
【0019】そして、バンプ13c及びリードフレーム
2の表面を錫又は錫と鉛の合金でメッキにして、この穴
部2cにバンプ13cを位置合わせをして両者を接合す
ると熱圧着に際して図2(c)に示すようにバンプ13
cの周囲にフィレット9が形成されるので、両者の接合
強度を更に増すことができる。Then, the surfaces of the bumps 13c and the lead frame 2 are plated with tin or an alloy of tin and lead, the bumps 13c are aligned with the holes 2c, and the two are joined together. ) Bump 13
Since the fillet 9 is formed around c, the joint strength between the two can be further increased.
【0020】図3は本発明の他の実施例の断面図であ
る。本実施例はTAB式半導体装置10の半導体素子1
の能動面を下にしてリードフレーム2に接続したもので
ある。なおこのように実装する場合は、リード13に設
ける金メッキ等、あるいはバンプ13cは、リード13
の上面側に形成する。FIG. 3 is a sectional view of another embodiment of the present invention. In this embodiment, the semiconductor element 1 of the TAB semiconductor device 10 is used.
Is connected to the lead frame 2 with its active surface facing down. In the case of mounting in this way, the gold plating or the like provided on the lead 13 or the bump 13c is
Is formed on the upper surface side of.
【0021】このように構成したことにより、リード1
3とリードフレーム2との位置合わせが容易になり、そ
のうえ接合強度を更に高めることができる。With this structure, the lead 1
The position of the lead frame 3 and the lead frame 2 can be easily aligned, and the bonding strength can be further increased.
【0022】[0022]
【発明の効果】以上の説明から明らかなように、本発明
はワイヤーを使用せず、狭ピッチ、多リードが可能なT
AB式半導体装置のアウターリードをリードフレームの
リードに接続するようにしたので、半導体素子とリード
フレームのリードの先端部との間隔を広げることがで
き、このためリードの数を増加することができる。また
ワイヤーを使用しないのでピッチを小さくしても短絡事
故を生ずることもない。さらに、TAB式半導体装置を
使用したので、半導体素子の特性試験が容易である。As is apparent from the above description, the present invention does not use a wire, and is capable of achieving a narrow pitch and multiple leads.
Since the outer lead of the AB type semiconductor device is connected to the lead of the lead frame, the distance between the semiconductor element and the tip of the lead of the lead frame can be widened, so that the number of leads can be increased. .. Further, since no wire is used, a short circuit accident will not occur even if the pitch is reduced. Further, since the TAB type semiconductor device is used, the characteristic test of the semiconductor element is easy.
【0023】また、TAB式半導体装置のアウターリー
ドにバンプを設け、リードフレームのリードにこのバン
プに対応して穴部を設け、リードフレームのリードにメ
ッキを設けることにより、低荷重で両者を接合すること
ができ、さらに位置合わせが容易で接合強度を高めるこ
とができる等、実施による効果大である。Further, bumps are provided on the outer leads of the TAB type semiconductor device, holes are provided on the leads of the lead frame corresponding to the bumps, and plating is provided on the leads of the lead frame, so that they are joined together under a low load. It is possible to achieve the above, and further, the positioning is easy, and the bonding strength can be increased.
【図1】 (a)(b)は本発明の実施例を示す図。1A and 1B are diagrams showing an embodiment of the present invention.
【図2】 (a)〜(c)は本発明の実施例の要部を示
す図。FIG. 2A to FIG. 2C are diagrams showing a main part of an embodiment of the present invention.
【図3】 本発明の他の実施例を示す断面図。FIG. 3 is a sectional view showing another embodiment of the present invention.
【図4】 (a) TAB式半導体装置を示す平面図。 (b) TAB式半導体装置のA−A断面図。FIG. 4A is a plan view showing a TAB semiconductor device. (B) AA sectional drawing of a TAB type semiconductor device.
【図5】 (a) 従来の半導体装置を示す平面図。 (b) 従来の半導体装置のB−B断面図。FIG. 5A is a plan view showing a conventional semiconductor device. (B) BB sectional drawing of the conventional semiconductor device.
1 半導体素子 2 リードフレーム 2a インナーリード 2b アウターリード 2c アウターリード穴 3 ワイヤー 4 パッケージ 5 ボンディンクツール 9 フィレット 10 TAB式半導体装置 11 キャリアフィルム 12 デバイスホール 13 回路パターン 13a インナーリード 13b アウターリード 13c バンプ 14 切断位置 15 テスト用パッド 16 スプロケット穴 1 semiconductor element 2 lead frame 2a inner lead 2b outer lead 2c outer lead hole 3 wire 4 package 5 bonding tool 9 fillet 10 TAB semiconductor device 11 carrier film 12 device hole 13 circuit pattern 13a inner lead 13b outer lead 13c bump 14 cutting Position 15 Test pad 16 Sprocket hole
Claims (1)
した回路パターンのインナーリードをそれぞれ接続して
外形切断したTAB式半導体装置と、多数のリードを有
するリードフレームとからなり、前記TAB式半導体装
置の回路パターンのアウターリードにバンプを形成する
と共に、前記リードフレームのリードの前記バンプと対
応する位置に穴部を形成すると共に、前記リードフレー
ムのリードの穴部にメッキをして、それぞれ接続して樹
脂で封止したことを特徴とするTAB式半導体装置のリ
ードフレームへの実装構造。1. A TAB semiconductor device comprising a TAB semiconductor device in which inner leads of a circuit pattern formed on an insulating film are respectively connected to electrodes of a semiconductor element and the outer shape is cut, and a lead frame having a large number of leads. A bump is formed on the outer lead of the circuit pattern of the device, a hole is formed at a position corresponding to the bump of the lead of the lead frame, and the hole of the lead of the lead frame is plated to be connected to each other. A mounting structure for a lead frame of a TAB type semiconductor device, which is characterized by being then sealed with resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3200722A JPH0547837A (en) | 1991-08-09 | 1991-08-09 | Mounting structure of tab type semiconductor device on lead frame |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3200722A JPH0547837A (en) | 1991-08-09 | 1991-08-09 | Mounting structure of tab type semiconductor device on lead frame |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0547837A true JPH0547837A (en) | 1993-02-26 |
Family
ID=16429113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3200722A Pending JPH0547837A (en) | 1991-08-09 | 1991-08-09 | Mounting structure of tab type semiconductor device on lead frame |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0547837A (en) |
-
1991
- 1991-08-09 JP JP3200722A patent/JPH0547837A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
US6677674B2 (en) | Semiconductor package having two chips internally connected together with bump electrodes and both chips externally connected to a lead frame with bond wires | |
JPH11297889A (en) | Semiconductor package, mounting board and mounting method by use of them | |
KR20060121823A (en) | Reversible leadless package and methods of making and using same | |
JP2000223622A (en) | Semiconductor device, its manufacture, and mounting structure using the same | |
US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
JPS61274333A (en) | Semiconductor device | |
JP4598316B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP2949969B2 (en) | Film carrier semiconductor device | |
JPH0547836A (en) | Mounting structure of semiconductor device | |
JP3670371B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0547837A (en) | Mounting structure of tab type semiconductor device on lead frame | |
JP2974819B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0547831A (en) | Mounting structure of tab type semiconductor device on lead frame | |
JP2652222B2 (en) | Substrate for mounting electronic components | |
US20030057569A1 (en) | Semiconductor device | |
JPH03291948A (en) | Semiconductor device | |
JPH09199631A (en) | Structure and fabrication method of semiconductor device | |
US6433415B2 (en) | Assembly of plurality of semiconductor devices | |
JP3127948B2 (en) | Semiconductor package and mounting method thereof | |
JPH0834282B2 (en) | Lead frame for semiconductor device | |
JP2806816B2 (en) | Bonding apparatus and bonding method using the same | |
JPH08181168A (en) | Semiconductor device | |
JPH0574853A (en) | Connecting structure of semiconductor device | |
KR20000002808A (en) | Ball grid array package and manufacturing method thereof |