JPH0545639A - 液晶表示パネル用基体の平滑化物及び平滑化法 - Google Patents
液晶表示パネル用基体の平滑化物及び平滑化法Info
- Publication number
- JPH0545639A JPH0545639A JP20784691A JP20784691A JPH0545639A JP H0545639 A JPH0545639 A JP H0545639A JP 20784691 A JP20784691 A JP 20784691A JP 20784691 A JP20784691 A JP 20784691A JP H0545639 A JPH0545639 A JP H0545639A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- liquid crystal
- smoothing
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 アクテイブマトリックス型液晶表示装置にお
いてＭＩＭ薄膜ダイオードと表示電極部を成膜と選択エ
ッチングとを繰り返し実施し、調整用酸化膜の形成を工
程中に取り入れることにより素子と表示部の平滑化を行
い、ラビング時のゴミによる不良低減と表示品位の向上
を図る。 【構成】 薄膜ダイオードと表示電極部の段差をなくし
て、素子全体の平滑化を行う。
いてＭＩＭ薄膜ダイオードと表示電極部を成膜と選択エ
ッチングとを繰り返し実施し、調整用酸化膜の形成を工
程中に取り入れることにより素子と表示部の平滑化を行
い、ラビング時のゴミによる不良低減と表示品位の向上
を図る。 【構成】 薄膜ダイオードと表示電極部の段差をなくし
て、素子全体の平滑化を行う。
Description
【０００１】
【産業上の利用分野】本発明はラップトップ型、ノート
型パソコン対応のアクテイブマトリックス型液晶表示パ
ネルに使用する基体表面の平滑化に関する。
型パソコン対応のアクテイブマトリックス型液晶表示パ
ネルに使用する基体表面の平滑化に関する。
【０００２】
【従来の技術】アクテイブマトリックス型液晶表示装置
は通常相対向する上下２枚の基体上に形成した電極間に
液晶分子を配列させ、これら電極間に印加する電圧を制
御することで作動させる。この時に使用する上下電極は
少なくとも一方は光透過性の電極（以下透明電極）を使
用する。アクテイブマトリックス型に於ては一方の基体
上にマトリックス状に薄膜ダイオード（以下ＭＩＭ）、
第１電極ライン（以下第１電極）、第２電極ライン（以
下第２電極）、表示電極などから成る素子が配列され、
これをダイオードアレイ基板と（以下アレイ基板）通称
呼んでいる。
は通常相対向する上下２枚の基体上に形成した電極間に
液晶分子を配列させ、これら電極間に印加する電圧を制
御することで作動させる。この時に使用する上下電極は
少なくとも一方は光透過性の電極（以下透明電極）を使
用する。アクテイブマトリックス型に於ては一方の基体
上にマトリックス状に薄膜ダイオード（以下ＭＩＭ）、
第１電極ライン（以下第１電極）、第２電極ライン（以
下第２電極）、表示電極などから成る素子が配列され、
これをダイオードアレイ基板と（以下アレイ基板）通称
呼んでいる。
【０００３】ＭＩＭ型アクテイブマトリックス型液晶表
示パネルのアレイ基板の断面図は従来例を引用するまで
もなく（図６）に示すような構成になっている。つまり
ほぼ均一で平坦な基体上に形成したアレイ基板を詳細に
観察すると、このアレイを構成する素子（ガラス板６
１、第１電極６２、絶縁膜６３、第２電極６４）と表示
部の透明電極６５との間で凹凸段差を生む構成になって
いる。
示パネルのアレイ基板の断面図は従来例を引用するまで
もなく（図６）に示すような構成になっている。つまり
ほぼ均一で平坦な基体上に形成したアレイ基板を詳細に
観察すると、このアレイを構成する素子（ガラス板６
１、第１電極６２、絶縁膜６３、第２電極６４）と表示
部の透明電極６５との間で凹凸段差を生む構成になって
いる。
【０００４】液晶分子を配列制御させるためには、配列
しやすくするポリイミド樹脂などの配向膜材料を膜厚に
して約Ｏ．１ミクロン素子及び表示電極部を含む基体表
面上に極めて薄く塗布するが、凹凸の程度は変化せず
に、基体上に段差が残る。従来の技術ではこのように段
差がある状態で液晶分子を配向させる前処理としてナイ
ロン製またはレイヨン製の布でラビング処理を実施して
いた。
しやすくするポリイミド樹脂などの配向膜材料を膜厚に
して約Ｏ．１ミクロン素子及び表示電極部を含む基体表
面上に極めて薄く塗布するが、凹凸の程度は変化せず
に、基体上に段差が残る。従来の技術ではこのように段
差がある状態で液晶分子を配向させる前処理としてナイ
ロン製またはレイヨン製の布でラビング処理を実施して
いた。
【０００５】
【発明が解決しようとする課題】表示電極と素子間で段
差がある場合には、ラビング処理時に段差がある部分で
ラビング布の繊維が切断されてゴミとして表面に残るこ
とや、段差の一部が削り取られてゴミとして表面に残
る。そして一旦表面に残ったこれらのゴミは次の洗浄工
程でのブラシ洗浄、超音波洗浄、メガヘルツ帯洗浄、フ
ロン洗浄などの半導体で使用されている微小ゴミ洗浄法
で処理しても充分に除去できないために液晶分子を配列
させた時に、配向乱れを生じるという課題があり、これ
らのことが原因で表示した時に表示ムラ、色ムラ、ピン
ホール、電気的ショートなどが起こりやすく表示品位を
低下させるという課題があった。
差がある場合には、ラビング処理時に段差がある部分で
ラビング布の繊維が切断されてゴミとして表面に残るこ
とや、段差の一部が削り取られてゴミとして表面に残
る。そして一旦表面に残ったこれらのゴミは次の洗浄工
程でのブラシ洗浄、超音波洗浄、メガヘルツ帯洗浄、フ
ロン洗浄などの半導体で使用されている微小ゴミ洗浄法
で処理しても充分に除去できないために液晶分子を配列
させた時に、配向乱れを生じるという課題があり、これ
らのことが原因で表示した時に表示ムラ、色ムラ、ピン
ホール、電気的ショートなどが起こりやすく表示品位を
低下させるという課題があった。
【０００６】
【課題を解決するための手段】本発明はこのような課題
に対して、表示電極と素子間で凹凸による段差を解消
し、平坦化することで解決を図るものである。
に対して、表示電極と素子間で凹凸による段差を解消
し、平坦化することで解決を図るものである。
【０００７】
【作用】表示電極と素子が表面で段差のない平坦な状態
であるために、ラビング処理を滑らかに行うことがで
き、ラビング布の繊維の切断によるゴミや段差の一部の
削れによるゴミの発生が極めて減少する。そして表示電
極と素子の境界面で液晶分子の配向乱れも減少する。
であるために、ラビング処理を滑らかに行うことがで
き、ラビング布の繊維の切断によるゴミや段差の一部の
削れによるゴミの発生が極めて減少する。そして表示電
極と素子の境界面で液晶分子の配向乱れも減少する。
【０００８】
【実施例】（図１）から（図５）は本発明を説明する工
程流れ図を示し、基体及び薄膜ダイオードなどから構成
される断面図をそれぞれ示す。（図１）はガラス板のよ
うな絶縁性基体１の表面に薄膜ダイオードの第１電極２
を設けた断面図である。第１電極２はＡｌ、Ｔｉ、Ｎ
ｉ、Ａｕなどの単体または合金または単体の積走電極か
ら成る。例えばＡｌ電極の形成はスパッタ法、電子ビー
ム蒸着法によりＡｌ薄膜を膜厚にして約０．５ミクロン
形成後にフォトリソ法による選択エッチングで所定のパ
ターンに作成する。
程流れ図を示し、基体及び薄膜ダイオードなどから構成
される断面図をそれぞれ示す。（図１）はガラス板のよ
うな絶縁性基体１の表面に薄膜ダイオードの第１電極２
を設けた断面図である。第１電極２はＡｌ、Ｔｉ、Ｎ
ｉ、Ａｕなどの単体または合金または単体の積走電極か
ら成る。例えばＡｌ電極の形成はスパッタ法、電子ビー
ム蒸着法によりＡｌ薄膜を膜厚にして約０．５ミクロン
形成後にフォトリソ法による選択エッチングで所定のパ
ターンに作成する。
【０００９】次にＭＩＭ薄膜ダイオードの絶縁酸化膜を
形成した断面図が（図２）である。絶縁膜材料として酸
化ケイソ３、酸化アルミニウム３、酸化タンタル３など
の酸化膜３を膜厚にして約０．５ミクロンをスパッタ
法、電子ビーム蒸着法、陽極酸化法、プラズマＣＶＤ法
で形成後に選択エッチングで所定のパターンに作成す
る。
形成した断面図が（図２）である。絶縁膜材料として酸
化ケイソ３、酸化アルミニウム３、酸化タンタル３など
の酸化膜３を膜厚にして約０．５ミクロンをスパッタ
法、電子ビーム蒸着法、陽極酸化法、プラズマＣＶＤ法
で形成後に選択エッチングで所定のパターンに作成す
る。
【００１０】次の工程で第２電極４を膜厚にして約０．
５ミクロン形成した後に選択エッチングで所定のパター
ンに作成した断面図が（図３）である。第２電極材料と
してＡｌ、Ｔｉ、Ａｕ、Ｎｉなどが単体または合金また
は単体の積層で使用できる。これらの電極材料の作成は
スパッタ法や電子ビーム蒸着法で形成できる。
５ミクロン形成した後に選択エッチングで所定のパター
ンに作成した断面図が（図３）である。第２電極材料と
してＡｌ、Ｔｉ、Ａｕ、Ｎｉなどが単体または合金また
は単体の積層で使用できる。これらの電極材料の作成は
スパッタ法や電子ビーム蒸着法で形成できる。
【００１１】次に膜厚調整用酸化膜５を膜厚にして約
１．３ミクロン形成した後に選択エッチングで所定のパ
ターンに作成した断面図が（図４）である。この酸化膜
は次工程で透明電極を形成した時点で素子表面の平坦化
が得られるための膜厚調整用である。酸化膜材料として
酸化ケイ素、酸化アルミニウム、酸化タンタルなどが使
用でき、これらの酸化膜の作成はスパッタ法、電子ビー
ム蒸着法、陽極酸化法、プラズマＣＶＤ法で形成でき
る。
１．３ミクロン形成した後に選択エッチングで所定のパ
ターンに作成した断面図が（図４）である。この酸化膜
は次工程で透明電極を形成した時点で素子表面の平坦化
が得られるための膜厚調整用である。酸化膜材料として
酸化ケイ素、酸化アルミニウム、酸化タンタルなどが使
用でき、これらの酸化膜の作成はスパッタ法、電子ビー
ム蒸着法、陽極酸化法、プラズマＣＶＤ法で形成でき
る。
【００１２】次に透明電極６を膜厚にして約０．２ミク
ロン形成した後に選択エッチングで所定のパターンに作
成した断面図が（図５）である。透明電極材料として酸
化インジウム、酸化スズ、カドミウム酸化スズなどが使
用でき、これらの透明電極の作成はスパッタ法、電子ビ
ーム法で形成できる。薄膜ダイオードのサイズはそれぞ
れチャンネル横幅が約２０ミクロン、チャンネル縦幅が
約１５ミクロン、表示部領域は約１９０ミクロン×１６
０ミクロンである。
ロン形成した後に選択エッチングで所定のパターンに作
成した断面図が（図５）である。透明電極材料として酸
化インジウム、酸化スズ、カドミウム酸化スズなどが使
用でき、これらの透明電極の作成はスパッタ法、電子ビ
ーム法で形成できる。薄膜ダイオードのサイズはそれぞ
れチャンネル横幅が約２０ミクロン、チャンネル縦幅が
約１５ミクロン、表示部領域は約１９０ミクロン×１６
０ミクロンである。
【００１３】本実施例で示した素子膜厚及びサイズに関
しては、特に、これらの値に限定されるものでなく、要
求される素子性能やパターン精度で素子設計時に決定で
きるものである。また素子及び表示電極を構成する材料
も本発明で示した物質に限定されるものでなくてもよ
い。要するに本発明の基本は薄膜ダイオードを構成する
材料を順次成膜と選択エッチングを繰り返し実施して、
平坦化するための調整用薄膜を製造工程中に取り入れる
ことにより素子及び表示領域の平滑化を得たことであ
る。
しては、特に、これらの値に限定されるものでなく、要
求される素子性能やパターン精度で素子設計時に決定で
きるものである。また素子及び表示電極を構成する材料
も本発明で示した物質に限定されるものでなくてもよ
い。要するに本発明の基本は薄膜ダイオードを構成する
材料を順次成膜と選択エッチングを繰り返し実施して、
平坦化するための調整用薄膜を製造工程中に取り入れる
ことにより素子及び表示領域の平滑化を得たことであ
る。
【００１４】
【発明の効果】以上のように、本発明は薄膜ダイオード
と表示電極部をほぼ同一平面に平滑化する製造方法を提
供できたことにより、この平滑化物を使用する際に、配
向膜材料の塗布後のラビング処理が極めて滑らかに実施
でき、且つ、ラビング処理時にラビング布の切断による
ゴミ、凸部の削れによるゴミの影響が減少して液晶表示
パネルの表示品位と歩留が向上する効果が期待できる。
と表示電極部をほぼ同一平面に平滑化する製造方法を提
供できたことにより、この平滑化物を使用する際に、配
向膜材料の塗布後のラビング処理が極めて滑らかに実施
でき、且つ、ラビング処理時にラビング布の切断による
ゴミ、凸部の削れによるゴミの影響が減少して液晶表示
パネルの表示品位と歩留が向上する効果が期待できる。
【図１】ガラス板上に第１電極を設けた断面図
【図２】絶縁膜を設けた断面図
【図３】第２電極を設けた断面図
【図４】膜厚調整用酸化膜を設けた断面図
【図５】透明電極を設けた断面図
【図６】従来例を示す断面図
１ ガラス板 ２ 第１電極 ３ 絶縁膜 ４ 第２電極 ５ 膜厚調整用酸化膜 ６ 透明電極
Claims (2)
- 【請求項１】アクテイブマトリックス型液晶表示パネル
のＭＩＭ薄膜ダイオードの表示電極部分に平滑化調整用
酸化膜を形成したことを特徴とする液晶表示パネル用基
体の平滑化物。 - 【請求項２】アクテイブマトリックス型液晶表示パネル
のＭＩＭ薄膜ダイオードアレイを形成する工程に於て絶
縁用酸化膜を形成した後に表示電極部に選択エッチング
を行なうことで表示電極部に平滑化調整用酸化膜を形成
することを特徴とする液晶表示パネル用基体の平滑化
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20784691A JPH0545639A (ja) | 1991-08-20 | 1991-08-20 | 液晶表示パネル用基体の平滑化物及び平滑化法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20784691A JPH0545639A (ja) | 1991-08-20 | 1991-08-20 | 液晶表示パネル用基体の平滑化物及び平滑化法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0545639A true JPH0545639A (ja) | 1993-02-26 |
Family
ID=16546499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20784691A Pending JPH0545639A (ja) | 1991-08-20 | 1991-08-20 | 液晶表示パネル用基体の平滑化物及び平滑化法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0545639A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
-
1991
- 1991-08-20 JP JP20784691A patent/JPH0545639A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3472422B2 (ja) | 液晶装置の製造方法 | |
| KR20070072179A (ko) | 액정표시장치의 제조방법 | |
| TW200905336A (en) | Liquid crystal display device and method of manufacturing the same | |
| US6236062B1 (en) | Liquid crystal display and thin film transistor with capacitive electrode structure | |
| JP3617719B2 (ja) | 液晶表示装置 | |
| US20030123016A1 (en) | Liquid crystal display device and fabrication method thereof | |
| KR100403931B1 (ko) | 박막트랜지스터 | |
| JPH0545639A (ja) | 液晶表示パネル用基体の平滑化物及び平滑化法 | |
| JPH0545638A (ja) | 基体平滑化物及び平滑化法 | |
| JPH02106723A (ja) | 薄膜トランジスタアレイ | |
| JP2990815B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH09152597A (ja) | 反射型液晶表示装置およびその製造方法 | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2526273B2 (ja) | 液晶ディスプレイ装置 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH06281958A (ja) | 液晶表示装置 | |
| US6163355A (en) | In-plane switching array of TFT liquid crystal display in which an electrode on the same side of an insulating layer is made thinner than the source and drain | |
| JP2861510B2 (ja) | 基体表面の平滑化法及び平滑化物 | |
| JP2842529B2 (ja) | 反射型液晶表示装置およびその製造方法 | |
| KR100351873B1 (ko) | 액정표시장치및그제조방법 | |
| JPH08286189A (ja) | 液晶表示パネル及びその製造方法 | |
| JPH1115019A (ja) | 液晶表示装置とその製造方法 | |
| JPH0351822A (ja) | 非線形素子の製造方法 | |
| JPH10206898A (ja) | スイッチング素子 | |
| JPH1062820A (ja) | 液晶表示装置及びその製造方法 |