JPH054507U - Dual in-line package - Google Patents

Dual in-line package

Info

Publication number
JPH054507U
JPH054507U JP1744791U JP1744791U JPH054507U JP H054507 U JPH054507 U JP H054507U JP 1744791 U JP1744791 U JP 1744791U JP 1744791 U JP1744791 U JP 1744791U JP H054507 U JPH054507 U JP H054507U
Authority
JP
Japan
Prior art keywords
lead
package
substrate
tip
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1744791U
Other languages
Japanese (ja)
Inventor
宏之 岸浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1744791U priority Critical patent/JPH054507U/en
Publication of JPH054507U publication Critical patent/JPH054507U/en
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路を保護しているパッケージ部
分と基板の熱膨張係数の違いから生じる応力を吸収し、
はんだ付け部を守るためのリードを得る。 【構成】 先端から付け根までが先端と同じ細い幅で、
かつつば3の付いているリード2を半導体集積回路を保
護しているパッケージ部分1に取り付け、パッケージ部
分1と基板の熱膨張係数の違いから発生する応力を吸収
する。またリード2に設けられたつば3がパッケージ部
分1と基板の間に所定の距離を作り、その距離の分だけ
リード2が更に柔軟性を持つ。
(57) [Abstract] [Purpose] Absorbs the stress caused by the difference in the coefficient of thermal expansion between the package part that protects the semiconductor integrated circuit and the substrate,
Get leads to protect the soldered part. [Structure] From the tip to the base has the same thin width as the tip,
The lead 2 having the tsukuba 3 is attached to the package portion 1 that protects the semiconductor integrated circuit, and the stress generated due to the difference in thermal expansion coefficient between the package portion 1 and the substrate is absorbed. Further, the collar 3 provided on the lead 2 makes a predetermined distance between the package portion 1 and the substrate, and the lead 2 has further flexibility by the distance.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial application]

この考案は、デュアル・インライン・パッケージ(Dual Inline Package)のリード構造に関する。 The present invention relates to a lead structure of a dual inline package.

【0002】[0002]

【従来の技術】[Prior Art]

図2は、従来のデュアル・インライン・パッケージ(以下単にパッケージとい う。)を示す図であり、図において、1は半導体集積回路を保護しているパッケ ージ部分、2はリードである。 FIG. 2 is a diagram showing a conventional dual in-line package (hereinafter simply referred to as a package). In the figure, 1 is a package portion for protecting a semiconductor integrated circuit, and 2 is a lead.

【0003】 従来のパッケージは上記のように構成され、例えばパッケージをはんだ付けす る際、リード2の先端部の細い部分まで基板のスルーホールに挿入して、はんだ 付けされる。The conventional package is configured as described above, and for example, when soldering the package, even the thin portion of the tip of the lead 2 is inserted into the through hole of the substrate and soldered.

【0004】[0004]

【考案が解決しようとする課題】[Problems to be solved by the device]

上記のようなパッケージでは、リード2がパッケージを保護しているパッケー ジ部分1を支えており、パッケージ部分1と基板の熱膨張係数の違いから、リー ド2のはんだ付け部に応力が掛かり、リード2が太いために、リード2で応力を 吸収することができずリード2のはんだ付け部のはんだにクラック等の不具合が 生じるという問題点があった。 In the above package, the lead 2 supports the package portion 1 protecting the package, and stress is applied to the soldering portion of the lead 2 due to the difference in thermal expansion coefficient between the package portion 1 and the board. Since the lead 2 is thick, the lead 2 cannot absorb the stress, which causes a problem such as cracks in the solder at the soldering portion of the lead 2.

【0005】 この考案は、かかる課題を解決するために成されたものであり、半導体集積回 路を保護しているパッケージ部分と基板の熱膨張係数の違いから発生する応力を 吸収する構造をもつリードを提供することを目的としている。The present invention has been made to solve such a problem, and has a structure for absorbing stress generated due to a difference in thermal expansion coefficient between a package portion protecting a semiconductor integrated circuit and a substrate. Intended to provide leads.

【0006】[0006]

【課題を解決するための手段】[Means for Solving the Problems]

この考案に係るパッケージは、半導体集積回路を保護しているパッケージ部分 と基板の熱膨張係数の違いから発生する応力を吸収できるように、リード全体を 細くし、柔軟性をもたせ、かつ基板のスルーホールにリードを挿入したとき、パ ッケージが基板から適当な高さ位置でとまるように、リードにつばを設けたもの である。 The package according to the present invention has a thin lead and is flexible and has a through board so that the stress generated due to the difference in thermal expansion coefficient between the package part protecting the semiconductor integrated circuit and the substrate can be absorbed. The lead is provided with a collar so that when the lead is inserted into the hole, the package stops at an appropriate height from the substrate.

【0007】[0007]

【作用】[Action]

この考案は、リードの先端から付け根まで先端と同じ細い幅に成っており、柔 軟なため、半導体集積回路を保護しているパッケージ部分と基板の熱膨張係数の 違いから発生する応力を吸収できる。 This device has the same thin width from the tip of the lead to the base as the tip, and because it is flexible, it can absorb the stress generated due to the difference in thermal expansion coefficient between the package part that protects the semiconductor integrated circuit and the substrate. .

【0008】 また、リードに設けられたつばが、パッケージと基板の間に適当な距離を作り 、その距離の分だけリードが更に柔軟性を持つことになる。このことにより、リ ードが半導体集積回路を保護しているパッケージ部分と基板の熱膨張係数の違い から発生する応力をより吸収できるようになる。Further, the collar provided on the lead makes an appropriate distance between the package and the substrate, and the lead becomes more flexible by the distance. As a result, the lead can further absorb the stress generated due to the difference in thermal expansion coefficient between the package portion protecting the semiconductor integrated circuit and the substrate.

【0009】[0009]

【実施例】【Example】

実施例1. 図1はこの考案の一実施例を示す図であり、1は上記従来と全く同一のもので ある。2は先端から付け根まで先端と同じ細い幅のリードである。3はリードに 設けられたつばである。 Example 1. FIG. 1 is a diagram showing an embodiment of the present invention, and 1 is exactly the same as the above-mentioned conventional one. 2 is a lead having the same thin width as the tip from the tip to the base. 3 is a brim provided on the lead.

【0010】 前記のようなリード構造を有するパッケージは半導体集積回路を保護している パッケージ部分1と基板の熱膨張係数の違いから発生する応力を先端から付け根 まで先端と同じ細い幅のリード2で、吸収することができる。In the package having the lead structure as described above, the stress generated due to the difference in the thermal expansion coefficient between the package portion 1 protecting the semiconductor integrated circuit and the substrate is applied to the lead 2 having the same thin width from the tip to the root. , Can be absorbed.

【0011】 また、リード2に設けられたつば3が、パッケージと基板の間に適当な距離を 作り、その距離の分だけリードが更に柔軟性を持つことになる。Further, the collar 3 provided on the lead 2 makes an appropriate distance between the package and the substrate, and the lead becomes more flexible by the distance.

【0012】[0012]

【考案の効果】[Effect of the device]

この考案は、以上説明したように構成されているので、以下に記載されるよう な効果を奏する。 Since the present invention is configured as described above, it has the following effects.

【0013】 パッケージのリードを先端から付け根まで先端と同じような太さに細くし、リ ードの途中につばを設けるだけで、半導体集積回路を保護しているパッケージ部 分と基板の熱膨張係数の違いから発生する応力を吸収し、はんだ付け部を保護す ることができる。The thermal expansion of the package portion and the substrate protecting the semiconductor integrated circuit can be achieved by thinning the lead of the package from the tip to the base in the same thickness as the tip and providing a collar in the middle of the lead. The stress generated by the difference in the coefficient can be absorbed and the soldered part can be protected.

【図面の簡単な説明】[Brief description of drawings]

【図1】この考案の実施例1を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.

【図2】従来のデュアル・インライン・パッケージを示
す図である。
FIG. 2 is a diagram showing a conventional dual in-line package.

【符号の説明】[Explanation of symbols]

1 パッケージ部分 2 リード 3 つば 1 package part 2 lead 3 brim

Claims (1)

【実用新案登録請求の範囲】 【請求項1】 リード付け根から先端までが同じ細い幅
を有し、かつ、つばが設けられているリードを有するこ
とを特徴とするデュアル・インライン・パッケージ。
Claims for utility model registration 1. A dual in-line package having the same narrow width from the root of the lead to the tip and having a collar.
JP1744791U 1991-03-22 1991-03-22 Dual in-line package Pending JPH054507U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1744791U JPH054507U (en) 1991-03-22 1991-03-22 Dual in-line package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1744791U JPH054507U (en) 1991-03-22 1991-03-22 Dual in-line package

Publications (1)

Publication Number Publication Date
JPH054507U true JPH054507U (en) 1993-01-22

Family

ID=11944281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1744791U Pending JPH054507U (en) 1991-03-22 1991-03-22 Dual in-line package

Country Status (1)

Country Link
JP (1) JPH054507U (en)

Similar Documents

Publication Publication Date Title
JP2885414B2 (en) Semiconductor device, mounting method thereof, and electronic device
JPH11163494A (en) Mounting method of surface-mounting device, mounting structure of bga package and electronic device
JPH054507U (en) Dual in-line package
JP2914409B2 (en) Semiconductor element
JPS5963751A (en) Semiconductor device
JPH05326815A (en) Lead frame for semiconductor device
JPH03273673A (en) Semiconductor device
JPH05206361A (en) Semiconductor device
JPS63248155A (en) Semiconductor device
JPS61203700A (en) Electronic circuit apparatus
JPH01161707A (en) Chip component
JPH02130858A (en) Semiconductor device
JPH04286146A (en) Lead frame and resin-sealed semiconductor device using same
JP2000133920A (en) Printed wiring board and printing unit structure
JPH01173747A (en) Resin-sealed semiconductor device
JPS6386461A (en) Resin sealed semiconductor device
JPH0357252A (en) Resin-sealed semiconductor device
JPH05166989A (en) Resin-sealed semiconductor device
JPS614436U (en) Packages for semiconductor devices
JPS60171744A (en) Semiconductor device
JPS62210689A (en) Fixing structure of leaded chip parts
JPH05206625A (en) Printed wiring board
JPS63211730A (en) Mounting structure of electronic part
JPS6347350B2 (en)
JPS63244659A (en) Package for semiconductor integrated circuit