JPH0543473Y2 - - Google Patents
Info
- Publication number
- JPH0543473Y2 JPH0543473Y2 JP1987040127U JP4012787U JPH0543473Y2 JP H0543473 Y2 JPH0543473 Y2 JP H0543473Y2 JP 1987040127 U JP1987040127 U JP 1987040127U JP 4012787 U JP4012787 U JP 4012787U JP H0543473 Y2 JPH0543473 Y2 JP H0543473Y2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- emitter
- base
- region
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は半導体装置に関し、特にラテラル型ト
ランジスタに関する。
ランジスタに関する。
第３図は従来のラテラルPNPトランジスタ半
導体装置におけるベース，エミツタ，コレクタ各
拡散層の配置構造の一例を示す平面図で、ｎ型エ
ピタキシヤル層１の表面にはｐ型不純物の拡散に
よつて丸形エミツタ領域５が形成され、また、ｎ
型エピタキシヤル層１のｎ型領域をはさんで、こ
の丸形エミツタ領域５を同心円状に丸形に囲むよ
うにコレクタ領域４が配置されている。この配置
構造ではラテラルPNPトランジスタのベース領
域はｎ形エピタキシヤル層１のｎ型領域になるわ
けであるが、このままでは不純物濃度が低いので
コンタクトの接触性をよくするために高濃度のｎ
型不純物が拡散された領域３が設けられる。従つ
て、以下の説明ではこのｎ型不純物拡散領域３を
ベースと呼ぶこととする。
導体装置におけるベース，エミツタ，コレクタ各
拡散層の配置構造の一例を示す平面図で、ｎ型エ
ピタキシヤル層１の表面にはｐ型不純物の拡散に
よつて丸形エミツタ領域５が形成され、また、ｎ
型エピタキシヤル層１のｎ型領域をはさんで、こ
の丸形エミツタ領域５を同心円状に丸形に囲むよ
うにコレクタ領域４が配置されている。この配置
構造ではラテラルPNPトランジスタのベース領
域はｎ形エピタキシヤル層１のｎ型領域になるわ
けであるが、このままでは不純物濃度が低いので
コンタクトの接触性をよくするために高濃度のｎ
型不純物が拡散された領域３が設けられる。従つ
て、以下の説明ではこのｎ型不純物拡散領域３を
ベースと呼ぶこととする。
このように従来のラテラルPNPトランジスタ
はベース領域となるｎ型エピタキシヤル層１の不
純物濃度が低いことおよびコレクタ接合に対向す
るエミツタ接合面が小さくてコレクタ電流に寄与
しない損失成分が多いことなどの理由から、目標
とする最大コレクタ電流を得るためには丸形エミ
ツタ５を複数個配置することが必要で、更にはそ
れら丸形エミツタ５のおのおのをｎ型エピタキシ
ヤル層１のｎ型領域をはさんで丸形に取囲む多数
のコレクタ領域４が必要となる。
はベース領域となるｎ型エピタキシヤル層１の不
純物濃度が低いことおよびコレクタ接合に対向す
るエミツタ接合面が小さくてコレクタ電流に寄与
しない損失成分が多いことなどの理由から、目標
とする最大コレクタ電流を得るためには丸形エミ
ツタ５を複数個配置することが必要で、更にはそ
れら丸形エミツタ５のおのおのをｎ型エピタキシ
ヤル層１のｎ型領域をはさんで丸形に取囲む多数
のコレクタ領域４が必要となる。
以上の説明から明らかなように、上述した従来
のラテラルPNPトランジスタは、目標とする最
大コレクタ電流を得るのに必要な個数の丸形エミ
ツタ領域を並べ、それらエミツタ領域おのおのの
周囲をｎ型エピタキシヤル層をはさんで丸形にコ
レクタ領域で囲む配置構造がとられているので、
拡散領域の占有面積が大きいという欠点がある。
のラテラルPNPトランジスタは、目標とする最
大コレクタ電流を得るのに必要な個数の丸形エミ
ツタ領域を並べ、それらエミツタ領域おのおのの
周囲をｎ型エピタキシヤル層をはさんで丸形にコ
レクタ領域で囲む配置構造がとられているので、
拡散領域の占有面積が大きいという欠点がある。
本考案の目的は、上記基板占有面積を大幅に縮
小し得る拡散層配置構造を備えたラテラル・トラ
ンジスタの半導体装置を提供することである。
小し得る拡散層配置構造を備えたラテラル・トラ
ンジスタの半導体装置を提供することである。
本考案の半導体装置は、エミツタ、コレクタお
よびベースがそれぞれ方形の拡散層から成り、前
記コレクタの拡散層はエミツタ拡散層を取囲むよ
うに４つの辺にそれぞれ隣接して配置されると共
に前記基板外周の素子分離領域の辺に対して45°
の角度をもつように配置されるラテラル型トラン
ジスタを備えることを含む。
よびベースがそれぞれ方形の拡散層から成り、前
記コレクタの拡散層はエミツタ拡散層を取囲むよ
うに４つの辺にそれぞれ隣接して配置されると共
に前記基板外周の素子分離領域の辺に対して45°
の角度をもつように配置されるラテラル型トラン
ジスタを備えることを含む。
次に、本考案について図面を参照して説明す
る。
る。
第１図は、本考案の一実施例を示すラテラル
PNPトランジスタの拡散層配置構造の平面図で
ある。本実施例によればラテラルPNPトランジ
スタは、拡散領域がそれぞれ正方形のエミツタ
５、コレクタ４及びベース３を有しており、その
正方形のエミツタ５の４辺を全て囲む様に同じく
正方形のコレクタ４が配置され、また、正方形の
ベース３は、前記エミツタ５及びコレクタ４のま
わりに配置され、これらエミツタ５、コレクタ４
及びベース３の辺はｐ型領域からなる外周の素子
分離領域２に対して直線Ａ−A′が示すように45
℃の角度をもつて配置される。ここで、個数40個
の直径15μｍの丸形エミツタを有する従来例のラ
テラルPNPトランジスタと一辺が15μｍの同数の
正方形エミツタを有する上記実施例によるラテラ
ルPNPトランジスタとを共に、ベース幅（エミ
ツタ接合面とコレクタ接合面との距離）を同じに
してコレクタ電流（IC）に対する直流電流増幅率
（hFE）を実験により比較すると、全く同等である
ことが確められた。
PNPトランジスタの拡散層配置構造の平面図で
ある。本実施例によればラテラルPNPトランジ
スタは、拡散領域がそれぞれ正方形のエミツタ
５、コレクタ４及びベース３を有しており、その
正方形のエミツタ５の４辺を全て囲む様に同じく
正方形のコレクタ４が配置され、また、正方形の
ベース３は、前記エミツタ５及びコレクタ４のま
わりに配置され、これらエミツタ５、コレクタ４
及びベース３の辺はｐ型領域からなる外周の素子
分離領域２に対して直線Ａ−A′が示すように45
℃の角度をもつて配置される。ここで、個数40個
の直径15μｍの丸形エミツタを有する従来例のラ
テラルPNPトランジスタと一辺が15μｍの同数の
正方形エミツタを有する上記実施例によるラテラ
ルPNPトランジスタとを共に、ベース幅（エミ
ツタ接合面とコレクタ接合面との距離）を同じに
してコレクタ電流（IC）に対する直流電流増幅率
（hFE）を実験により比較すると、全く同等である
ことが確められた。
第２図は上記本考案実施例の電気的特性の一例
を示す従来例との比較データ図である。この図か
ら明らかな様に、従来例と本考案の上記実施例と
では、コレクタ電流（IC）に対する直流電流増幅
率（hFE）は全く同一の曲線上に乗つており殆ん
ど差がないことが確められた。他方、拡散領域の
基板占有面積を比較すると、従来のラテラル
PNPトランジスタの占有面積を１とした場合、
本考案の上記実施例のラテラルPNPトランジス
タの占有面積は約0.7となり、30％縮小されてい
る。
を示す従来例との比較データ図である。この図か
ら明らかな様に、従来例と本考案の上記実施例と
では、コレクタ電流（IC）に対する直流電流増幅
率（hFE）は全く同一の曲線上に乗つており殆ん
ど差がないことが確められた。他方、拡散領域の
基板占有面積を比較すると、従来のラテラル
PNPトランジスタの占有面積を１とした場合、
本考案の上記実施例のラテラルPNPトランジス
タの占有面積は約0.7となり、30％縮小されてい
る。
以上詳細に説明したように本考案によれば、ラ
テラル・トランジスタにおけるエミツタ、コレク
タおよびベースの各領域が何れも正方形に形成さ
れ、且つエミツタ、コレクタおよびベースの辺が
外周の素子分離領域の辺に対して45°の角度をも
つて配置されているので拡散層パターンの基板面
における占有面積を大幅に縮小できる顕著なる効
果を有する。
テラル・トランジスタにおけるエミツタ、コレク
タおよびベースの各領域が何れも正方形に形成さ
れ、且つエミツタ、コレクタおよびベースの辺が
外周の素子分離領域の辺に対して45°の角度をも
つて配置されているので拡散層パターンの基板面
における占有面積を大幅に縮小できる顕著なる効
果を有する。
第１図は、本考案の一実施例を示すラテラル
PNPトランジスタの拡散層配置構造の平面図、
第２図は上記本考案実施例の電気的特性の一例を
示す従来例との比較データ図、第３図は従来のラ
テラルPNPトランジスタ半導体装置におけるベ
ース，エミツタ，コレクタ各拡散層の配置構造の
一例を示す平面図である。 １……ｎ型エピタキシヤル層、２……ｐ型不純
物素子分離領域、３……ｎ型不純物拡散領域（ベ
ース）、４……ｐ型不純物拡散領域（コレクタ領
域）、５……ｐ型不純物拡散領域（エミツタ領
域）。
PNPトランジスタの拡散層配置構造の平面図、
第２図は上記本考案実施例の電気的特性の一例を
示す従来例との比較データ図、第３図は従来のラ
テラルPNPトランジスタ半導体装置におけるベ
ース，エミツタ，コレクタ各拡散層の配置構造の
一例を示す平面図である。 １……ｎ型エピタキシヤル層、２……ｐ型不純
物素子分離領域、３……ｎ型不純物拡散領域（ベ
ース）、４……ｐ型不純物拡散領域（コレクタ領
域）、５……ｐ型不純物拡散領域（エミツタ領
域）。
Claims (1)
- エミツタ、コレクタおよびベースがそれぞれ方
形の拡散層から成り、前記コレクタの拡散層はエ
ミツタ拡散層を取囲むように４つの辺にそれぞれ
隣接して配置されると共に前記エミツタ、コレク
タおよびベースの辺を結ぶ直線が基板外周の素子
分離領域の辺に対して45°の角度をもつように配
置されるラテラル型トランジスタを備えることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987040127U JPH0543473Y2 (ja) | 1987-03-18 | 1987-03-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987040127U JPH0543473Y2 (ja) | 1987-03-18 | 1987-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63147842U JPS63147842U (ja) | 1988-09-29 |
| JPH0543473Y2 true JPH0543473Y2 (ja) | 1993-11-02 |
Family
ID=30853934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987040127U Expired - Lifetime JPH0543473Y2 (ja) | 1987-03-18 | 1987-03-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0543473Y2 (ja) |
-
1987
- 1987-03-18 JP JP1987040127U patent/JPH0543473Y2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLORE BULLETIN=1982 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63147842U (ja) | 1988-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1069755A (en) | Improvements in or relating to semiconductor devices | |
| JPH0543473Y2 (ja) | ||
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| JP3099917B2 (ja) | 電界効果トランジスタ | |
| JP2903452B2 (ja) | 電界効果トランジスタ | |
| US4249192A (en) | Monolithic integrated semiconductor diode arrangement | |
| US8319315B2 (en) | Bipolar junction transistor devices | |
| JPS6236304Y2 (ja) | ||
| JPH06224214A (ja) | 縦型バイポーラトランジスタおよび横型バイポーラトランジスタ | |
| JPH0525233Y2 (ja) | ||
| JPS59178770A (ja) | 高耐圧半導体装置 | |
| JP2558472B2 (ja) | 半導体集積回路 | |
| JP2501317B2 (ja) | 半導体装置の製造方法 | |
| JPS61152068A (ja) | 半導体装置 | |
| JPH11186282A (ja) | 半導体装置 | |
| KR100537109B1 (ko) | 트랜지스터 | |
| JPH03284850A (ja) | 半導体装置 | |
| JPH0525250Y2 (ja) | ||
| JPH01187868A (ja) | 半導体装置 | |
| JPH0536700A (ja) | 半導体集積回路 | |
| JPS63107162A (ja) | 縦型ｐｎｐトランジスタ | |
| JPH04262569A (ja) | 半導体装置 | |
| JPH0671087B2 (ja) | 縦型電界効果トランジスタ | |
| JPH0575172B2 (ja) | ||
| JPH0222545B2 (ja) |