JPH0541711A - Ａｔｍ多重伝送装置の試験方式 - Google Patents
Ａｔｍ多重伝送装置の試験方式Info
- Publication number
- JPH0541711A JPH0541711A JP3194615A JP19461591A JPH0541711A JP H0541711 A JPH0541711 A JP H0541711A JP 3194615 A JP3194615 A JP 3194615A JP 19461591 A JP19461591 A JP 19461591A JP H0541711 A JPH0541711 A JP H0541711A
- Authority
- JP
- Japan
- Prior art keywords
- atm
- cell
- processing unit
- line
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/153—ATM switching fabrics having parallel switch planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5628—Testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】本発明は端末との手続きを終端してセルの組
立，分解を行うセル処理部とセル処理部と接続してＡＴ
Ｍセルを回線に分配・多重するＡＴＭクロスコネクト部
を備えるＡＴＭ多重伝送装置の試験方式に関し，有意情
報だけをセル化するセル処理機構の伝送路試験をパター
ン発生器を用いて実現すること及びクロスコネクト機構
の疎通機能や誤り率等の試験を可能にすることを目的と
する。 【構成】ＡＴＭクロスコネクト処理部の回線対応部に固
定セル生成部を設け，該固定セル生成部にＶＰＩ・ＶＣ
Ｉの値が指定入力により設定できる可変設定手段を設け
る。回線対応部からの出側回線の出力を入側回線に折り
返し入力し，ＡＴＭクロスコネクト処理部において前記
設定したＶＰＩ・ＶＣＩによるルーティングが行われる
ことを自己診断するよう構成する。
立，分解を行うセル処理部とセル処理部と接続してＡＴ
Ｍセルを回線に分配・多重するＡＴＭクロスコネクト部
を備えるＡＴＭ多重伝送装置の試験方式に関し，有意情
報だけをセル化するセル処理機構の伝送路試験をパター
ン発生器を用いて実現すること及びクロスコネクト機構
の疎通機能や誤り率等の試験を可能にすることを目的と
する。 【構成】ＡＴＭクロスコネクト処理部の回線対応部に固
定セル生成部を設け，該固定セル生成部にＶＰＩ・ＶＣ
Ｉの値が指定入力により設定できる可変設定手段を設け
る。回線対応部からの出側回線の出力を入側回線に折り
返し入力し，ＡＴＭクロスコネクト処理部において前記
設定したＶＰＩ・ＶＣＩによるルーティングが行われる
ことを自己診断するよう構成する。
Description
【０００１】
【産業上の利用分野】本発明はＡＴＭ多重伝送装置の試
験方式に関する。近年，Ｂ−ＩＳＤＮ（広帯域総合サー
ビスディジタル通信網:Broad bandIntegrated Services
Digital Network)に適合する通信方式としてＡＴＭ（A
synchronous Transfer Mode) 方式が有望視されてい
る。このＡＴＭの通信網では, セルと呼ばれる固定長
（５３オクテット）の単位で伝送され，伝送されるメデ
ィアは複数であり，音声（ディジタル化信号）のような
低速度のもからデータや画像のような高速度のものまで
を，同一のネットワークで伝送する。
験方式に関する。近年，Ｂ−ＩＳＤＮ（広帯域総合サー
ビスディジタル通信網:Broad bandIntegrated Services
Digital Network)に適合する通信方式としてＡＴＭ（A
synchronous Transfer Mode) 方式が有望視されてい
る。このＡＴＭの通信網では, セルと呼ばれる固定長
（５３オクテット）の単位で伝送され，伝送されるメデ
ィアは複数であり，音声（ディジタル化信号）のような
低速度のもからデータや画像のような高速度のものまで
を，同一のネットワークで伝送する。
【０００２】ＡＴＭ多重伝送装置は，ＡＴＭ網において
多数の端末から発生するディジタル信号を受け取ってセ
ル化して多重化を行うと共にクロスコネクト部により目
的とする回線に分配する機能を備える。このＡＴＭ多重
装置には，各種のメディア（音声，画像，データ）や，
プロトコルに対応したセル化の処理部が設けられ，セル
を多重化した信号はクロスコネクト部により相手先への
回線へ分配する処理が行われる。このような多重化伝送
装置の動作を試験する必要がある。
多数の端末から発生するディジタル信号を受け取ってセ
ル化して多重化を行うと共にクロスコネクト部により目
的とする回線に分配する機能を備える。このＡＴＭ多重
装置には，各種のメディア（音声，画像，データ）や，
プロトコルに対応したセル化の処理部が設けられ，セル
を多重化した信号はクロスコネクト部により相手先への
回線へ分配する処理が行われる。このような多重化伝送
装置の動作を試験する必要がある。
【０００３】
【従来の技術】図７は従来のＳＴＭ多重伝送装置の構成
と試験の説明図，図８はＡＴＭ多重伝送装置の構成図，
図９はＣＣＩＴＴで規定したＡＴＭセルフォーマットで
ある。
と試験の説明図，図８はＡＴＭ多重伝送装置の構成図，
図９はＣＣＩＴＴで規定したＡＴＭセルフォーマットで
ある。
【０００４】図７の従来のＳＴＭ（Synchronous Transf
er Mode)多重伝送装置は，複数の入力回線７０ａ〜７０
ｎに入力するディジタル信号が，多重部７１Ａにおい
て，時間圧縮（高速化）されて多重化される。この時，
各入力回線７０ａ〜７０ｎの信号は，予め固定したタイ
ムスロットに割り振られて多重される。多重化された信
号は回線７２を介して分配部（ＤＭＵＸ）７３に供給さ
れ，予め決められた各タイムスロットの行き先に対応し
た回線に分配され，圧縮された信号は元の時間長に復元
される。上記の上りの回線に対して，下りの回線の構成
が設けられ，多重部（ＭＵＸ）７１Ｂに入力する複数回
線の信号は多重化されて，多重回線７２Ｂを介して分配
部７３Ｂに入力して，下りの各回線７０Ａ〜７０Ｎに分
配される。
er Mode)多重伝送装置は，複数の入力回線７０ａ〜７０
ｎに入力するディジタル信号が，多重部７１Ａにおい
て，時間圧縮（高速化）されて多重化される。この時，
各入力回線７０ａ〜７０ｎの信号は，予め固定したタイ
ムスロットに割り振られて多重される。多重化された信
号は回線７２を介して分配部（ＤＭＵＸ）７３に供給さ
れ，予め決められた各タイムスロットの行き先に対応し
た回線に分配され，圧縮された信号は元の時間長に復元
される。上記の上りの回線に対して，下りの回線の構成
が設けられ，多重部（ＭＵＸ）７１Ｂに入力する複数回
線の信号は多重化されて，多重回線７２Ｂを介して分配
部７３Ｂに入力して，下りの各回線７０Ａ〜７０Ｎに分
配される。
【０００５】ここで，各上り回線７０ａ〜７０ｎと下り
回線７０Ａ〜７０Ｎは対の関係を持ち，例えば，７０ａ
と７０Ａは同じディジタル装置の送信回線，受信回線に
相当する。
回線７０Ａ〜７０Ｎは対の関係を持ち，例えば，７０ａ
と７０Ａは同じディジタル装置の送信回線，受信回線に
相当する。
【０００６】上記のようなＳＴＭ多重伝送装置で各回線
（タイムスロットまたはチャネル）の疎通試験を行う場
合，図７に示すように，ＰＮ（Pseudo Noise) パターン
またはＭ（Most length)系列パターンを発生するパター
ン発生器７４を試験対象となる入回線に接続してパター
ンを入力し，該入回線の信号が出力されることになって
いる分配部７３Ａの出回線にパターン測定器７５を接続
して，予め決められたパターンが検出できるか測定する
（誤り率等も検出可能）。また，分配部７３Ａの出回線
を下り側の回線に折り返し接続して，下り側の分配部７
１Ｂの対応する回線にパターン測定器７５を接続してチ
ェックすることにより試験を行うことで上り，下りの両
方の疎通試験ができる。
（タイムスロットまたはチャネル）の疎通試験を行う場
合，図７に示すように，ＰＮ（Pseudo Noise) パターン
またはＭ（Most length)系列パターンを発生するパター
ン発生器７４を試験対象となる入回線に接続してパター
ンを入力し，該入回線の信号が出力されることになって
いる分配部７３Ａの出回線にパターン測定器７５を接続
して，予め決められたパターンが検出できるか測定する
（誤り率等も検出可能）。また，分配部７３Ａの出回線
を下り側の回線に折り返し接続して，下り側の分配部７
１Ｂの対応する回線にパターン測定器７５を接続してチ
ェックすることにより試験を行うことで上り，下りの両
方の疎通試験ができる。
【０００７】上記のようなＳＴＭ多重伝送装置に対応す
る従来のＡＴＭ多重伝送装置を図８に示す。ここで，Ｃ
ＣＩＴＴで規定したＡＴＭセルのフォーマットを図９に
より説明すると，Ａ．はユ−ザネットワークインタフェ
ース（ＵＮＩで表示）のＡＴＭセルフォーマットであ
り，Ｂ．はネットワークノードインタフェース（ＮＮＩ
で表示）のＡＴＭセルフォーマットである。両者は，第
１オクテット（８ビット，ＯＣＴで表示）の先頭の４ビ
ット（７〜４のビット位置）が，ＵＮＩの場合ＧＦＣ
（フロー制御）であるのに対し，ＮＮＩはＶＰＩ（論理
パス番号）の一部である点で相違するだけで，他の部分
は一致している。
る従来のＡＴＭ多重伝送装置を図８に示す。ここで，Ｃ
ＣＩＴＴで規定したＡＴＭセルのフォーマットを図９に
より説明すると，Ａ．はユ−ザネットワークインタフェ
ース（ＵＮＩで表示）のＡＴＭセルフォーマットであ
り，Ｂ．はネットワークノードインタフェース（ＮＮＩ
で表示）のＡＴＭセルフォーマットである。両者は，第
１オクテット（８ビット，ＯＣＴで表示）の先頭の４ビ
ット（７〜４のビット位置）が，ＵＮＩの場合ＧＦＣ
（フロー制御）であるのに対し，ＮＮＩはＶＰＩ（論理
パス番号）の一部である点で相違するだけで，他の部分
は一致している。
【０００８】すなわち，両者の第１オクテットの後半の
４ビット（３〜０のビット位置）と第２オクテットの先
頭の４ビットはＶＰＩで，その後にＶＣＩが第４オクテ
ットの前半の４ビットまで設けられ，ペイロードタイプ
（ＰＴ），リザーブビット（ＲＳ），セルロスプライオ
リティ（ＣＬＰ）が続き，第５オクテットはヘッダチェ
ック用の情報（ＨＥＣ：Headder Error Control ）が設
けられ，第１〜第５オクテットでＡＴＭヘッダを構成す
る。その後の第６オクテットから第５３オクテットまで
の４８オクテットがペイロードである。
４ビット（３〜０のビット位置）と第２オクテットの先
頭の４ビットはＶＰＩで，その後にＶＣＩが第４オクテ
ットの前半の４ビットまで設けられ，ペイロードタイプ
（ＰＴ），リザーブビット（ＲＳ），セルロスプライオ
リティ（ＣＬＰ）が続き，第５オクテットはヘッダチェ
ック用の情報（ＨＥＣ：Headder Error Control ）が設
けられ，第１〜第５オクテットでＡＴＭヘッダを構成す
る。その後の第６オクテットから第５３オクテットまで
の４８オクテットがペイロードである。
【０００９】図８において，８０は端末との手順を終端
してアダプテーションレイヤのセル組立（セル単位に構
成）と分解（セルを元の信号に復元）の機能を持つアダ
プテーション（ＡＤＰ）レイヤ処理部８１と，アダプテ
ーションレイヤ処理部８１からのセルにヘッダを付加し
たり，クロスコネクト処理部からセルを受け取ってヘッ
ダを除去する機能を備えるＡＴＭレイヤ処理部８２とを
含むＡＡＬ（Adaptation ATM Layer) 処理部，８３はＡ
ＡＬ処理部と次のＡＴＭクロスコネクト処理部の間を結
ぶハイウェイ（実際は上り，下りの２本設けられてい
る），８４はＡＴＭクロスコネクト（ＡＴＭ−ＸＣで表
示）処理部である。
してアダプテーションレイヤのセル組立（セル単位に構
成）と分解（セルを元の信号に復元）の機能を持つアダ
プテーション（ＡＤＰ）レイヤ処理部８１と，アダプテ
ーションレイヤ処理部８１からのセルにヘッダを付加し
たり，クロスコネクト処理部からセルを受け取ってヘッ
ダを除去する機能を備えるＡＴＭレイヤ処理部８２とを
含むＡＡＬ（Adaptation ATM Layer) 処理部，８３はＡ
ＡＬ処理部と次のＡＴＭクロスコネクト処理部の間を結
ぶハイウェイ（実際は上り，下りの２本設けられてい
る），８４はＡＴＭクロスコネクト（ＡＴＭ−ＸＣで表
示）処理部である。
【００１０】ＡＡＬ処理部８０には複数の端末に接続す
る回線が収容され，各回線からの上り方向（端末からＡ
ＴＭ多重伝送装置へ向かう方向）のディジタル信号は，
ＡＡＬ処理部８０のアダプテーションレイヤ処理部８１
でディジタルデータを一定長（例えば４５バイト）単位
で分離して情報フィールドとし，これにアダプテーショ
ンヘッダ（例えば３バイト）を付加して４８バイトのセ
ル（ペイロード部）を組み立てる。
る回線が収容され，各回線からの上り方向（端末からＡ
ＴＭ多重伝送装置へ向かう方向）のディジタル信号は，
ＡＡＬ処理部８０のアダプテーションレイヤ処理部８１
でディジタルデータを一定長（例えば４５バイト）単位
で分離して情報フィールドとし，これにアダプテーショ
ンヘッダ（例えば３バイト）を付加して４８バイトのセ
ル（ペイロード部）を組み立てる。
【００１１】このアダプテーションレイヤ処理部８１か
ら出力されたセルに対し，次のＡＴＭレイヤ処理部８２
において，ヘッダ（５バイト）が付加されてＡＴＭセル
（合計５３バイト）が作成されて，ハイウェイ８３に多
重化して出力される。ＡＴＭクロスコネクト処理部８４
は，各ＡＡＬ処理部８０と接続するハイウェイ上の多重
化したセルをＶＰＩ／ＶＣＩに対応した宛先へ向かう回
線へ分配し，各回線上で複数のセルが多重化（時間圧
縮）される。
ら出力されたセルに対し，次のＡＴＭレイヤ処理部８２
において，ヘッダ（５バイト）が付加されてＡＴＭセル
（合計５３バイト）が作成されて，ハイウェイ８３に多
重化して出力される。ＡＴＭクロスコネクト処理部８４
は，各ＡＡＬ処理部８０と接続するハイウェイ上の多重
化したセルをＶＰＩ／ＶＣＩに対応した宛先へ向かう回
線へ分配し，各回線上で複数のセルが多重化（時間圧
縮）される。
【００１２】この各回線には回線対応部８５が設けら
れ，回線を介して他のＡＴＭ多重伝送装置（図示せず）
の回線対応部に接続されている。この回線対応部８５は
回線に送出するセルが連続して到来しない時に，回線に
接続する相手側で同期外れを起こさないように空きセル
を発生し，そのための空きセル発生部（図示せず）が設
けられている。空きセルはヘッダがＶＰＩ＝０・・０，
ＶＣＩ＝０・・０に固定した構成で，ペイロードは無視
される。
れ，回線を介して他のＡＴＭ多重伝送装置（図示せず）
の回線対応部に接続されている。この回線対応部８５は
回線に送出するセルが連続して到来しない時に，回線に
接続する相手側で同期外れを起こさないように空きセル
を発生し，そのための空きセル発生部（図示せず）が設
けられている。空きセルはヘッダがＶＰＩ＝０・・０，
ＶＣＩ＝０・・０に固定した構成で，ペイロードは無視
される。
【００１３】ＡＴＭクロスコネクト処理部８４は下り方
向の信号の処理も行い，回線から入力するＡＴＭセルを
下りのハイウェイ８３に出力し，同じく下りの信号を処
理するＡＡＬ処理部８０に入力し，ＡＴＭレイヤ処理部
８２で，ヘッダを識別すると共にこれをセルから除去
し，次のアダプテーションレイヤ処理部８１において，
セルを分解して元のディジタル信号に復元する。
向の信号の処理も行い，回線から入力するＡＴＭセルを
下りのハイウェイ８３に出力し，同じく下りの信号を処
理するＡＡＬ処理部８０に入力し，ＡＴＭレイヤ処理部
８２で，ヘッダを識別すると共にこれをセルから除去
し，次のアダプテーションレイヤ処理部８１において，
セルを分解して元のディジタル信号に復元する。
【００１４】このＡＡＬ処理部８０は収容する端末の
数，プロトコルの種類に応じて複数個設けられる。それ
ぞれ同じプロトコル（通信手順）をもつ複数の回線が収
容されて多重処理を行う。従って，ＡＡＬ処理部８０
は，例えば，図８に示すように音声信号の回線が＃１，
データ信号のベーシック（ＢＳＣ）手順用の回線が＃
２，データ信号のＨＤＬＣ（High-level Data Link Con
trol) 手順用の回線が＃３，画像信号用の回線が＃４・
・・というように個別に設けられている。
数，プロトコルの種類に応じて複数個設けられる。それ
ぞれ同じプロトコル（通信手順）をもつ複数の回線が収
容されて多重処理を行う。従って，ＡＡＬ処理部８０
は，例えば，図８に示すように音声信号の回線が＃１，
データ信号のベーシック（ＢＳＣ）手順用の回線が＃
２，データ信号のＨＤＬＣ（High-level Data Link Con
trol) 手順用の回線が＃３，画像信号用の回線が＃４・
・・というように個別に設けられている。
【００１５】
【発明が解決しようとする課題】上記したＡＴＭ多重伝
送装置の疎通機能や誤り率等を試験する場合，まず，プ
ロトコルが終端され，次に図９に示す構成のＡＴＭセル
でデータが伝送されるため，従来と同様にパターン発生
器を用いた試験を行うことが困難な場合があった。
送装置の疎通機能や誤り率等を試験する場合，まず，プ
ロトコルが終端され，次に図９に示す構成のＡＴＭセル
でデータが伝送されるため，従来と同様にパターン発生
器を用いた試験を行うことが困難な場合があった。
【００１６】すなわち，一般にＡＴＭ多重伝送装置のデ
ータ端末用の伝送路（論理チャネル）では有意情報のみ
が伝送される。具体的には，例えば上記ＨＤＬＣ手順の
回線により説明すると，ＨＤＬＣでは，「01111110」で
構成するフラグ（Ｆ）が前後に配置され，その間にＡ
（アドレス），Ｃ（コントロール），データ，ＦＣＳ
（フレームチェックシーケンス）が配置されたフレーム
によりデータが伝送され，データが無い時はタイムフイ
ルのためフラグ（Ｆ）のパターンが連続して送出され
る。これに対し，従来のＨＤＬＣ手順用の端末の回線用
のＡＡＬ処理部では，フラグによりデータを検出して有
意な情報（フレーム）だけセル化して伝送し，タイムフ
イル（連続するフラグ）のような情報として意味のない
無為情報部分は抑圧して伝送しないようにする機構を備
えている。
ータ端末用の伝送路（論理チャネル）では有意情報のみ
が伝送される。具体的には，例えば上記ＨＤＬＣ手順の
回線により説明すると，ＨＤＬＣでは，「01111110」で
構成するフラグ（Ｆ）が前後に配置され，その間にＡ
（アドレス），Ｃ（コントロール），データ，ＦＣＳ
（フレームチェックシーケンス）が配置されたフレーム
によりデータが伝送され，データが無い時はタイムフイ
ルのためフラグ（Ｆ）のパターンが連続して送出され
る。これに対し，従来のＨＤＬＣ手順用の端末の回線用
のＡＡＬ処理部では，フラグによりデータを検出して有
意な情報（フレーム）だけセル化して伝送し，タイムフ
イル（連続するフラグ）のような情報として意味のない
無為情報部分は抑圧して伝送しないようにする機構を備
えている。
【００１７】従って，従来のＳＴＭ多重伝送装置（図７
参照）のように，パターン発生器を入力側に接続するだ
けでは，ＡＴＭ多重伝送装置のＡＡＬ処理部，ＡＴＭク
ロスコネクト処理部を含む伝送路の疎通や誤り率等の試
験を行うことができない。
参照）のように，パターン発生器を入力側に接続するだ
けでは，ＡＴＭ多重伝送装置のＡＡＬ処理部，ＡＴＭク
ロスコネクト処理部を含む伝送路の疎通や誤り率等の試
験を行うことができない。
【００１８】本発明は有意情報だけをセル化する機能を
備えたセル処理機構の伝送路試験をパターン発生器を用
いて実現すること及びクロスコネクト機構の疎通機能や
誤り率等の試験を可能にするＡＴＭ多重伝送装置の試験
方式を提供することを目的とする。
備えたセル処理機構の伝送路試験をパターン発生器を用
いて実現すること及びクロスコネクト機構の疎通機能や
誤り率等の試験を可能にするＡＴＭ多重伝送装置の試験
方式を提供することを目的とする。
【００１９】
【課題を解決するための手段】図１は本発明の第１の原
理構成図図，図２は本発明の第２の原理図である。図１
において，１はクロスコネクト処理部であり，２ａ，２
ｂは回線対応部，３は可変のＶＰＩ・ＶＣＩ等のＡＴＭ
ヘッダが設定される固定セル生成部，４はバッファ，５
は切替部である。
理構成図図，図２は本発明の第２の原理図である。図１
において，１はクロスコネクト処理部であり，２ａ，２
ｂは回線対応部，３は可変のＶＰＩ・ＶＣＩ等のＡＴＭ
ヘッダが設定される固定セル生成部，４はバッファ，５
は切替部である。
【００２０】また，図２において，１０はＨＤＬＣのよ
うな無為情報を含む手順の端末を終端するセル処理部，
１１はアダプテーションレイヤ処理部，１２はアダプテ
ーションレイヤのセルを組立るセル組立部，１３は有意
情報検出処理部，１４はイネーブル情報発生手段であ
る。
うな無為情報を含む手順の端末を終端するセル処理部，
１１はアダプテーションレイヤ処理部，１２はアダプテ
ーションレイヤのセルを組立るセル組立部，１３は有意
情報検出処理部，１４はイネーブル情報発生手段であ
る。
【００２１】本発明の第１の原理はクロスコネクト処理
部の回線対応部に設けられた空きセル生成を行う構成と
して，指定に応じて可変のＶＰＩ・ＶＣＩ等のＡＴＭヘ
ッダが設定可能な固定セル生成機構を設け，その回線対
応部の出力回線を逆方向の入力回線に折り返したり，他
のＡＴＭ多重伝送装置に供給して，クロスコネクト処理
部において指定された通りにルーティングされるかを診
断する。また，第２の原理は無為情報を含む手順の端末
を終端するセル処理部に設けられた有意情報検出処理機
能を試験指示により無効化して，そのセル処理部の入回
線側からパターン発生器（目的の手順を有しない端末と
してみえるパターン発生器）を接続してパターン信号を
供給して試験を行う。
部の回線対応部に設けられた空きセル生成を行う構成と
して，指定に応じて可変のＶＰＩ・ＶＣＩ等のＡＴＭヘ
ッダが設定可能な固定セル生成機構を設け，その回線対
応部の出力回線を逆方向の入力回線に折り返したり，他
のＡＴＭ多重伝送装置に供給して，クロスコネクト処理
部において指定された通りにルーティングされるかを診
断する。また，第２の原理は無為情報を含む手順の端末
を終端するセル処理部に設けられた有意情報検出処理機
能を試験指示により無効化して，そのセル処理部の入回
線側からパターン発生器（目的の手順を有しない端末と
してみえるパターン発生器）を接続してパターン信号を
供給して試験を行う。
【００２２】
【作用】図１において，クロスコネクト処理部１の回線
対応部２ａから試験用のセルを発生して試験を行う場
合，固定セル生成部３に試験指示と，試験を行いたい伝
送路を表すＶＰＩ／ＶＣＩ等の値を入力すると固定セル
生成部３にその値を持つセルが設定される（空きセルと
は異なる内容）。バッファ４にはクロスコネクト部（図
示されない）で分配，多重が行われたＡＴＭセルが入力
し，順次読み出されて出回線へ送出される。
対応部２ａから試験用のセルを発生して試験を行う場
合，固定セル生成部３に試験指示と，試験を行いたい伝
送路を表すＶＰＩ／ＶＣＩ等の値を入力すると固定セル
生成部３にその値を持つセルが設定される（空きセルと
は異なる内容）。バッファ４にはクロスコネクト部（図
示されない）で分配，多重が行われたＡＴＭセルが入力
し，順次読み出されて出回線へ送出される。
【００２３】バッファ４が空きになると切替部５がこれ
を検出してスイッチＳＷ１を切替え，固定セル生成部３
に設定されたセルが出回線へ出力される。この設定され
たセルは，スイッチＳＷ２を予め閉じておけば，入回線
側に折り返されて回線対応部２ｂから入力する。このセ
ルは，回線対応部２ｂからクロスコネクト部へ入力し，
上記設定されたＶＰＩ／ＶＣＩにより切替えられる。こ
のようにして，固定セル生成部３から出力されたセルが
指定されたルートで伝送されるか，及びその内容の誤り
を検出することにより試験が行われる。
を検出してスイッチＳＷ１を切替え，固定セル生成部３
に設定されたセルが出回線へ出力される。この設定され
たセルは，スイッチＳＷ２を予め閉じておけば，入回線
側に折り返されて回線対応部２ｂから入力する。このセ
ルは，回線対応部２ｂからクロスコネクト部へ入力し，
上記設定されたＶＰＩ／ＶＣＩにより切替えられる。こ
のようにして，固定セル生成部３から出力されたセルが
指定されたルートで伝送されるか，及びその内容の誤り
を検出することにより試験が行われる。
【００２４】固定セル生成部３から出力されたセルを出
回線を介して相手のＡＴＭ多重伝送装置に入力すれば，
相手装置における伝送路の試験を行う事ができる。次に
図２において，セル処理部１０が無為情報を含む手順の
端末を終端するため，アダプテーションレイヤ処理部１
１の有意情報検出処理部１３は，入力データを識別して
有意情報であることを検出すると，セル組立部１２の動
作を開始させるイネーブル信号をイネーブル情報発生手
段１４を備えている。
回線を介して相手のＡＴＭ多重伝送装置に入力すれば，
相手装置における伝送路の試験を行う事ができる。次に
図２において，セル処理部１０が無為情報を含む手順の
端末を終端するため，アダプテーションレイヤ処理部１
１の有意情報検出処理部１３は，入力データを識別して
有意情報であることを検出すると，セル組立部１２の動
作を開始させるイネーブル信号をイネーブル情報発生手
段１４を備えている。
【００２５】従って，通常の動作ではセル組立部１２
は，入力データに対してイネーブル信号が発生した時間
だけセル組立を行う。これに対し試験指示信号が供給さ
れると，イネーブル情報発生手段１４はイネーブル信号
を発生するよう駆動される。この時，入力するデータと
して従来のＳＴＭ多重伝送装置の試験で使用されたパタ
ーン発生器の出力を供給すると，そのパターン符号列は
そのままの形でセル化が行われて，ルーティングや，誤
り率等の試験を行うことができる。
は，入力データに対してイネーブル信号が発生した時間
だけセル組立を行う。これに対し試験指示信号が供給さ
れると，イネーブル情報発生手段１４はイネーブル信号
を発生するよう駆動される。この時，入力するデータと
して従来のＳＴＭ多重伝送装置の試験で使用されたパタ
ーン発生器の出力を供給すると，そのパターン符号列は
そのままの形でセル化が行われて，ルーティングや，誤
り率等の試験を行うことができる。
【００２６】
【実施例】図３は実施例１の構成図，図４は実施例２の
構成図，図５は実施例１による試験方式の説明図，図６
は実施例２による試験方式の説明図である。
構成図，図５は実施例１による試験方式の説明図，図６
は実施例２による試験方式の説明図である。
【００２７】図３の実施例１の構成は上記本発明の第１
の原理に対応し，図に示すようにＡＡＬ処理部とＡＴＭ
クロスコネクト（ＡＴＭ−ＸＣ）処理部で構成するＡＴ
Ｍ多重伝送装置において，ＡＴＭクロスコネクト処理部
１に設けられた回線対応部２の構成に特徴を備え，図の
下側にその内部構成を示す。なお，ＡＴＭクロスコネク
ト処理部の回線対応部は，各回線により図示されない相
手のＡＴＭ多重伝送装置（またはノード）に接続し，相
互にＡＴＭセルを送受する。
の原理に対応し，図に示すようにＡＡＬ処理部とＡＴＭ
クロスコネクト（ＡＴＭ−ＸＣ）処理部で構成するＡＴ
Ｍ多重伝送装置において，ＡＴＭクロスコネクト処理部
１に設けられた回線対応部２の構成に特徴を備え，図の
下側にその内部構成を示す。なお，ＡＴＭクロスコネク
ト処理部の回線対応部は，各回線により図示されない相
手のＡＴＭ多重伝送装置（またはノード）に接続し，相
互にＡＴＭセルを送受する。
【００２８】すなわち，回線対応部２は，送信側と受信
側に分かれて，送信側に固定セル生成部３とバッファ
（ＦＩＦＯで構成）４及び切替制御部６及び切換部５を
備え，受信側は相手側のＡＴＭ多重伝送装置から送られ
たセルを検出して同期信号を発生するセル同期処理部７
を備えている。
側に分かれて，送信側に固定セル生成部３とバッファ
（ＦＩＦＯで構成）４及び切替制御部６及び切換部５を
備え，受信側は相手側のＡＴＭ多重伝送装置から送られ
たセルを検出して同期信号を発生するセル同期処理部７
を備えている。
【００２９】固定セル生成部３は，試験指示が入力され
ない通常時には，従来と同様に空きセル（ＶＰＩ／ＶＣ
Ｉがそれぞれオール“０”）を発生するが，試験指示が
入力されると，可変のＶＰＩとＶＣＩが設定可能とな
る。この試験指示の場合，固定セルのその他の部分，す
なわち，ヘッダのその他の各部（図９のＰＴ，ＲＳ，Ｃ
ＬＰ，ＨＥＣ）や，ペイロードの値は，試験指示の共に
任意に設定する。この時ＶＰＩ／ＶＣＩの値は試験を行
い伝送路（論理チャネル）に対応するものが選択され
る。
ない通常時には，従来と同様に空きセル（ＶＰＩ／ＶＣ
Ｉがそれぞれオール“０”）を発生するが，試験指示が
入力されると，可変のＶＰＩとＶＣＩが設定可能とな
る。この試験指示の場合，固定セルのその他の部分，す
なわち，ヘッダのその他の各部（図９のＰＴ，ＲＳ，Ｃ
ＬＰ，ＨＥＣ）や，ペイロードの値は，試験指示の共に
任意に設定する。この時ＶＰＩ／ＶＣＩの値は試験を行
い伝送路（論理チャネル）に対応するものが選択され
る。
【００３０】セルデータ（実データという）がクロスコ
ネクト部（図示せず）からこの回線対応部２に入力する
と，バッファ４に格納されて，出回線に読み出される。
このバッファ４のセルデータが無くなると，切替制御部
６が検出して，切替部（スイッチＳＷで表示）５を切替
えて，固定セル生成部３の出力が回線に送られる。これ
により実データを含むセルの代わりに試験用の固定セル
が出力される。
ネクト部（図示せず）からこの回線対応部２に入力する
と，バッファ４に格納されて，出回線に読み出される。
このバッファ４のセルデータが無くなると，切替制御部
６が検出して，切替部（スイッチＳＷで表示）５を切替
えて，固定セル生成部３の出力が回線に送られる。これ
により実データを含むセルの代わりに試験用の固定セル
が出力される。
【００３１】図５にこの実施例１の構成を用いた試験方
式が示されている。図５のＡ．はループによる自己診断
の例であり，ＡＴＭクロスコネクト処理部１の回線対応
部２ａの出回線の出力を回線対応部２ｂの入回線に接続
する。この時，回線対応部２ａの固定セル生成部３に，
試験を行いたいクロスコネクト処理部の伝送路に対応す
るＶＰＩ／ＶＣＩの値を設定することにより，回線対応
部２ｂから入力する固定セルを伝送路で受け取って診断
を行う。
式が示されている。図５のＡ．はループによる自己診断
の例であり，ＡＴＭクロスコネクト処理部１の回線対応
部２ａの出回線の出力を回線対応部２ｂの入回線に接続
する。この時，回線対応部２ａの固定セル生成部３に，
試験を行いたいクロスコネクト処理部の伝送路に対応す
るＶＰＩ／ＶＣＩの値を設定することにより，回線対応
部２ｂから入力する固定セルを伝送路で受け取って診断
を行う。
【００３２】また，図５のＢ．は隣のノードの診断の例
であり，一方のＡＴＭ多重伝送装置のＡＴＭクロスコネ
クト処理部１ａから回線により接続した隣接するＡＴＭ
多重伝送装置のＡＴＭクロスコネクト処理部１ｂへ，指
定したＶＰＩ／ＶＣＩを持つ固定セルを送出する。隣接
するＡＴＭクロスコネクト処理部１ｂにおいて指定され
たＶＰＩ／ＶＣＩを持つ固定セルを検出することによ
り，他のＡＴＭクロスコネクト処理部１ｂにおけるルー
ティングの試験を行うことができる。
であり，一方のＡＴＭ多重伝送装置のＡＴＭクロスコネ
クト処理部１ａから回線により接続した隣接するＡＴＭ
多重伝送装置のＡＴＭクロスコネクト処理部１ｂへ，指
定したＶＰＩ／ＶＣＩを持つ固定セルを送出する。隣接
するＡＴＭクロスコネクト処理部１ｂにおいて指定され
たＶＰＩ／ＶＣＩを持つ固定セルを検出することによ
り，他のＡＴＭクロスコネクト処理部１ｂにおけるルー
ティングの試験を行うことができる。
【００３３】図５のＡ．及びＢ．の何れの場合も，固定
セルに設定するＶＰＩ／ＶＣＩを変化することにより各
伝送路の試験が可能となる。次に，図４の実施例２の構
成を説明すると，この実施例２は上記本発明の第２の原
理（図２）に対応し，図に示すようにＡＡＬ処理部とＡ
ＴＭクロスコネクト（ＡＴＭ−ＸＣ）処理部で構成する
ＡＴＭ多重伝送装置において，ＨＤＬＣ手順等の有意情
報（フレーム部分等）だけをセル化する機能を持つＡＡ
Ｌ処理部に関する構成である。図４の符号１０〜１３
は，図２の同一符号の各部と名称は１部異なるがそれぞ
れ対応する。
セルに設定するＶＰＩ／ＶＣＩを変化することにより各
伝送路の試験が可能となる。次に，図４の実施例２の構
成を説明すると，この実施例２は上記本発明の第２の原
理（図２）に対応し，図に示すようにＡＡＬ処理部とＡ
ＴＭクロスコネクト（ＡＴＭ−ＸＣ）処理部で構成する
ＡＴＭ多重伝送装置において，ＨＤＬＣ手順等の有意情
報（フレーム部分等）だけをセル化する機能を持つＡＡ
Ｌ処理部に関する構成である。図４の符号１０〜１３
は，図２の同一符号の各部と名称は１部異なるがそれぞ
れ対応する。
【００３４】このＡＡＬ処理部１０は，図４の下側に示
すように，送信側と受信側が設けられ，送信側はアダプ
テーションレイヤ（ＡＤＰＬ）処理部１１とＡＴＭヘッ
ダの付加処理を行うＡＴＭ─Ｌ処理部１５を備えてい
る。アダプテーションレイヤ処理部１１は，フレーム部
分（フラグが前後に配置されたデータ）を検出する有意
情報有／無の検出処理部１３と，イネーブル信号により
入力データのセル組立を行うセル組立処理部１２とで構
成される。受信側は，セルを元のデータにするためセル
分解処理を行うアダプテーションレイヤ処理部１６とＡ
ＴＭヘッダの確認を行うＡＴＭレイヤ処理部１７とを備
える。
すように，送信側と受信側が設けられ，送信側はアダプ
テーションレイヤ（ＡＤＰＬ）処理部１１とＡＴＭヘッ
ダの付加処理を行うＡＴＭ─Ｌ処理部１５を備えてい
る。アダプテーションレイヤ処理部１１は，フレーム部
分（フラグが前後に配置されたデータ）を検出する有意
情報有／無の検出処理部１３と，イネーブル信号により
入力データのセル組立を行うセル組立処理部１２とで構
成される。受信側は，セルを元のデータにするためセル
分解処理を行うアダプテーションレイヤ処理部１６とＡ
ＴＭヘッダの確認を行うＡＴＭレイヤ処理部１７とを備
える。
【００３５】このＡＡＬ処理部１０において，フラグを
持たないＰＮパターン等のパターン発生器を用いて試験
を行う場合，試験指示を有意情報有／無の検出処理部１
３に供給する。これにより，セル組立処理部１２に対し
イネーブル信号を強制的に発生し，有意情報有／無の検
出処理部１３の有意情報の検出処理出力は無効となる。
従って，セル組立処理部１２は符号発生器等のフレーム
構成を持たないパターン発生器から発生する全てのデー
タ列（ビット列）を連続してセル化して送出するように
なる。
持たないＰＮパターン等のパターン発生器を用いて試験
を行う場合，試験指示を有意情報有／無の検出処理部１
３に供給する。これにより，セル組立処理部１２に対し
イネーブル信号を強制的に発生し，有意情報有／無の検
出処理部１３の有意情報の検出処理出力は無効となる。
従って，セル組立処理部１２は符号発生器等のフレーム
構成を持たないパターン発生器から発生する全てのデー
タ列（ビット列）を連続してセル化して送出するように
なる。
【００３６】図６に実施例２の構成を用いた試験方式を
示す。ＡＡＬ処理部８０とＡＴＭクロスコネクト処理部
８４で構成するＡＴＭ多重伝送装置において，ＡＡＬ処
理部８０がＨＤＬＣのような手順を持つ端末を収容し有
意情報だけをセル化する機能を持つ場合，上記図４に示
すように試験指示を入力して有意情報の検出処理を無効
化する。
示す。ＡＡＬ処理部８０とＡＴＭクロスコネクト処理部
８４で構成するＡＴＭ多重伝送装置において，ＡＡＬ処
理部８０がＨＤＬＣのような手順を持つ端末を収容し有
意情報だけをセル化する機能を持つ場合，上記図４に示
すように試験指示を入力して有意情報の検出処理を無効
化する。
【００３７】その後，ＰＮパターンのような試験信号列
を発生すると共に，信号列を受信して測定する機能を備
えるモデムテスタ８６をＡＡＬ処理部８０の入力側（端
末が収容される側）に接続し，試験信号を入力すると，
ＡＡＬ処理部８０でＡＴＭセル化される（この場合，セ
ルのＶＰＩ／ＶＣＩは予めＡＡＬ処理部に対し外部から
設定しておく）。
を発生すると共に，信号列を受信して測定する機能を備
えるモデムテスタ８６をＡＡＬ処理部８０の入力側（端
末が収容される側）に接続し，試験信号を入力すると，
ＡＡＬ処理部８０でＡＴＭセル化される（この場合，セ
ルのＶＰＩ／ＶＣＩは予めＡＡＬ処理部に対し外部から
設定しておく）。
【００３８】ＡＡＬ処理部８０の試験を行う場合は，Ａ
ＡＬ処理部８０の出力側で下り方向の伝送路へ折り返し
（図のＸで示す）を形成し，ＡＡＬ処理部８０の出側の
端子からモデムテスタ８６に供給される。これにより，
ＡＡＬ処理部８０の機能（誤り率等）を試験できる。
ＡＬ処理部８０の出力側で下り方向の伝送路へ折り返し
（図のＸで示す）を形成し，ＡＡＬ処理部８０の出側の
端子からモデムテスタ８６に供給される。これにより，
ＡＡＬ処理部８０の機能（誤り率等）を試験できる。
【００３９】また，図６でＡＡＬ処理部８０の出力側で
折り返しをしないで，ＡＴＭクロスコネクト処理部８４
の出力側の出回線を入回線へ折り返し（図６のＹで示
す）を形成して，モデムテスタ８６により測定すること
により，ＡＴＭクロスコネクト処理部８４の伝送路の試
験を行うことができる。
折り返しをしないで，ＡＴＭクロスコネクト処理部８４
の出力側の出回線を入回線へ折り返し（図６のＹで示
す）を形成して，モデムテスタ８６により測定すること
により，ＡＴＭクロスコネクト処理部８４の伝送路の試
験を行うことができる。
【００４０】
【発明の効果】本発明によればＡＴＭが普及する段階で
ＡＴＭ専用の測定器を使用することなく従来のＳＴＭで
使用してＡＴＭ多重伝送装置の各部の試験を実現するこ
とができる。
ＡＴＭ専用の測定器を使用することなく従来のＳＴＭで
使用してＡＴＭ多重伝送装置の各部の試験を実現するこ
とができる。
【図１】本発明の第１の原理構成図である。
【図２】本発明の第２の原理図である。
【図３】実施例１の構成図である。
【図４】実施例２の構成図である。
【図５】実施例１による試験方式の説明図である。
【図６】実施例２による試験方式の説明図である。
【図７】従来のＳＴＭ多重伝送装置の構成と試験の説明
図である。
図である。
【図８】ＡＴＭ多重伝送装置の構成図である。
【図９】ＣＣＩＴＴで規定したＡＴＭセルフォーマット
である。
である。
１ クロスコネクト処理部 ２ａ，２ｂ 回線対応部 ３ 固定セル生成部 ４ バッファ ５ 切替部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大室 勝美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 田中 堅二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 関端 理 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 八田 裕之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 古家 礼子 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (3)
- 【請求項１】 端末との手続きを終端してセルの組立，
分解を行うセル処理部とセル処理部と接続してＡＴＭセ
ルを回線に分配・多重するＡＴＭクロスコネクト部を備
えるＡＴＭ多重伝送装置の試験方式において， ＡＴＭクロスコネクト処理部の回線対応部に固定セル生
成部を設け，該固定セル生成部にＶＰＩ・ＶＣＩの値が
指定入力により設定できる可変設定手段を設け， 前記回線対応部からの出回線の出力を入回線に折り返し
入力し，ＡＴＭクロスコネクト処理部において前記設定
したＶＰＩ・ＶＣＩによるルーティングが行われること
を自己診断することを特徴とするＡＴＭ多重伝送装置の
試験方式。 - 【請求項２】 請求項１において， 前記回線対応部からの出回線の出力を隣接するＡＴＭ多
重伝送装置に供給し， 隣接するＡＴＭ多重伝送装置のＡＴＭクロスコネクト処
理部のルーティングの診断を行うことを特徴とするＡＴ
Ｍ多重伝送装置の試験方式。 - 【請求項３】 端末との手続きを終端してセルの組立，
分解を行うセル処理部とセル処理部と接続してＡＴＭセ
ルを回線に分配・多重するＡＴＭクロスコネクト部を備
えるＡＴＭ多重伝送装置の試験方式において， ＨＤＬＣ手順等の無為情報を含む手順を終端し，有意情
報だけをセル化するセル処理部に対し，試験指示により
有意情報検出処理部を無効にし， 該セル化処理部に入力されるパターン発生器等からの連
続信号による試験を行うことを特徴とするＡＴＭ多重伝
送装置の試験方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3194615A JP3051210B2 (ja) | 1991-08-05 | 1991-08-05 | Ａｔｍ多重伝送装置の試験方式 |
| US08/604,368 US5715239A (en) | 1991-08-05 | 1996-02-21 | ATM multiplex transmission system having test equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3194615A JP3051210B2 (ja) | 1991-08-05 | 1991-08-05 | Ａｔｍ多重伝送装置の試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541711A true JPH0541711A (ja) | 1993-02-19 |
| JP3051210B2 JP3051210B2 (ja) | 2000-06-12 |
Family
ID=16327487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3194615A Expired - Fee Related JP3051210B2 (ja) | 1991-08-05 | 1991-08-05 | Ａｔｍ多重伝送装置の試験方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5715239A (ja) |
| JP (1) | JP3051210B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111418178A (zh) * | 2017-12-01 | 2020-07-14 | 三星电子株式会社 | 用于在集成接入和回程及非地面网络中进行改进以及与集成接入和回程及非地面网络相关的方法和装置 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3262142B2 (ja) * | 1992-01-16 | 2002-03-04 | 富士通株式会社 | Ａｔｍセル化装置、ａｔｍセル化方法、ノード、及びノードにおける多重化方法 |
| WO1995031057A1 (en) * | 1994-05-05 | 1995-11-16 | Sprint Communications Company, L.P. | Method, system and apparatus for telecommunications control |
| US5926482A (en) * | 1994-05-05 | 1999-07-20 | Sprint Communications Co. L.P. | Telecommunications apparatus, system, and method with an enhanced signal transfer point |
| US5991301A (en) * | 1994-05-05 | 1999-11-23 | Sprint Communications Co. L.P. | Broadband telecommunications system |
| US5920562A (en) * | 1996-11-22 | 1999-07-06 | Sprint Communications Co. L.P. | Systems and methods for providing enhanced services for telecommunication call |
| US6631133B1 (en) * | 1994-05-05 | 2003-10-07 | Sprint Communications Company L.P. | Broadband telecommunications system |
| US6031840A (en) * | 1995-12-07 | 2000-02-29 | Sprint Communications Co. L.P. | Telecommunications system |
| US6181703B1 (en) * | 1995-09-08 | 2001-01-30 | Sprint Communications Company L. P. | System for managing telecommunications |
| WO1997028622A1 (en) * | 1996-02-02 | 1997-08-07 | Sprint Communications Company, L.P. | Atm gateway system |
| JPH09223983A (ja) * | 1996-02-16 | 1997-08-26 | Fujitsu Ltd | スペクトラム拡散通信用送信機及び受信機 |
| IT1286037B1 (it) * | 1996-10-25 | 1998-07-07 | Sgs Thomson Microelectronics | Circuito per la abilitazione selettiva di una pluralita' di alternative circuitali di un circuito integrato |
| US6002689A (en) * | 1996-11-22 | 1999-12-14 | Sprint Communications Co. L.P. | System and method for interfacing a local communication device |
| JPH10233745A (ja) * | 1997-02-18 | 1998-09-02 | Nec Corp | 多重伝送方法およびシステム |
| US6178170B1 (en) | 1997-05-13 | 2001-01-23 | Sprint Communications Company, L. P. | System and method for transporting a call |
| US6697353B2 (en) | 1997-12-31 | 2004-02-24 | At&T Corp. | Voice-over-ATM switch architecture allowing congestion-dependent transport of silence cells |
| US6324174B2 (en) | 1997-12-31 | 2001-11-27 | At&T Corporation | Telecommunications network architecture for transporting fax, voice and data via an ATM switch including a STM to ATM terminal adapter |
| US6256308B1 (en) * | 1998-01-20 | 2001-07-03 | Telefonaktiebolaget Lm Ericsson | Multi-service circuit for telecommunications |
| US6714217B2 (en) | 1998-12-18 | 2004-03-30 | Sprint Communication Company, L.P. | System and method for providing a graphical user interface to, for building, and/or for monitoring a telecommunication network |
| US6888833B1 (en) * | 1998-12-22 | 2005-05-03 | Sprint Communications Company L.P. | System and method for processing call signaling |
| US7079530B1 (en) * | 1999-02-25 | 2006-07-18 | Sprint Communications Company L.P. | System and method for caching toll free number information |
| US7103068B1 (en) * | 1999-05-04 | 2006-09-05 | Sprint Communication Company L.P. | System and method for configuring bandwidth transmission rates for call connections |
| US6895088B1 (en) | 1999-05-21 | 2005-05-17 | Sprint Communications Company L.P. | System and method for controlling a call processing system |
| US6816497B1 (en) * | 1999-11-05 | 2004-11-09 | Sprint Communications Company, L.P. | System and method for processing a call |
| US6785377B1 (en) * | 2000-01-19 | 2004-08-31 | Sprint Communications Company L.P. | Data calls using both constant bit rate and variable bit rate connections |
| JP2002009833A (ja) * | 2000-06-21 | 2002-01-11 | Nec Corp | パケット転送方法及びパケット転送装置 |
| US6738353B2 (en) * | 2002-03-20 | 2004-05-18 | Sunrise Telecom Incorporated | System and method for monitoring a packet network |
| US7898991B2 (en) * | 2008-10-16 | 2011-03-01 | Finisar Corporation | Serializer/deserializer test modes |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145995A (ja) * | 1984-12-20 | 1986-07-03 | Toshiba Corp | 集線分配装置 |
| GB8503924D0 (en) * | 1985-02-15 | 1985-03-20 | Hewlett Packard Ltd | Testing telecommunications circuits/instruments |
| JPS63171051A (ja) * | 1987-01-09 | 1988-07-14 | Hitachi Ltd | 装置診断方法 |
| US4989202A (en) * | 1988-10-14 | 1991-01-29 | Harris Corporation | ISDN testing device and method |
| JP2732674B2 (ja) * | 1989-07-10 | 1998-03-30 | 株式会社東芝 | データ伝送装置 |
| JPH04127743A (ja) * | 1990-09-19 | 1992-04-28 | Fujitsu Ltd | 広帯域ｉｓｄｎにおける伝送路試験方式 |
| US5157654A (en) * | 1990-12-18 | 1992-10-20 | Bell Communications Research, Inc. | Technique for resolving output port contention in a high speed packet switch |
| US5197062A (en) * | 1991-09-04 | 1993-03-23 | Picklesimer David D | Method and system for simultaneous analysis of multiplexed channels |
-
1991
- 1991-08-05 JP JP3194615A patent/JP3051210B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-21 US US08/604,368 patent/US5715239A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111418178A (zh) * | 2017-12-01 | 2020-07-14 | 三星电子株式会社 | 用于在集成接入和回程及非地面网络中进行改进以及与集成接入和回程及非地面网络相关的方法和装置 |
| US11570775B2 (en) | 2017-12-01 | 2023-01-31 | Samsung Electronics Co., Ltd. | Method and apparatus for improving in and relating to integrated access and backhaul and non terrestrial networks |
| CN111418178B (zh) * | 2017-12-01 | 2024-01-23 | 三星电子株式会社 | 用于在集成接入和回程及非地面网络中进行改进以及与集成接入和回程及非地面网络相关的方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5715239A (en) | 1998-02-03 |
| JP3051210B2 (ja) | 2000-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3051210B2 (ja) | Ａｔｍ多重伝送装置の試験方式 | |
| US5251204A (en) | Transmission test system in a broadband ISDN | |
| EP1045557B1 (en) | ATM switching system | |
| EP0700229B1 (en) | Connectionless communications system, test method, and intra-station control system | |
| JP3920436B2 (ja) | Ａｔｍネットワークにおける交換装置、トラフィック管理デバイスおよび交換方法 | |
| US5373504A (en) | Apparatus and a method for setting a communication path | |
| US6229822B1 (en) | Communications system for receiving and transmitting data cells | |
| JP2892180B2 (ja) | Ａｔｍクロスコネクト装置の監視方式 | |
| US6038231A (en) | Data suppression and regeneration | |
| JP2906371B2 (ja) | 系の切替え方式 | |
| US5712853A (en) | Apparatus and method for transferring operation, administration and management cells across and ATM data frame user network interface | |
| US6175567B1 (en) | Method and system for multiplexing/demultiplexing asynchronous transfer mode interprocessor communication (ATM IPC) cell in exchange | |
| EP0671832B1 (en) | Apparatus for testing ATM channels | |
| CA2237986C (en) | Instrument for test and measurement of atm network virtual connections | |
| EP0979566B1 (en) | Data suppression and regeneration | |
| JP2742004B2 (ja) | Ａｔｍ交換網におけるノード間試験方式 | |
| JP3074570B2 (ja) | Ａｔｍスイッチのパス試験方式 | |
| JP2690808B2 (ja) | Ａｔｍ通話路の試験方式 | |
| JPH05191434A (ja) | Ａｔｍマルチリンク通信方式 | |
| JPH0637786A (ja) | Ａｔｍ出力装置 | |
| KR0169643B1 (ko) | Atm-mss의 셀 스위칭 장치 및 그 방법 | |
| JP2820067B2 (ja) | Ａｔｍ装置 | |
| JP3174466B2 (ja) | マルチポイントａｔｍ網における故障通知方法およびノード装置 | |
| KR0169644B1 (ko) | Atm-mss의 정합 모듈 | |
| KR100195057B1 (ko) | 에이티엠 네트워크 시스템의 유지보수 셀 처리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000314 |
|
| LAPS | Cancellation because of no payment of annual fees |