JPH0541090A - メモリチツプ - Google Patents
メモリチツプInfo
- Publication number
- JPH0541090A JPH0541090A JP22209591A JP22209591A JPH0541090A JP H0541090 A JPH0541090 A JP H0541090A JP 22209591 A JP22209591 A JP 22209591A JP 22209591 A JP22209591 A JP 22209591A JP H0541090 A JPH0541090 A JP H0541090A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- section
- volatile memory
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 電源が断となったときでもチップ上のＲＡＭ
に書込まれたデータのセーブを可能とする。 【構成】 データロード部２１は電源電圧感知部２０が
電源投入による電圧変化を感知したときに起動され、Ｅ
ＥＰＲＯＭ部４にセーブされたデータをＲＡＭ部３にロ
ードする。データセーブ部２２は電源電圧感知部２０が
電源切断による電圧変化を感知したときに起動され、Ｒ
ＡＭ部３に書込まれたデータをＥＥＰＲＯＭ部４にセー
ブする。
に書込まれたデータのセーブを可能とする。 【構成】 データロード部２１は電源電圧感知部２０が
電源投入による電圧変化を感知したときに起動され、Ｅ
ＥＰＲＯＭ部４にセーブされたデータをＲＡＭ部３にロ
ードする。データセーブ部２２は電源電圧感知部２０が
電源切断による電圧変化を感知したときに起動され、Ｒ
ＡＭ部３に書込まれたデータをＥＥＰＲＯＭ部４にセー
ブする。
Description
【０００１】
【技術分野】本発明はメモリチップに関する。
【０００２】
【従来技術】従来、メモリチップにおいては、チップ上
に読出し書込み自在なＲＡＭ（ランダムアクセスメモ
リ）が搭載されており、磁気ディスク装置などの外部装
置を用いてＲＡＭに対するデータのロードおよびセーブ
が行われている。
に読出し書込み自在なＲＡＭ（ランダムアクセスメモ
リ）が搭載されており、磁気ディスク装置などの外部装
置を用いてＲＡＭに対するデータのロードおよびセーブ
が行われている。
【０００３】このような従来のメモリチップでは、磁気
ディスク装置などの外部装置を用いてＲＡＭに対するデ
ータのロードおよびセーブが行われているので、データ
のロードおよびセーブを行うのに時間を要し、ＲＡＭの
すべてのデータを磁気ディスク上にセーブするのが困難
であるという欠点がある。特に、電源が断となったとき
に、ＲＡＭに書込まれたデータをセーブするのは時間的
に不可能である。
ディスク装置などの外部装置を用いてＲＡＭに対するデ
ータのロードおよびセーブが行われているので、データ
のロードおよびセーブを行うのに時間を要し、ＲＡＭの
すべてのデータを磁気ディスク上にセーブするのが困難
であるという欠点がある。特に、電源が断となったとき
に、ＲＡＭに書込まれたデータをセーブするのは時間的
に不可能である。
【０００４】
【発明の目的】本発明は上記のような従来のものの欠点
を除去すべくなされたもので、電源が断となったときで
もチップ上のＲＡＭに書込まれたデータをセーブするこ
とができるメモリチップの提供を目的とする。
を除去すべくなされたもので、電源が断となったときで
もチップ上のＲＡＭに書込まれたデータをセーブするこ
とができるメモリチップの提供を目的とする。
【０００５】
【発明の構成】本発明によるメモリチップは、読出し書
込み自在な揮発性メモリを有するメモリチップであっ
て、読出し書込み自在な不揮発性メモリと、電源の電圧
変化を検出する検出手段と、前記検出手段によって電圧
低下が検出されたときに前記揮発性メモリに書込まれた
データを前記不揮発性メモリにセーブするセーブ手段
と、前記検出手段によって電圧上昇が検出されたときに
前記不揮発性メモリにセーブされたデータを前記揮発性
メモリにロードするロード手段とを前記揮発性メモリが
搭載された同一チップ上に搭載したことを特徴とする。
込み自在な揮発性メモリを有するメモリチップであっ
て、読出し書込み自在な不揮発性メモリと、電源の電圧
変化を検出する検出手段と、前記検出手段によって電圧
低下が検出されたときに前記揮発性メモリに書込まれた
データを前記不揮発性メモリにセーブするセーブ手段
と、前記検出手段によって電圧上昇が検出されたときに
前記不揮発性メモリにセーブされたデータを前記揮発性
メモリにロードするロード手段とを前記揮発性メモリが
搭載された同一チップ上に搭載したことを特徴とする。
【０００６】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、メモリチップ１上には電源
の電圧変化に応じてデータのロードおよびセーブを制御
する感知部２と、データの読出し書込みが自在な揮発性
のＲＡＭ部３と、電気的消去が可能な不揮発性のＥＥＰ
ＲＯＭ（Electrically erasable programable read onl
y memory）部４とが搭載されている。尚、ＲＡＭ部３お
よびＥＥＰＲＯＭ部４の容量は同一であり、１ビットの
データをｘワード格納可能となっている。
ック図である。図において、メモリチップ１上には電源
の電圧変化に応じてデータのロードおよびセーブを制御
する感知部２と、データの読出し書込みが自在な揮発性
のＲＡＭ部３と、電気的消去が可能な不揮発性のＥＥＰ
ＲＯＭ（Electrically erasable programable read onl
y memory）部４とが搭載されている。尚、ＲＡＭ部３お
よびＥＥＰＲＯＭ部４の容量は同一であり、１ビットの
データをｘワード格納可能となっている。
【０００８】感知部２には電源の電圧変化を感知する電
源電圧感知部２０と、電源電圧感知部２０の感知結果に
したがってＥＥＰＲＯＭ部４からＲＡＭ部３へデータを
ロードするデータロード部２１と、ＲＡＭ部３からＥＥ
ＰＲＯＭ部４へデータをセーブするデータセーブ部２２
とが設けられている。
源電圧感知部２０と、電源電圧感知部２０の感知結果に
したがってＥＥＰＲＯＭ部４からＲＡＭ部３へデータを
ロードするデータロード部２１と、ＲＡＭ部３からＥＥ
ＰＲＯＭ部４へデータをセーブするデータセーブ部２２
とが設けられている。
【０００９】図２は図１のＥＥＰＲＯＭ部４からＲＡＭ
部３へのデータのロード動作を示す図であり、図３は図
１のＲＡＭ部３からＥＥＰＲＯＭ部４へのデータのセー
ブ動作を示す図である。これら図１〜図３を用いて本発
明の一実施例の動作について説明する。
部３へのデータのロード動作を示す図であり、図３は図
１のＲＡＭ部３からＥＥＰＲＯＭ部４へのデータのセー
ブ動作を示す図である。これら図１〜図３を用いて本発
明の一実施例の動作について説明する。
【００１０】まず、ＥＥＰＲＯＭ部４からＲＡＭ部３へ
データをロードする場合、電源が投入され、電源電圧感
知部２０が電源の電圧変化、つまり電源が０Ｖから５Ｖ
になったことを感知すると、データロード部２１を起動
する。
データをロードする場合、電源が投入され、電源電圧感
知部２０が電源の電圧変化、つまり電源が０Ｖから５Ｖ
になったことを感知すると、データロード部２１を起動
する。
【００１１】データロード部２１は電源電圧感知部２０
によって起動されると、ＥＥＰＲＯＭ部４にセーブされ
たデータをＲＡＭ部３に書込む。これによって、ＲＡＭ
部３にはＥＥＰＲＯＭ部４のデータと同じデータがロー
ドされる。
によって起動されると、ＥＥＰＲＯＭ部４にセーブされ
たデータをＲＡＭ部３に書込む。これによって、ＲＡＭ
部３にはＥＥＰＲＯＭ部４のデータと同じデータがロー
ドされる。
【００１２】一方、ＲＡＭ部３からＥＥＰＲＯＭ部４へ
データをセーブする場合、電源が切断され、電源電圧感
知部２０が電源の電圧変化、つまり電源が１０Ｖから５
Ｖになったことを感知すると、データセーブ部２２を起
動する。
データをセーブする場合、電源が切断され、電源電圧感
知部２０が電源の電圧変化、つまり電源が１０Ｖから５
Ｖになったことを感知すると、データセーブ部２２を起
動する。
【００１３】データセーブ部２２は電源電圧感知部２０
によって起動されると、電源が５Ｖから０Ｖとなる間に
ＲＡＭ部３に書込まれたデータをＥＥＰＲＯＭ部４に書
込む。これによって、ＥＥＰＲＯＭ部４にはＲＡＭ部３
に書込まれたデータがセーブされる。
によって起動されると、電源が５Ｖから０Ｖとなる間に
ＲＡＭ部３に書込まれたデータをＥＥＰＲＯＭ部４に書
込む。これによって、ＥＥＰＲＯＭ部４にはＲＡＭ部３
に書込まれたデータがセーブされる。
【００１４】このように、電源電圧感知部２０が電源の
投入による電圧変化を感知したとき、データロード部２
１を起動してＥＥＰＲＯＭ部４のデータをＲＡＭ部３に
ロードし、電源電圧感知部２０が電源の切断による電圧
変化を感知したとき、データセーブ部２２を起動してＲ
ＡＭ部３のデータをＥＥＰＲＯＭ部４にセーブすること
によって、電源が断となったときでもチップ上のＲＡＭ
部３に書込まれたデータをセーブすることができる。ま
た、電源を切断してから再投入したときにＲＡＭ部３の
データを電源の切断前のデータとすることができるの
で、ＲＡＭ部３のデータすべてを電源の再投入直後に使
用することができる。
投入による電圧変化を感知したとき、データロード部２
１を起動してＥＥＰＲＯＭ部４のデータをＲＡＭ部３に
ロードし、電源電圧感知部２０が電源の切断による電圧
変化を感知したとき、データセーブ部２２を起動してＲ
ＡＭ部３のデータをＥＥＰＲＯＭ部４にセーブすること
によって、電源が断となったときでもチップ上のＲＡＭ
部３に書込まれたデータをセーブすることができる。ま
た、電源を切断してから再投入したときにＲＡＭ部３の
データを電源の切断前のデータとすることができるの
で、ＲＡＭ部３のデータすべてを電源の再投入直後に使
用することができる。
【００１５】
【発明の効果】以上説明したように本発明によれば、電
源の電圧低下が検出されたときに読出し書込み自在な揮
発性メモリに書込まれたデータを同一チップ上の読出し
書込み自在な不揮発性メモリにセーブし、電源の電圧上
昇が検出されたときに不揮発性メモリにセーブされたデ
ータを揮発性メモリにロードするようにすることによっ
て、電源が断となったときでもチップ上の揮発性メモリ
に書込まれたデータをセーブすることができるという効
果がある。
源の電圧低下が検出されたときに読出し書込み自在な揮
発性メモリに書込まれたデータを同一チップ上の読出し
書込み自在な不揮発性メモリにセーブし、電源の電圧上
昇が検出されたときに不揮発性メモリにセーブされたデ
ータを揮発性メモリにロードするようにすることによっ
て、電源が断となったときでもチップ上の揮発性メモリ
に書込まれたデータをセーブすることができるという効
果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１のＥＥＰＲＯＭ部からＲＡＭ部へのデータ
のロード動作を示す図である。
のロード動作を示す図である。
【図３】図１のＲＡＭ部からＥＥＰＲＯＭ部へのデータ
のセーブ動作を示す図である。
のセーブ動作を示す図である。
１ メモリチップ ２ 感知部 ３ ＲＡＭ部 ４ ＥＥＰＲＯＭ部 ２０ 電源電圧感知部 ２１ データロード部 ２２ データセーブ部
Claims (1)
- 【請求項１】 読出し書込み自在な揮発性メモリを有す
るメモリチップであって、読出し書込み自在な不揮発性
メモリと、電源の電圧変化を検出する検出手段と、前記
検出手段によって電圧低下が検出されたときに前記揮発
性メモリに書込まれたデータを前記不揮発性メモリにセ
ーブするセーブ手段と、前記検出手段によって電圧上昇
が検出されたときに前記不揮発性メモリにセーブされた
データを前記揮発性メモリにロードするロード手段とを
前記揮発性メモリが搭載された同一チップ上に搭載した
ことを特徴とするメモリチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22209591A JPH0541090A (ja) | 1991-08-07 | 1991-08-07 | メモリチツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22209591A JPH0541090A (ja) | 1991-08-07 | 1991-08-07 | メモリチツプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541090A true JPH0541090A (ja) | 1993-02-19 |
Family
ID=16777059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22209591A Pending JPH0541090A (ja) | 1991-08-07 | 1991-08-07 | メモリチツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541090A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07227323A (ja) * | 1994-02-18 | 1995-08-29 | Act:Kk | 暗証番号方式ロッカー |
-
1991
- 1991-08-07 JP JP22209591A patent/JPH0541090A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07227323A (ja) * | 1994-02-18 | 1995-08-29 | Act:Kk | 暗証番号方式ロッカー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060112214A1 (en) | Method for applying downgraded DRAM to an electronic device and the electronic device thereof | |
| KR20030043691A (ko) | 플래시 디바이스에서 부분적으로 소거된 유닛을 검출하는방법 | |
| JP2000099405A (ja) | フラッシュメモリを有する電子機器 | |
| JP4146628B2 (ja) | メモリシステム及び半導体集積回路 | |
| KR100646919B1 (ko) | 반도체 메모리 장치 및 반도체 메모리 장치 초기화 방법 | |
| JP2000215112A (ja) | 電子機器及び低電圧検出方法 | |
| US20090125762A1 (en) | Apparatus for repairing and/or testing a memory device | |
| JP4590543B2 (ja) | 遊技機 | |
| JPH0541090A (ja) | メモリチツプ | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| JPH10134558A (ja) | 半導体メモリ応用装置の電源供給回路 | |
| JP2009514073A (ja) | 装置機能が相入れる制御チップを持つ記憶装置及びその製造方法 | |
| JPH103434A (ja) | 半導体ディスク装置及びその書き込み方式 | |
| US20040246759A1 (en) | Semiconductor storage device | |
| JPH1021693A (ja) | 半導体記憶装置 | |
| JP2005078489A (ja) | マイクロコントローラ装置及びその制御方法 | |
| JPWO2004092962A1 (ja) | 半導体装置、リセット制御システム及びメモリリセット方法 | |
| JPH11149419A (ja) | データバックアップ方法および装置 | |
| JP2023102933A (ja) | 電子制御装置及びデータ書込制御方法 | |
| JPS6014362A (ja) | 半導体メモリ | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JPH01213899A (ja) | データ保存方式 | |
| JP4606477B2 (ja) | メモリシステム及び半導体集積回路 | |
| JP2003015942A (ja) | メモリへのデータ書き込み方法、データ書き込み処理プログラム及びデータ書き込み装置 | |
| JPS6466727A (en) | Disk access control system |