JPH0537481A - スルーパスモード付減衰回路装置 - Google Patents
スルーパスモード付減衰回路装置Info
- Publication number
- JPH0537481A JPH0537481A JP19032991A JP19032991A JPH0537481A JP H0537481 A JPH0537481 A JP H0537481A JP 19032991 A JP19032991 A JP 19032991A JP 19032991 A JP19032991 A JP 19032991A JP H0537481 A JPH0537481 A JP H0537481A
- Authority
- JP
- Japan
- Prior art keywords
- audio signal
- channel
- circuit
- attenuation
- attenuated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 メモリ回路の出力にパリティエラーが生じた
とき、多重化された音声信号を減衰した場合、適正チャ
ネルに適合量の減衰がされなくなり、誤まった減衰がさ
れてしまう。 【構成】 メモリ回路３の出力１０８のパリティを、パ
リティチェック回路６にてチェックし、パリティチェッ
ク結果にエラーが生じていない場合は、音声信号選択器
５で、減衰回路４で減衰されている音声データを選択
し、パリティチェック結果にエラーが生じている場合
は、音声信号選択器５で、減衰回路４の入力側の減衰さ
れていない音声データを選択し、不適合な減衰を無く
す。 【効果】 減衰された音声信号と減衰されていない音声
信号とを選択器に接続し、その制御を減衰データのパリ
ティチェック結果によって行う事により、減衰データエ
ラー時の不適合なチャネルへの不適合な減衰が無くな
る。
とき、多重化された音声信号を減衰した場合、適正チャ
ネルに適合量の減衰がされなくなり、誤まった減衰がさ
れてしまう。 【構成】 メモリ回路３の出力１０８のパリティを、パ
リティチェック回路６にてチェックし、パリティチェッ
ク結果にエラーが生じていない場合は、音声信号選択器
５で、減衰回路４で減衰されている音声データを選択
し、パリティチェック結果にエラーが生じている場合
は、音声信号選択器５で、減衰回路４の入力側の減衰さ
れていない音声データを選択し、不適合な減衰を無く
す。 【効果】 減衰された音声信号と減衰されていない音声
信号とを選択器に接続し、その制御を減衰データのパリ
ティチェック結果によって行う事により、減衰データエ
ラー時の不適合なチャネルへの不適合な減衰が無くな
る。
Description
【０００１】
【産業上の利用分野】本発明は、音声の多重化装置に関
し、特に、音声信号の減衰回路装置に関する。
し、特に、音声信号の減衰回路装置に関する。
【０００２】
【従来の技術】従来のこの種の音声信号の減衰回路装置
は、図２に示すように、読み出しアドレス１０２を出力
する読み出しアドレスカウンタ２と、多重化アドレス１
０１と読み出しアドレス１０２との内の一つを選択する
アドレス選択器１と、チャネル毎に割り当てられた減衰
データ１０３を、多重化アドレス１０１に従って、書き
込み、減衰回路４に各チャネル毎の減衰データ１０８
を、読み出しアドレス１０２に従って、出力するメモリ
回路３と、多重化されたディジタル音声信号１０６を、
各チャネル毎の減衰データ１０８に従って、減衰させ、
減衰された音声信号１０７とする減衰回路４を有してい
る。
は、図２に示すように、読み出しアドレス１０２を出力
する読み出しアドレスカウンタ２と、多重化アドレス１
０１と読み出しアドレス１０２との内の一つを選択する
アドレス選択器１と、チャネル毎に割り当てられた減衰
データ１０３を、多重化アドレス１０１に従って、書き
込み、減衰回路４に各チャネル毎の減衰データ１０８
を、読み出しアドレス１０２に従って、出力するメモリ
回路３と、多重化されたディジタル音声信号１０６を、
各チャネル毎の減衰データ１０８に従って、減衰させ、
減衰された音声信号１０７とする減衰回路４を有してい
る。
【０００３】次に動作について説明する。
【０００４】多重化アドレス１０１が、アドレス選択器
１よりメモリ回路３へ出力されている時、メモリ回路３
は、チャネル毎に割り当てられた減衰データ１０３を書
き込んでいる。
１よりメモリ回路３へ出力されている時、メモリ回路３
は、チャネル毎に割り当てられた減衰データ１０３を書
き込んでいる。
【０００５】アドレス選択器１が、読み出しアドレスカ
ウンタ２から出力された読み出しアドレスを、メモリ回
路３へ出力している時、メモリ回路３では、メモリ回路
３に書き込まれた、チャネル毎に割り当てられた減衰デ
ータ１０８を読み出し、減衰回路４へ出力している。
ウンタ２から出力された読み出しアドレスを、メモリ回
路３へ出力している時、メモリ回路３では、メモリ回路
３に書き込まれた、チャネル毎に割り当てられた減衰デ
ータ１０８を読み出し、減衰回路４へ出力している。
【０００６】メモリ回路３から出力された、チャネル毎
の減衰データ１０８により、多重化された音声信号１０
６は、チャネル毎に減衰されることとなる。
の減衰データ１０８により、多重化された音声信号１０
６は、チャネル毎に減衰されることとなる。
【０００７】
【発明が解決しようとする課題】従来のこの種の減衰回
路装置では、メモリ回路３の出力１０８にパリティエラ
ー等のエラーが生じた場合も、音声信号１０６を減衰す
る。そのため、多重化された音声信号の適正チャネル
に、適合量の減衰がされなくなってしまうという欠点が
あった。
路装置では、メモリ回路３の出力１０８にパリティエラ
ー等のエラーが生じた場合も、音声信号１０６を減衰す
る。そのため、多重化された音声信号の適正チャネル
に、適合量の減衰がされなくなってしまうという欠点が
あった。
【０００８】
【課題を解決するための手段】本発明によれば、多重化
されたディジタル音声信号（１０６）を受ける減衰回路
装置において、予め、前記ディジタル音声信号（１０
６）のチャネル毎に割り当てられた減衰データ（１０
３）を記憶しているメモリ回路（３）と、前記ディジタ
ル音声信号（１０６）のチャネルに同期して、チャネル
毎に割り当てられた減衰データ（１０８）を前記メモリ
回路（３）に出力させる回路（２）と、前記ディジタル
音声信号（１０６）を、前記メモリ回路（３）から出力
された前記チャネル毎に割り当てられた減衰データ（１
０８）に従って、チャネル毎に減衰させ、減衰された音
声信号（１０７）を出力する減衰回路（４）と、前記メ
モリ回路（３）から出力された前記チャネル毎に割り当
てられた減衰データ（１０８）の誤りを検出する誤り検
出回路（６）と、前記誤り検出回路（６）に接続され、
前記ディジタル音声信号（１０６）と前記減衰された音
声信号（１０７）とを受け、前記誤り検出回路（６）が
前記誤りを検出しているチャネルに対しては、前記ディ
ジタル音声信号（１０６）を選択的に出力し、前記誤り
検出回路（６）が前記誤りを検出していないチャネルに
対しては、前記減衰された音声信号（１０７）を選択的
に出力する音声信号選択器（４）とを、有することを特
徴とするスルーパスモード付減衰回路装置が得られる。
されたディジタル音声信号（１０６）を受ける減衰回路
装置において、予め、前記ディジタル音声信号（１０
６）のチャネル毎に割り当てられた減衰データ（１０
３）を記憶しているメモリ回路（３）と、前記ディジタ
ル音声信号（１０６）のチャネルに同期して、チャネル
毎に割り当てられた減衰データ（１０８）を前記メモリ
回路（３）に出力させる回路（２）と、前記ディジタル
音声信号（１０６）を、前記メモリ回路（３）から出力
された前記チャネル毎に割り当てられた減衰データ（１
０８）に従って、チャネル毎に減衰させ、減衰された音
声信号（１０７）を出力する減衰回路（４）と、前記メ
モリ回路（３）から出力された前記チャネル毎に割り当
てられた減衰データ（１０８）の誤りを検出する誤り検
出回路（６）と、前記誤り検出回路（６）に接続され、
前記ディジタル音声信号（１０６）と前記減衰された音
声信号（１０７）とを受け、前記誤り検出回路（６）が
前記誤りを検出しているチャネルに対しては、前記ディ
ジタル音声信号（１０６）を選択的に出力し、前記誤り
検出回路（６）が前記誤りを検出していないチャネルに
対しては、前記減衰された音声信号（１０７）を選択的
に出力する音声信号選択器（４）とを、有することを特
徴とするスルーパスモード付減衰回路装置が得られる。
【０００９】更に本発明によれば、前記誤り検出回路
は、前記メモリ回路（３）から出力された前記チャネル
毎に割り当てられた減衰データ（１０８）のパリティを
チェックすることにより、前記誤りを検出するパリティ
チェック回路（６）であることを特徴とする上述したス
ルーパスモード付減衰回路装置が得られる。
は、前記メモリ回路（３）から出力された前記チャネル
毎に割り当てられた減衰データ（１０８）のパリティを
チェックすることにより、前記誤りを検出するパリティ
チェック回路（６）であることを特徴とする上述したス
ルーパスモード付減衰回路装置が得られる。
【００１０】
【実施例】次に本発明を図を用いて説明する。図１は、
本発明の一実施例の回路構成図である。アドレス選択器
１が多重化アドレス１０１を選択している時、メモリ回
路３では、チャネル毎に割り当てられた減衰データ１０
３を書き込んでいる。
本発明の一実施例の回路構成図である。アドレス選択器
１が多重化アドレス１０１を選択している時、メモリ回
路３では、チャネル毎に割り当てられた減衰データ１０
３を書き込んでいる。
【００１１】アドレス選択器１が読み出しアドレスカウ
ンタ２の出力１０２を、メモリ回路３へ出力している
時、メモリ回路３は、書き込まれたチャネル毎の減衰デ
ータ１０８を読み出し、減衰回路４へ出力している。
ンタ２の出力１０２を、メモリ回路３へ出力している
時、メモリ回路３は、書き込まれたチャネル毎の減衰デ
ータ１０８を読み出し、減衰回路４へ出力している。
【００１２】メモリ回路３から出力された、チャネル毎
の減衰データ１０８により、多重化された音声信号１０
６は、チャネル毎の減衰量で減衰される。音声信号選択
器５は、減衰された音声信号１０７と、減衰されていな
い音声信号１０６との一方を音声信号出力１０４として
出力する。
の減衰データ１０８により、多重化された音声信号１０
６は、チャネル毎の減衰量で減衰される。音声信号選択
器５は、減衰された音声信号１０７と、減衰されていな
い音声信号１０６との一方を音声信号出力１０４として
出力する。
【００１３】パリティチェック回路６は、メモリ回路３
より出力されたチャネル毎の減衰データ１０８のパリテ
ィチェック結果を出力する。このときパリティチェック
結果１０５が正しければ、音声信号選択器５は、減衰さ
れた音声信号１０７を出力するが、パリティチェック結
果１０５にエラーが生じた場合、音声信号選択器５は、
多重化された音声信号１０６を選択し、出力することと
なる。
より出力されたチャネル毎の減衰データ１０８のパリテ
ィチェック結果を出力する。このときパリティチェック
結果１０５が正しければ、音声信号選択器５は、減衰さ
れた音声信号１０７を出力するが、パリティチェック結
果１０５にエラーが生じた場合、音声信号選択器５は、
多重化された音声信号１０６を選択し、出力することと
なる。
【００１４】
【発明の効果】以上説明したように、本発明は減衰され
た音声信号と、減衰されてない音声信号とを、選択器に
接続し、該選択器の選択制御を減衰データに誤りが有る
か無いかによって行うことにより、減衰データエラー時
の不適合なチャネルへの、不適合な減衰がなくなる効果
を有する。
た音声信号と、減衰されてない音声信号とを、選択器に
接続し、該選択器の選択制御を減衰データに誤りが有る
か無いかによって行うことにより、減衰データエラー時
の不適合なチャネルへの、不適合な減衰がなくなる効果
を有する。
【図１】本発明の一実施例の回路構成図である。
【図２】従来の回路構成図である。
１ アドレス選択器
２ 読み出しアドレスカウンタ
３ メモリ回路
４ 減衰回路
５ 音声信号選択器
６ パリティチェック回路
１０１ 多重化アドレス
１０２ 読み出しアドレス
１０３ チャネル毎の減衰データ
１０４ 音声信号出力
１０５ 減衰データのパリティチェック結果
１０６ 多重化された音声信号
１０７ 減衰された音声信号
１０８ メモリ回路より出力されたチャネル毎の減衰
データ
データ
Claims (2)
- 【請求項１】 多重化されたディジタル音声信号を受け
る減衰回路装置において、予め、前記ディジタル音声信
号のチャネル毎に割り当てられた減衰データを記憶して
いるメモリ回路と、前記ディジタル音声信号のチャネル
に同期して、チャネル毎に割り当てられた減衰データを
前記メモリ回路に出力させる回路と、前記ディジタル音
声信号を、前記メモリ回路から出力された前記チャネル
毎に割り当てられた減衰データに従って、チャネル毎に
減衰させ、減衰された音声信号を出力する減衰回路と、
前記メモリ回路から出力された前記チャネル毎に割り当
てられた減衰データの誤りを検出する誤り検出回路と、
前記誤り検出回路に接続され、前記ディジタル音声信号
と前記減衰された音声信号とを受け、前記誤り検出回路
が前記誤りを検出しているチャネルに対しては、前記デ
ィジタル音声信号を選択的に出力し、前記誤り検出回路
が前記誤りを検出していないチャネルに対しては、前記
減衰された音声信号を選択的に出力する音声信号選択器
とを、有することを特徴とするスルーパスモード付減衰
回路装置。 - 【請求項２】 前記誤り検出回路は、前記メモリ回路か
ら出力された前記チャネル毎に割り当てられた減衰デー
タのパリティをチェックすることにより、前記誤りを検
出するパリティチェック回路であることを特徴とする請
求項１に記載のスルーパスモード付減衰回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19032991A JPH0537481A (ja) | 1991-07-30 | 1991-07-30 | スルーパスモード付減衰回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19032991A JPH0537481A (ja) | 1991-07-30 | 1991-07-30 | スルーパスモード付減衰回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537481A true JPH0537481A (ja) | 1993-02-12 |
Family
ID=16256380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19032991A Withdrawn JPH0537481A (ja) | 1991-07-30 | 1991-07-30 | スルーパスモード付減衰回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537481A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5876032A (en) * | 1996-08-26 | 1999-03-02 | Brother Kogyo Kabushiki Kaisha | Sheet feeder and printer |
-
1991
- 1991-07-30 JP JP19032991A patent/JPH0537481A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5876032A (en) * | 1996-08-26 | 1999-03-02 | Brother Kogyo Kabushiki Kaisha | Sheet feeder and printer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757825A (en) | Digital signal processing for controlling error correction based on the state of the control bit | |
| JPH06216863A (ja) | オーディオ信号の再生方法および再生回路 | |
| JPH0537481A (ja) | スルーパスモード付減衰回路装置 | |
| EP1104579A1 (en) | Memory supervision | |
| US5497376A (en) | Method and device for detecting and correcting errors in memory modules | |
| JPS5922318B2 (ja) | 多重制御記憶装置 | |
| JPH02177098A (ja) | 半導体メモリ装置 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JP2723843B2 (ja) | デュアルポートメモリ制御回路 | |
| JPS6342598A (ja) | 時分割多重方式通話路制御装置 | |
| JPS61100064A (ja) | 時分割スイツチ通話路監視方式 | |
| JPH0548556A (ja) | データ挿入回路 | |
| KR960006482A (ko) | 디지탈 콘버젼스 보정 장치 | |
| JPS60213132A (ja) | デイジタル信号処理装置 | |
| JP3161795B2 (ja) | 位相制御装置 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPS58220217A (ja) | 誤り訂正装置 | |
| JPH0612273A (ja) | データメモリ監視方式 | |
| JPS6331237A (ja) | Ｐｃｍ分岐挿入装置 | |
| JPH03250998A (ja) | Ｓｃｎノイズ吸収回路 | |
| KR930014501A (ko) | 디지탈 데이타 입출력시 인터리브(Inter leave) 및 채널분할회로 | |
| JPH0145651B2 (ja) | ||
| KR960005572A (ko) | 영상재생장치의 노이즈 감쇄회로 | |
| KR930014018A (ko) | Pc의 에러메세지 음성출력 방법 및 장치 | |
| JPS61163798A (ja) | 時分割交換機の集線スイツチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |