JPH0537106A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0537106A JPH0537106A JP3188862A JP18886291A JPH0537106A JP H0537106 A JPH0537106 A JP H0537106A JP 3188862 A JP3188862 A JP 3188862A JP 18886291 A JP18886291 A JP 18886291A JP H0537106 A JPH0537106 A JP H0537106A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- resin layer
- substrate
- chip
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 大出力回路と小出力回路とが形成された大出
力用の混成集積回路の大出力用回路の熱放散を向上させ
且つ小出力回路を形成するチップ部品の半田接合部にお
ける温度サイクルによる半田接合部へのクラック発生を
防止する。 【構成】 基板（１）の一主面の同一層に略同一膜厚の
低熱抵抗を有した第１の絶縁樹脂層（２）と延性特性を
有した第２の絶縁樹脂層（５）とを形成し、第１の絶縁
樹脂層（２）上にパワー半導体素子（６）を搭載し、第
２の絶縁樹脂層（５）上にチップ部品（４）等を搭載す
る。
力用の混成集積回路の大出力用回路の熱放散を向上させ
且つ小出力回路を形成するチップ部品の半田接合部にお
ける温度サイクルによる半田接合部へのクラック発生を
防止する。 【構成】 基板（１）の一主面の同一層に略同一膜厚の
低熱抵抗を有した第１の絶縁樹脂層（２）と延性特性を
有した第２の絶縁樹脂層（５）とを形成し、第１の絶縁
樹脂層（２）上にパワー半導体素子（６）を搭載し、第
２の絶縁樹脂層（５）上にチップ部品（４）等を搭載す
る。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路に関し、特
にパワー素子が搭載された混成集積回路の改良に関す
る。
にパワー素子が搭載された混成集積回路の改良に関す
る。
【０００２】
【従来の技術】従来の混成集積回路を図４に示す。混成
集積回路基板（２１）は表面をアルマイト処理したアル
ミニウム基板を用い、基板（２１）上に絶縁樹脂層を介
して所望形状の導電路（２２）が形成されている。かか
る導電路（２２）上あるいは導電路（２２）間に半導体
チップ、チップコンデンサー及び印刷抵抗体等の回路素
子（２３）が搭載され、導電路（２２）を介して相互接
続されている。尚、図示されないが導電路（２２）は基
板（２１）に貼着されたエポキシ樹脂等の絶縁性接着剤
層を介して形成されている。
集積回路基板（２１）は表面をアルマイト処理したアル
ミニウム基板を用い、基板（２１）上に絶縁樹脂層を介
して所望形状の導電路（２２）が形成されている。かか
る導電路（２２）上あるいは導電路（２２）間に半導体
チップ、チップコンデンサー及び印刷抵抗体等の回路素
子（２３）が搭載され、導電路（２２）を介して相互接
続されている。尚、図示されないが導電路（２２）は基
板（２１）に貼着されたエポキシ樹脂等の絶縁性接着剤
層を介して形成されている。
【０００３】上述した混成集積回路は一般的に小電力用
に用いられる。これは、基板（２１）上に絶縁樹脂層
（図示しない）を介して回路形成されるため熱抵抗が大
きくなるからである。そこで、かかる混成集積回路構造
の絶縁樹脂層中にアルミナ、シリカ、ボロン等のフィラ
ーを含有させて熱抵抗を小さくした混成集積回路が種々
提案されている。従って、大出力用あるいは大出力回路
とその周辺の小信号回路を有する混成集積回路にあって
は、一般的に熱抵抗を優先させたフィラー入り樹脂層を
有した基板上にそれらの回路が形成される。
に用いられる。これは、基板（２１）上に絶縁樹脂層
（図示しない）を介して回路形成されるため熱抵抗が大
きくなるからである。そこで、かかる混成集積回路構造
の絶縁樹脂層中にアルミナ、シリカ、ボロン等のフィラ
ーを含有させて熱抵抗を小さくした混成集積回路が種々
提案されている。従って、大出力用あるいは大出力回路
とその周辺の小信号回路を有する混成集積回路にあって
は、一般的に熱抵抗を優先させたフィラー入り樹脂層を
有した基板上にそれらの回路が形成される。
【０００４】
【発明が解決しようとする課題】斯上した混成集積回路
上に搭載されるチップ抵抗、チップコンデンサー等のチ
ップ部品は一般に半田で導電路上に接続されているため
に以下の問題が発生する。即ち、アルミニウム基板をベ
ース基板とした基板の熱膨張係数αが２３×１０ -6／℃
であり、上記したチップ部品、例えばチップ抵抗の熱膨
張係数αが７×１０-6／℃、チップコンデンサーの熱膨
張係数αが１０×１０-6／℃であるため両者の膨張係数
αが著しく異なるために温度サイクルによってチップ部
品と導電路を接続する半田固着部分に温度サイクルによ
るストレスが加わり、半田固着部分にクラックが発生し
接続不良となる問題がある。
上に搭載されるチップ抵抗、チップコンデンサー等のチ
ップ部品は一般に半田で導電路上に接続されているため
に以下の問題が発生する。即ち、アルミニウム基板をベ
ース基板とした基板の熱膨張係数αが２３×１０ -6／℃
であり、上記したチップ部品、例えばチップ抵抗の熱膨
張係数αが７×１０-6／℃、チップコンデンサーの熱膨
張係数αが１０×１０-6／℃であるため両者の膨張係数
αが著しく異なるために温度サイクルによってチップ部
品と導電路を接続する半田固着部分に温度サイクルによ
るストレスが加わり、半田固着部分にクラックが発生し
接続不良となる問題がある。
【０００５】次にクラックが発生するメカニズムについ
て説明する。上記したようにアルミニウム基板の膨張係
数αが２３×１０-6／℃、チップ部品の膨張係数αが７
〜１０×１０-6／℃であり、チップ部品を接合する半田
の膨張係数αが約２３×１０ -6／℃であるため、室温状
態では図５のＡの如く、基板、半田、チップ部に応力が
加わらない。しかし、高温状態では図５のＢの如く、基
板と半田のαがチップ部品より大きいため矢印方向に引
張られ、その結果、接合半田は矢印の方向にのみすそが
広がるように変形する。又、低温状態では図５のＣに示
す如く、反対の矢印方向に圧縮力が加えられその結果、
接合半田は矢印方向にのみすそが広がる。例えば、−５
０〜＋１５０℃の条件の厳しい温度サイクル条件で数十
〜数百サイクルくり返すことにより、上述したようにα
の著しく異なるチップ部品と半田の接合面にクラックが
発生する。何故なら、温度サイクルにより微結晶状態に
ある半田成分のスズと鉛成分が分離し凝集して半田内に
連続的な鉛層を形成するため機械的強度を低下させるか
らである。
て説明する。上記したようにアルミニウム基板の膨張係
数αが２３×１０-6／℃、チップ部品の膨張係数αが７
〜１０×１０-6／℃であり、チップ部品を接合する半田
の膨張係数αが約２３×１０ -6／℃であるため、室温状
態では図５のＡの如く、基板、半田、チップ部に応力が
加わらない。しかし、高温状態では図５のＢの如く、基
板と半田のαがチップ部品より大きいため矢印方向に引
張られ、その結果、接合半田は矢印の方向にのみすそが
広がるように変形する。又、低温状態では図５のＣに示
す如く、反対の矢印方向に圧縮力が加えられその結果、
接合半田は矢印方向にのみすそが広がる。例えば、−５
０〜＋１５０℃の条件の厳しい温度サイクル条件で数十
〜数百サイクルくり返すことにより、上述したようにα
の著しく異なるチップ部品と半田の接合面にクラックが
発生する。何故なら、温度サイクルにより微結晶状態に
ある半田成分のスズと鉛成分が分離し凝集して半田内に
連続的な鉛層を形成するため機械的強度を低下させるか
らである。
【０００６】上述した問題は金属基板、特にアルミニウ
ム基板をベースとした集積回路特有の問題であり、プリ
ント基板等の他の基板をベースとした集積回路では問題
にならない。何故なら、そのようなベース基板であって
はチップ部品あるいは印刷抵抗体の膨張係数αと基板の
膨張係数αの差による上述した問題が発生しないからで
ある。
ム基板をベースとした集積回路特有の問題であり、プリ
ント基板等の他の基板をベースとした集積回路では問題
にならない。何故なら、そのようなベース基板であって
はチップ部品あるいは印刷抵抗体の膨張係数αと基板の
膨張係数αの差による上述した問題が発生しないからで
ある。
【０００７】
【課題を解決するための手段】本発明は、上述した課題
に鑑みて為されたものであり、金属基板上の一主面の同
一層に略同一膜厚の所望重量比のフィラーを混入した低
熱抵抗樹脂層と延性特性を有する絶縁樹脂が形成され、
前記低熱抵抗樹脂層上に形成された導電路上にパワー半
導体素子が固着され、前記延性特性を有する絶縁樹脂層
上に形成された導電路上に前記パワー半導体素子以外の
回路素子固着搭載したことを特徴とする。
に鑑みて為されたものであり、金属基板上の一主面の同
一層に略同一膜厚の所望重量比のフィラーを混入した低
熱抵抗樹脂層と延性特性を有する絶縁樹脂が形成され、
前記低熱抵抗樹脂層上に形成された導電路上にパワー半
導体素子が固着され、前記延性特性を有する絶縁樹脂層
上に形成された導電路上に前記パワー半導体素子以外の
回路素子固着搭載したことを特徴とする。
【０００８】また、前記他の回路素子として、チップ抵
抗あるいはチップコンデンサーを用いたことを特徴とす
る。また、前記延性特性を有した絶縁樹脂層としてポリ
イミド樹脂を用いたことを特徴とする。
抗あるいはチップコンデンサーを用いたことを特徴とす
る。また、前記延性特性を有した絶縁樹脂層としてポリ
イミド樹脂を用いたことを特徴とする。
【０００９】
【作用】以上のように構成される混成集積回路において
は、パワー半導体素子が低熱抵抗樹脂層上に搭載され、
それ以外の他の回路素子、例えばチップ抵抗、チップコ
ンデンサー等のチップ部分は延性特性を有する絶縁樹脂
層上に搭載された構造となるために、混成集積回路の使
用等により、厳しい条件下の温度サイクルが生じたとし
ても延性特性を有する絶縁樹脂層上に搭載されたチップ
抵抗、チップコンデンサー等のチップ部品状の回路素子
にあっては、温度サイクルにより生じるチップ部品の半
田接合部のストレスは延性特性を有する絶縁樹脂層によ
って緩和することができる。
は、パワー半導体素子が低熱抵抗樹脂層上に搭載され、
それ以外の他の回路素子、例えばチップ抵抗、チップコ
ンデンサー等のチップ部分は延性特性を有する絶縁樹脂
層上に搭載された構造となるために、混成集積回路の使
用等により、厳しい条件下の温度サイクルが生じたとし
ても延性特性を有する絶縁樹脂層上に搭載されたチップ
抵抗、チップコンデンサー等のチップ部品状の回路素子
にあっては、温度サイクルにより生じるチップ部品の半
田接合部のストレスは延性特性を有する絶縁樹脂層によ
って緩和することができる。
【００１０】
【実施例】以下に図１に示した実施例に基づいて本発明
の混成集積回路を説明する。図１は本発明の混成集積回
路を示す要部拡大断面図であり、（１）は金属基板、
（２）は第１の絶縁樹脂層、（３）は導電路、（４）は
チップ抵抗、チップコンデンサー等のチップ部品、
（５）は第２の絶縁樹脂層、（６）はパワー半導体素子
である。
の混成集積回路を説明する。図１は本発明の混成集積回
路を示す要部拡大断面図であり、（１）は金属基板、
（２）は第１の絶縁樹脂層、（３）は導電路、（４）は
チップ抵抗、チップコンデンサー等のチップ部品、
（５）は第２の絶縁樹脂層、（６）はパワー半導体素子
である。
【００１１】金属基板（１）としては、例えば、アルミ
ニウム基板あるいはアルミニウム基板表面をアルマイト
処理したものを用い、ここでは後者のアルミニウム基板
を用いるものとする。その基板（１）の一主面上には絶
縁樹脂層を介して所望形状の導電路が形成され、その導
電路上に種々の回路素子が固着搭載される。さて、本発
明においては基板（１）上に材質の異なる二種類の絶縁
樹脂層（２）（５）が存在する。即ち、パワートランジ
スタ等のパワー半導体素子（６）が搭載される第１の絶
縁樹脂層（２）とパワー半導体素子（６）以外の回路素
子（４）が搭載される第２の絶縁樹脂層（５）を有す
る。
ニウム基板あるいはアルミニウム基板表面をアルマイト
処理したものを用い、ここでは後者のアルミニウム基板
を用いるものとする。その基板（１）の一主面上には絶
縁樹脂層を介して所望形状の導電路が形成され、その導
電路上に種々の回路素子が固着搭載される。さて、本発
明においては基板（１）上に材質の異なる二種類の絶縁
樹脂層（２）（５）が存在する。即ち、パワートランジ
スタ等のパワー半導体素子（６）が搭載される第１の絶
縁樹脂層（２）とパワー半導体素子（６）以外の回路素
子（４）が搭載される第２の絶縁樹脂層（５）を有す
る。
【００１２】第１の絶縁樹脂層（２）はパワー半導体素
子（６）の熱放散を向上させるために低熱抵抗タイプの
絶縁樹脂層が用いられている。かかる第１の絶縁樹脂層
（２）は、例えばエポキシ樹脂、フェノール樹脂、キシ
レン樹脂等の樹脂中に、所定重量比、例えば３０〜８０
％の割合のＢｅＯ，ＭｇＯ，Ａｌ2Ｏ3等の酸化物セラミ
ックス，ＡＩＮ，ＢＮ等の窒化物セラミックスの所定粒
径のフィラーが混入されており、第１の絶縁樹脂層
（２）の熱抵抗を低く設定している。
子（６）の熱放散を向上させるために低熱抵抗タイプの
絶縁樹脂層が用いられている。かかる第１の絶縁樹脂層
（２）は、例えばエポキシ樹脂、フェノール樹脂、キシ
レン樹脂等の樹脂中に、所定重量比、例えば３０〜８０
％の割合のＢｅＯ，ＭｇＯ，Ａｌ2Ｏ3等の酸化物セラミ
ックス，ＡＩＮ，ＢＮ等の窒化物セラミックスの所定粒
径のフィラーが混入されており、第１の絶縁樹脂層
（２）の熱抵抗を低く設定している。
【００１３】一方、第２の絶縁樹脂層（５）はヒートサ
イクル時に基板（１）と第２の絶縁樹脂層（５）上に搭
載する回路素子（４）の熱膨張率αの差によるストレス
を吸収緩和できる延性特性を有する絶縁樹脂層が用いら
れる。第２の絶縁樹脂層（５）としてカプトン（商品
名）等のポリイミド樹脂が用いられる。かかるポリイミ
ド樹脂の延性特性は約８０〜８５％位有し、十分にヒー
トサイクルによるストレスを吸収緩和できるものであ
る。
イクル時に基板（１）と第２の絶縁樹脂層（５）上に搭
載する回路素子（４）の熱膨張率αの差によるストレス
を吸収緩和できる延性特性を有する絶縁樹脂層が用いら
れる。第２の絶縁樹脂層（５）としてカプトン（商品
名）等のポリイミド樹脂が用いられる。かかるポリイミ
ド樹脂の延性特性は約８０〜８５％位有し、十分にヒー
トサイクルによるストレスを吸収緩和できるものであ
る。
【００１４】それら第１，第２の絶縁樹脂層（２）
（５）は基板（１）上の同一層に略同一膜厚で貼着さ
れ、夫々の絶縁樹脂層（２）（５）上に所望形状の導電
路が形成される。即ち、基板（１）上に例えば３５μ厚
の銅箔と５０μ厚の第１の絶縁樹脂層（２）とがあらか
じめ一体化されたもの及び、それと略同一膜となるよう
に３５μ厚の銅箔と５０μ厚の第２の絶縁樹脂層（５）
とがあらかじめ一体化されたものを夫々用意する。
（５）は基板（１）上の同一層に略同一膜厚で貼着さ
れ、夫々の絶縁樹脂層（２）（５）上に所望形状の導電
路が形成される。即ち、基板（１）上に例えば３５μ厚
の銅箔と５０μ厚の第１の絶縁樹脂層（２）とがあらか
じめ一体化されたもの及び、それと略同一膜となるよう
に３５μ厚の銅箔と５０μ厚の第２の絶縁樹脂層（５）
とがあらかじめ一体化されたものを夫々用意する。
【００１５】そして、基板（１）上の所定位置と一致さ
せた後、銅箔が一体化された第１の絶縁樹脂層（２）
（あるいは第２の絶縁樹脂層（５））をアイロン等の加
熱治具を用いて基板（１）上に仮接着し、続いて第２の
絶縁樹脂層（５）（あるいは第１の絶縁樹脂層（２））
を加熱治具を用いて基板（１）上に仮接着する。この状
態で基板（１）上には略同一膜厚を有した第１及び第２
の絶縁樹脂層（２）（５）が同一層に形成されることに
なる。夫々の絶縁樹脂層（２）（５）を上述したように
基板（１）上に仮接着する場合、夫々の絶縁樹脂層
（２）（５）の境界部は若干離間させておく必要があ
る。何故なら、夫々の絶縁樹脂層（２）（５）の境界部
を密接するように仮接着するとすれば、後述するホット
プレス工程の際に夫々の樹脂が溶けるため、その溶けだ
した樹脂が境界部から盛上るからである。従って、上述
したように第１，第２の絶縁樹脂層（２）（５）の境界
部は若干離間させることが必要である。
せた後、銅箔が一体化された第１の絶縁樹脂層（２）
（あるいは第２の絶縁樹脂層（５））をアイロン等の加
熱治具を用いて基板（１）上に仮接着し、続いて第２の
絶縁樹脂層（５）（あるいは第１の絶縁樹脂層（２））
を加熱治具を用いて基板（１）上に仮接着する。この状
態で基板（１）上には略同一膜厚を有した第１及び第２
の絶縁樹脂層（２）（５）が同一層に形成されることに
なる。夫々の絶縁樹脂層（２）（５）を上述したように
基板（１）上に仮接着する場合、夫々の絶縁樹脂層
（２）（５）の境界部は若干離間させておく必要があ
る。何故なら、夫々の絶縁樹脂層（２）（５）の境界部
を密接するように仮接着するとすれば、後述するホット
プレス工程の際に夫々の樹脂が溶けるため、その溶けだ
した樹脂が境界部から盛上るからである。従って、上述
したように第１，第２の絶縁樹脂層（２）（５）の境界
部は若干離間させることが必要である。
【００１６】上述したように、基板（１）の同一主面の
同一層に略同一膜厚の銅箔が一体化された第１，第２の
絶縁樹脂層（２）（５）が仮接着されているために、１
回のホットプレス工程で第１，第２の絶縁樹脂層（２）
（５）を基板（１）上に完全固着することができる。ま
た、第１，第２の絶縁樹脂層（２）（５）上の銅箔のエ
ッチング工程も同時に行うことができる。
同一層に略同一膜厚の銅箔が一体化された第１，第２の
絶縁樹脂層（２）（５）が仮接着されているために、１
回のホットプレス工程で第１，第２の絶縁樹脂層（２）
（５）を基板（１）上に完全固着することができる。ま
た、第１，第２の絶縁樹脂層（２）（５）上の銅箔のエ
ッチング工程も同時に行うことができる。
【００１７】第１，第２の絶縁樹脂層（２）（５）上の
銅箔は上記したように同一のエッチング工程によってエ
ッチングされ、第１の絶縁樹脂層（２）上にはパワー半
導体素子（６）が固着される固着パッド（３）とその固
着パッド（３）から延在されたパワー用導電路（図示し
ない）、第２の絶縁樹脂層（５）上にはパワー半導体素
子（６）以外の、例えばチップ抵抗、チップコンデンサ
ー等のチップ部品（４）を含む回路素子が搭載される、
いわゆる小出力用の導電路（３）が夫々形成される。
銅箔は上記したように同一のエッチング工程によってエ
ッチングされ、第１の絶縁樹脂層（２）上にはパワー半
導体素子（６）が固着される固着パッド（３）とその固
着パッド（３）から延在されたパワー用導電路（図示し
ない）、第２の絶縁樹脂層（５）上にはパワー半導体素
子（６）以外の、例えばチップ抵抗、チップコンデンサ
ー等のチップ部品（４）を含む回路素子が搭載される、
いわゆる小出力用の導電路（３）が夫々形成される。
【００１８】基板（１）上の同一主面の同一層に第１の
絶縁樹脂層（２）及び第２の絶縁樹脂層（５）を貼着
し、夫々の樹脂層（２）（５）上に所定の導電路（３）
（３）を形成した後、かかる導電路（３）（３）上に所
定の回路素子が搭載される。即ち、第１の絶縁樹脂層
（２）上の固着パッド（３）にはろう材により固着され
た銅片等のヒートシンク（８）を介してパワー半導体素
子（６）が搭載接続される。一方、第２の絶縁樹脂層
（５）上の導電路（３）にはチップ抵抗、チップコンデ
ンサー等のチップ部品（４）及び図示はされないがその
他の小信号系の半導体素子が半田等のろう材により固着
搭載されている。
絶縁樹脂層（２）及び第２の絶縁樹脂層（５）を貼着
し、夫々の樹脂層（２）（５）上に所定の導電路（３）
（３）を形成した後、かかる導電路（３）（３）上に所
定の回路素子が搭載される。即ち、第１の絶縁樹脂層
（２）上の固着パッド（３）にはろう材により固着され
た銅片等のヒートシンク（８）を介してパワー半導体素
子（６）が搭載接続される。一方、第２の絶縁樹脂層
（５）上の導電路（３）にはチップ抵抗、チップコンデ
ンサー等のチップ部品（４）及び図示はされないがその
他の小信号系の半導体素子が半田等のろう材により固着
搭載されている。
【００１９】そして、パワー半導体素子（６）は第１及
び第２の絶縁樹脂層（２）（５）の境界部に延在された
第２の絶縁樹脂層（５）上の導電路（３）とワイヤ線
（９）により接続され、パワー半導体素子（６）と他の
回路素子（４）とが相互に電気接続されることになる。
このとき、導電路（３）上にはワイヤボンディングを容
易にするためにＮｉメッキ（１０）処理が施されてい
る。また、本実施例では、半導体チップ（６）と第２の
絶縁樹脂層（５）上の導電路（３）とを直接ワイヤ線
（９）で接続しているが、第１及び第２の絶縁樹脂層
（２）（５）の境界部に夫々の導電路（３）を延在させ
て、図示しないがワイヤ線で接続してもよい。
び第２の絶縁樹脂層（２）（５）の境界部に延在された
第２の絶縁樹脂層（５）上の導電路（３）とワイヤ線
（９）により接続され、パワー半導体素子（６）と他の
回路素子（４）とが相互に電気接続されることになる。
このとき、導電路（３）上にはワイヤボンディングを容
易にするためにＮｉメッキ（１０）処理が施されてい
る。また、本実施例では、半導体チップ（６）と第２の
絶縁樹脂層（５）上の導電路（３）とを直接ワイヤ線
（９）で接続しているが、第１及び第２の絶縁樹脂層
（２）（５）の境界部に夫々の導電路（３）を延在させ
て、図示しないがワイヤ線で接続してもよい。
【００２０】本発明の構造に依れば、基板（１）上に上
述したように低熱抵抗樹脂層の第１の絶縁樹脂層（２）
と延性特性を有する第２の絶縁樹脂層（５）とを備えて
いるために発熱を有するパワー半導体素子の熱量を十分
に放散できると共に厳しい温度サイクル、例えば−５０
〜＋１５０℃範囲であってもαの差によるチップ抵抗、
チップコンデンサー等のチップ部品（４）の半田接合部
に生ずるストレスは第２の絶縁樹脂層（５）によって吸
収されるため、従来の如き、半田接合部のクラック発生
を著しく抑制することができる。
述したように低熱抵抗樹脂層の第１の絶縁樹脂層（２）
と延性特性を有する第２の絶縁樹脂層（５）とを備えて
いるために発熱を有するパワー半導体素子の熱量を十分
に放散できると共に厳しい温度サイクル、例えば−５０
〜＋１５０℃範囲であってもαの差によるチップ抵抗、
チップコンデンサー等のチップ部品（４）の半田接合部
に生ずるストレスは第２の絶縁樹脂層（５）によって吸
収されるため、従来の如き、半田接合部のクラック発生
を著しく抑制することができる。
【００２１】それでは、本発明構造を用いると何故チッ
プコンデンサー、チップ抵抗等のチップ部品（４）の半
田接合部にクラックが生じにくくなることを図２を示し
て説明する。チップ部品（４）を固着した基板（１）を
約１５０℃の高温状態に放置すると基板（１）のαが２
３×１０-6／℃と大きいために基板（１）には矢印に示
す大きな応力が生じる。しかし、チップ部品（４）は延
性特性を有する第２の絶縁樹脂層（５）上に搭載されて
いるため、基板（１）で生じた大きな応力は第２の絶縁
樹脂層（５）内で厚み方向に従って矢印の如く吸収緩和
され、半田接合部（１１）には基板（１）で生じた大き
な応力が加わらないことになる。このとき、第２の絶縁
樹脂層（５）の膜厚が約１０μ以下だと基板（１）で生
じた応力を有効に緩和することができないために、第２
の絶縁樹脂層（５）の膜厚を約１０μ以上に設定すると
十分に基板（１）で発生した応力を緩和することができ
る。以上に述べたように基板（１）で発生した応力は第
２の絶縁樹脂層（５）内で緩和されるために、半田接合
部（１１）の半田成分の微結晶状態が保持され半田接合
部とコンデンサー等のチップ部品（４）の界面にクラッ
クが発生しないものである。
プコンデンサー、チップ抵抗等のチップ部品（４）の半
田接合部にクラックが生じにくくなることを図２を示し
て説明する。チップ部品（４）を固着した基板（１）を
約１５０℃の高温状態に放置すると基板（１）のαが２
３×１０-6／℃と大きいために基板（１）には矢印に示
す大きな応力が生じる。しかし、チップ部品（４）は延
性特性を有する第２の絶縁樹脂層（５）上に搭載されて
いるため、基板（１）で生じた大きな応力は第２の絶縁
樹脂層（５）内で厚み方向に従って矢印の如く吸収緩和
され、半田接合部（１１）には基板（１）で生じた大き
な応力が加わらないことになる。このとき、第２の絶縁
樹脂層（５）の膜厚が約１０μ以下だと基板（１）で生
じた応力を有効に緩和することができないために、第２
の絶縁樹脂層（５）の膜厚を約１０μ以上に設定すると
十分に基板（１）で発生した応力を緩和することができ
る。以上に述べたように基板（１）で発生した応力は第
２の絶縁樹脂層（５）内で緩和されるために、半田接合
部（１１）の半田成分の微結晶状態が保持され半田接合
部とコンデンサー等のチップ部品（４）の界面にクラッ
クが発生しないものである。
【００２２】一方、図３は本発明の構造（Ａ）と従来の
構造（Ｂ）上にチップコンデンサー（４）を搭載したと
きの温度サイクル試験での半田接合部へのクラック発生
不良率を示した特性図である。尚、温度サイクル条件は
−４０℃（３０分）〜＋１２５℃（３０分）で行い、ア
ルミニウム基板上に３．２×１．６ｍｍのチップコンデ
ンサーを搭載した。図から明らかな如く、従来の（Ｂ）
では６７０サイクルで不良が発生し始め、１０００サイ
クルでは試験サンプル数８個中全てのサンプルで半田ク
ラックによる接続不良が発生した。それに対して、本発
明の（Ａ）では１５００サイクルにおいても半田接合部
のクラックの発生が全くないことが確認された。
構造（Ｂ）上にチップコンデンサー（４）を搭載したと
きの温度サイクル試験での半田接合部へのクラック発生
不良率を示した特性図である。尚、温度サイクル条件は
−４０℃（３０分）〜＋１２５℃（３０分）で行い、ア
ルミニウム基板上に３．２×１．６ｍｍのチップコンデ
ンサーを搭載した。図から明らかな如く、従来の（Ｂ）
では６７０サイクルで不良が発生し始め、１０００サイ
クルでは試験サンプル数８個中全てのサンプルで半田ク
ラックによる接続不良が発生した。それに対して、本発
明の（Ａ）では１５００サイクルにおいても半田接合部
のクラックの発生が全くないことが確認された。
【００２３】
【発明の効果】以上に詳述した如く、本発明に依れば、
厳い条件下の温度サイクルにおいても、チップコンデン
サー、チップ抵抗等のチップ部品の半田接合部に生じて
いたクラック発生を略完全に防止することができる。そ
の結果、パワー半導体素子の熱放散性に優れかつ極めて
厳い温度サイクル条件下に適合した高信頼性の大出力用
の混成集積回路を実現することができる。
厳い条件下の温度サイクルにおいても、チップコンデン
サー、チップ抵抗等のチップ部品の半田接合部に生じて
いたクラック発生を略完全に防止することができる。そ
の結果、パワー半導体素子の熱放散性に優れかつ極めて
厳い温度サイクル条件下に適合した高信頼性の大出力用
の混成集積回路を実現することができる。
【００２４】また、本発明に依れば、基板上の同一層で
略同一膜厚を有した第１及び第２の絶縁樹脂層が存在す
るためにエッチング工程数等の製造工程数を増加させる
ことなく、従来工程をそのまま利用できるものである。
略同一膜厚を有した第１及び第２の絶縁樹脂層が存在す
るためにエッチング工程数等の製造工程数を増加させる
ことなく、従来工程をそのまま利用できるものである。
【図１】図１は本発明の実施例を示す要部拡大断面図で
ある。
ある。
【図２】図２は本発明の実施例の半田接合部における応
力を説明する図である。
力を説明する図である。
【図３】図３は温度サイクル試験における半田接合部の
クラック発生不良率を示す特性図である。
クラック発生不良率を示す特性図である。
【図４】図４は従来の混成集積回路を示す断面図であ
る。
る。
【図５】図５は従来の半田接合部における応力を説明す
る図である。
る図である。
（１） 金属基板
（２） 第１の絶縁樹脂層
（３） 導電路
（４） チップ部品
（５） 第２の絶縁樹脂層
（６） パワー半導体素子
Claims (3)
- 【請求項１】 金属基板上の一主面の同一層に略同一膜
厚の所望重量比のフィラーが混入された低熱抵抗樹脂層
と延性特性を有する絶縁樹脂層が形成され、前記低熱抵
抗樹脂層上に形成された導電路上にパワー半導体素子が
固着搭載され、前記延性特性を有する絶縁樹脂層上に形
成された導電路上に前記パワー半導体素子以外の回路素
子を固着搭載したことを特徴とする混成集積回路。 - 【請求項２】 前記他の回路素子として、チップ抵抗あ
るいはチップコンデンサーを用いたことを特徴とする請
求項１記載の混成集積回路。 - 【請求項３】 前記延性特性を有した絶縁樹脂層として
ポリイミド樹脂を用いたことを特徴とする請求項１記載
の混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188862A JPH0537106A (ja) | 1991-07-29 | 1991-07-29 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188862A JPH0537106A (ja) | 1991-07-29 | 1991-07-29 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537106A true JPH0537106A (ja) | 1993-02-12 |
Family
ID=16231167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3188862A Pending JPH0537106A (ja) | 1991-07-29 | 1991-07-29 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537106A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102714198A (zh) * | 2010-01-13 | 2012-10-03 | 丰田自动车株式会社 | 电力模块制造方法以及由之制造的电力模块 |
| JP2013026416A (ja) * | 2011-07-20 | 2013-02-04 | Toyoda Gosei Co Ltd | 素子搭載基板及びこれを備えた発光装置 |
-
1991
- 1991-07-29 JP JP3188862A patent/JPH0537106A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102714198A (zh) * | 2010-01-13 | 2012-10-03 | 丰田自动车株式会社 | 电力模块制造方法以及由之制造的电力模块 |
| JP2013026416A (ja) * | 2011-07-20 | 2013-02-04 | Toyoda Gosei Co Ltd | 素子搭載基板及びこれを備えた発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0547877B1 (en) | Semiconductor power module | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| US20040180474A1 (en) | Electronic assembly having electrically-isolated heat-conductive structure and method therefor | |
| JPH02283053A (ja) | 集積回路／ヒートシンク中間部材 | |
| JPH04162756A (ja) | 半導体モジュール | |
| JP2919651B2 (ja) | 混成集積回路 | |
| JP2000269392A (ja) | 半導体モジュール及び放熱用絶縁板 | |
| JP3972519B2 (ja) | パワー半導体モジュール | |
| JPH0537106A (ja) | 混成集積回路 | |
| JP2004327711A (ja) | 半導体モジュール | |
| JPS622587A (ja) | ハイパワ−用混成集積回路 | |
| JPH0536736A (ja) | 混成集積回路 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JP2005285885A (ja) | 半導体装置 | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JP3170005B2 (ja) | セラミック回路基板 | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| JP2619155B2 (ja) | 混成集積回路装置 | |
| JPH04186869A (ja) | 金属板ベース回路基板 | |
| JP3170004B2 (ja) | セラミック回路基板 | |
| JP2004072003A (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
| JPH0558569B2 (ja) | ||
| JP2804765B2 (ja) | 電子部品塔載用基板 | |
| JPS6057656A (ja) | パワ−モジユ−ル |