JPH0534835B2 - - Google Patents

Info

Publication number
JPH0534835B2
JPH0534835B2 JP59078924A JP7892484A JPH0534835B2 JP H0534835 B2 JPH0534835 B2 JP H0534835B2 JP 59078924 A JP59078924 A JP 59078924A JP 7892484 A JP7892484 A JP 7892484A JP H0534835 B2 JPH0534835 B2 JP H0534835B2
Authority
JP
Japan
Prior art keywords
wafer
gate
lifetime
gto
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59078924A
Other languages
English (en)
Other versions
JPS60220971A (ja
Inventor
Masanori Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59078924A priority Critical patent/JPS60220971A/ja
Priority to US06/705,118 priority patent/US4710792A/en
Priority to DE19853509745 priority patent/DE3509745A1/de
Publication of JPS60220971A publication Critical patent/JPS60220971A/ja
Publication of JPH0534835B2 publication Critical patent/JPH0534835B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、Gate Turn Off Thyristor（以下
GTOと記す）に関し、特にそのライフタイムの
制御によるオン、オフ特性の改良に関するもので
ある。
〔従来技術〕
従来のこの種のライフタイム制御方法を第１図
について説明する。同図において、１はAu、Pt
などのライフタイムキラー源、２はシリコンウエ
ハであり、該キラー源１は、シリコンウエハ２に
あらかじめHF又はNH4Fにより前処理を施し、
蒸着又はスパツタにより上記ライフタイムキラー
をシリコンウエハ２上全面に薄膜成長させて形成
する。そしGTOの設計上最適な温度に保たれた
拡散路に、上記シリコンウエハ２を投入し、これ
を設計上最適な時間、拡散路の中で均熱に保つ。
するとこれによりライフタイムキラー源１のAu、
Pt等がシリコンウエハ２内に拡散してライフタ
イムキラーとなり、このシリコンウエハ２のライ
フタイムが制御されることになるわけである。
このような従来のライフタイム制御方法によつ
てつくられたGTOの平面図を第２図に、また第
２図の−線断面図を第３図に示す。一般に
GTOは、自己消弧型の半導体素子であり、ター
ンオフ時のゲートからの過剰キヤリアの引き出し
を容易にするために、ゲートを素子全体にはりめ
ぐらせ、多数のエミツタを配設したマルチエミツ
タ構造が取られている。第２図、第３図におい
て、３はGTOの素子全体を示し、４はゲート、
５はカソードで、このカソード５が複数個存在し
ており、第２図においてカソード５以外の所は全
てゲート部分である。６はゲートリードで、一般
にはアルミ線が使われ、ゲート４のアルミ相とボ
ンデイングされている。７はゲートリード６の引
き出し点で、この部分とGTOパツケージのゲー
ト電極部分が、これも一般にアルミ線により接続
され、外部にゲート電極として取り出されてい
る。８はGTOのウエハ部分を示しており、Ｎエ
ミツタ８ａ、Ｐベース８ｂ、Ｎベース８ｃ、Ｐエ
ミツタ８ｄに分かれている。９はアノードであ
る。
一般にGTOにおいては、ターンオフ特性は、
まずゲートからの過剰キヤリアの引き出し能力を
高めることによつて改善されるが、それと共にキ
ヤリアのライフタイムを短くし、キヤリアを素子
内部で再結合によ消滅させることは、ターンオフ
特性の向上により重要な方法となる。そのためラ
イフタイムキラー源からライフタイムキラーを
GTOに拡散させ、ライフタイムを短くすること
は、GTOを製造する際に一般に行なわれている。
その際ライフタイムキラーの拡散濃度を上げ、ラ
イフタイムを必要以上に短くするターンオフ特性
の能力は向上するが、逆にオン特性は悪化し、特
にGTOのオン電圧が増加してしまう。このため
一般にはGTOのオン特性とオフ特性の両面を考
慮してライフタイムキラーの拡散濃度が制御され
ている。
このように従来のライフタイム制御方法ではラ
イフタイムキラーの拡散濃度は素子のオン、オフ
両特性を考慮してある最適値に制御されており、
この際素子全面のライフタイムを一様に短くする
ことにより該制御が行なわれていた。ところでタ
ーンオフ時の第２、第３図に矢印で示すゲートか
らの過剰キヤリアの引き出しによるゲート電流
は、最終的にゲートリードの引き出し点７に集ま
り、ここからパツケージ外へ流れて行く訳である
が、GTOの大容量化に伴い、このゲート電流は
非常に大きな値となつてきている。またこのゲー
ト電流はゲートにマイナス、カソードにプラスの
電圧を印加することにより流しているが、この電
圧もゲートとカソードのアバランシエ電圧により
決定され、あまり大きく取ることができない。そ
のため、過剰キヤリアの引き出しによるゲート電
流が流れるゲートのアルミ層及びゲートリードの
抵抗による電圧降下がゲート・カソード間の印加
電圧に対して無視できなくなり、ゲートリードの
引き出し点から離れた所ではキヤリアの引き出し
が十分行なわれていない。そのために、一般に
GTOのターンオフ時の破壊点はゲートリードの
引き出し点から離れた所で起きており、GTOの
素子特性を高める上で非常に大きな問題となつて
いた。
〔発明の概要〕
この発明は、かかる欠点を解消しようとするも
ので、GTOの円板状の半導体ウエハをライフタ
イムの相異なる表面扇形の複数の領域に分け、ゲ
ートリードの引き出し点を含む部分のライフタイ
ムの値がウエハ内の各部分の中で一番大きくなる
ようにし、ゲートリードの引き出し点から最も遠
方のエミツタを含む部分のライフタイムの値がウ
エハ内の各部分の中で一番小さくなるようにする
ことにより、GTOのオン特性を犠牲にすること
なく、オフ特性を高めることのできるゲートター
ンオフサイリスタ及びその製造方法を提供するこ
とを目的としている。
〔発明の実施例〕
以下、本発明の実施例を図について説明する。
第４図及び第５図は本願の第２の発明の一実施
例によるGTOの製造方法を説明するためのもの
である。
まず、シリコンウエハ２の一主面上に、Au、
Ptなどのライフタイムキラー源を形成すべき部
分を除いてマスク１１を形成し、しかる後該シリ
コンウエハ２に上記Au又はPtを蒸着又はスパツ
タする。するとライフタイムキラー源は上記シリ
コンウエハ２の上記マスク１１下の部分には、成
長されず、上記マスク１１のない部分のみに形成
される。次にこのシリコンウエハ２を拡散炉の中
で所定の拡散温度に一定時間保持すれば、ライフ
ライムキラーは当然ながらマスク１１下方のウエ
ハ部分には拡散されず、ライフタイムキラー源１
が形成されているウエハ部分のみに拡散される。
またこの拡散終了後今度は上記マスク１１及びラ
イフタイムキラー源１を除去し、該キラー源１の
あつた部分のみに新たにマスクを形成して、上記
マスク１１のあつた部分のみにキラー源を形成
し、しかる後上記とは異なる拡散温度、拡散時間
で拡散せしめる。するとこれにより、GTOのシ
リコンウエハ２内にライフタイムの異なる２の部
分を生じさせることができる。
なお、上記実施例では、ライフタイムキラーの
拡散濃度を異ならせるために、まずある部分に所
定温度でライフタイムキラーを拡散し、しかる後
他の部分に異なる温度で拡散した場合について説
明したが、この拡散濃度を異ならせる方法として
は、まず全面に一様にライフタイムキラーを拡散
し、しかる後ある部分のみにさらに拡散するよう
にしても、あるいはある部分のみに拡散して他の
部分には全く拡散しないようにしてもよい。
第６図、第７図は上記実施例方法により造られ
たGTOを示し、これは本願の第１発明の一実施
例によるGTOである。図において第２図及び第
３図と同一符号は同一又は相当部分を示し、１２
はゲートリード６の引き出し点７から最も遠方の
エミツタであり、この実施例GTOでは、GTOの
面内でライフタイムの小さい部分３Ａが、上記エ
ミツタ１２を含むようになつており、また面内で
ライフタイムの大きい部分３Ｂがゲートリード６
の引き出し点７を含むようになつている。ライフ
タイムの短い部分３Ａはライフタイムキラーによ
るキヤリアの再結晶のためゲートからのキヤリア
の引き出し量は少なくてすむ。一方ライフタイム
の長い部分３Ｂは、ゲートからの必要なキヤリア
の引き出し量は多くなるが、ゲートリード６の引
き出し点７に近いために、ゲートのアルミ層や、
アルミ線の抵抗による電圧降下は小さく、そのた
め、キヤリアの引き出し能力が十分及び範囲とな
る。
一般にGTO素子のオン電圧はライフタイムを
短くすると、等しい電流密度に対して増加する。
しかるに本実施例ではライフタイムの短い部分３
Ａと、ライフタイムの長い部分３Ｂとを形成して
おり、この実施例素子のオン電圧をＶとし、素子
全面のライフタイムがすべてライフタイムの短い
部分３ＡのライフタイムτAに等しくなつたと仮
定した時のオン電圧VA、素子全面のライフタイ
ムがすべてライフタイムの長い部分３Ｂのライフ
タイムτBに等しくなつたと仮定した時のオン電
圧VBすれば、オン電圧ＶはVBより大きく、VA
より小さな値となると考えられる。このことは第
６図の部分３Ａの領域の面積と部分３Ｂの領域の
面積との比によつて決まると容易に判断される。
このように、本実施例GTOは、従来のライフ
タイム制御方法によつてつくられたGTOと、同
じターンオフ能力をもたせた場合、ゲートリード
６の引き出し点７を含む部分３Ｂのライフタイム
の値を、より大きくできるので、その分だけ素子
のオン電圧を小さくできる。
また本実施例GTOは、従来方法のGTOと同じ
オン電圧にした場合、ゲートリード６の引き出し
点７から最も遠方のエミツタ１２を含む部分３Ａ
のライフタイムの値を、より小さくできるので、
ターンオフ能力を向上させることができる。
ゲートリード６の引き出し点７を含む部分３Ｂ
は、該引き出し点７から両部分３Ａ，３Ｂの境界
までの最短距離が、該部分３Ｂのキヤリアの拡散
距離より大きくなければならない。その理由は拡
散距離の長さだけはキヤリアがウエハ内部を拡散
できるので、ゲートのアルミ層を通らなくてもキ
ヤリアを引き出すことができるわけで、本発明で
GTOがターンオフ失敗を引き起こす重要な要因
として考えたゲートのアルミ層及びゲートリード
による電圧降下を無視できるからである。ゲート
リード６の引き出し点７から最も遠方のエミツタ
１２は、ゲートのアルミ層及びゲートリード６の
抵抗による電圧降下が一番大きくなるので、この
エミツタ１２を含む部分のライフタイムの値を面
内で一番小さくするわけである。
なお、上記両実施例では、マスク１１によつて
ライフタイムキラー源１がシリコンウエハ２上に
薄膜として成長する部分と、しない部分とをつく
ることによつてライフタイムの面内制御を行なつ
たが、逆にライフタイムキラーを全面に蒸着又は
スパツタしておいて、後に、エツチングにより部
分的にライフタイムキラー源を除去することによ
つてライフタイム制御を行なつても良い。又上記
両実施例では、片面のみ蒸着又はスパツタを行な
つたが、両主面にこれを行なつても良いことは言
うまでもない。
〔発明の効果〕
この発明は以上説明したように、GTOの半導
体ウエハ内のライフタイムの値をゲートの引き出
し点を含む領域を大きく、ゲートの引き出し点か
ら最も遠方のエミツタを含む領域を小さくしたの
で、GTOのオン特性とオフ特性の片方を犠牲に
することなく、該各特性を向上させることができ
る効果がある。
【図面の簡単な説明】
第１図は従来のGTOの製造方法に説明するた
めの側面図、第２図は該方法によつてつくられた
従来のGTOの平面図、第３図は第２図の−
線断面図、第４図は本願の第２の発明の一実施例
によるGTOの製造方法を説明するための平面図、
第５図は第４図−線断面図、第６図は本願の
第１の発明の一実施例によるGTOの平面図、第
７図は第６図の−線断面図である。 １……ライフタイムキラー源、２，８……半導
体ウエハ（シリコンウエハ）、３……GTO素子、
３Ａ……第２ウエハ領域、３Ｂ……第１ウエハ領
域、４……ゲート、６……ゲートリード、７……
ゲートリード引き出し点、１２……最も遠方のエ
ミツタ。なお、図中同一符号は同一又は相当部分
を示す。

Claims (1)

  1. 【特許請求の範囲】 １ 素子全体にゲートがはりめぐらされマルチエ
    ミツタ構造を有する円板状のゲートターンオフサ
    イリスタにおいて、 半導体ウエハがキヤリアライフタイムの相異な
    る複数の表面扇形のウエハ領域に分割され、 そのうちのゲートリード引き出し点を含む第１
    ウエハ領域が上記複数のウエハ領域の中で最大の
    キヤリアライフタイムを有し、 上記ゲートリード引き出し点から最も遠方のエ
    ミツタを含む第２ウエハ領域が最小のキヤリアラ
    イフタイムを有することを特徴とするゲートター
    ンオフサイリスタ。 ２ 上記第１ウエハ領域は、 上記ゲートリード引き出し点から該ウエハ領域
    の境界までの最短距離が該第１ウエハ領域のキヤ
    リアライフタイムの拡散距離より大きくなつてい
    ることを特徴とする特許請求の範囲第１項記載の
    ゲートターンオフサイリスタ。 ３ 素子全体にゲートがはりめぐらされマルチエ
    ミツタ構造を有する円板状のゲートターンオフサ
    イリスタを製造する方法であつて、 半導体ウエハの面内にキヤリアライフタイムの
    相異なる複数の表面扇形のウエハ領域を、該ウエ
    ハ領域のみの上にライフタイムキラー源を形成し
    その後各ウエハ領域に応じた温度で所定時間（又
    は上記応じた時間所定温度で）加熱して拡散する
    工程を順次各ウエハ領域につき行なつて形成し、 その際ゲートリードが引き出されるべき点を含
    む第１ウエハ領域、該引き出し点から最も遠方の
    エミツタを含む第２ウエハ領域については上記拡
    散温度（又は拡散時間）を各々最低温度（又は最
    低時間）、最高温度（又は最長時間）としたこと
    を特徴とするゲートターンオフサイリスタの製造
    方法。
JP59078924A 1984-04-17 1984-04-17 ゲ−トタ−ンオフサイリスタ及びその製造方法 Granted JPS60220971A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP59078924A JPS60220971A (ja) 1984-04-17 1984-04-17 ゲ−トタ−ンオフサイリスタ及びその製造方法
US06/705,118 US4710792A (en) 1984-04-17 1985-02-22 Gate turn-off thyristor
DE19853509745 DE3509745A1 (de) 1984-04-17 1985-03-18 Abschaltthyristor und verfahren zur herstellung desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59078924A JPS60220971A (ja) 1984-04-17 1984-04-17 ゲ−トタ−ンオフサイリスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPS60220971A JPS60220971A (ja) 1985-11-05
JPH0534835B2 true JPH0534835B2 (ja) 1993-05-25

Family

ID=13675407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59078924A Granted JPS60220971A (ja) 1984-04-17 1984-04-17 ゲ−トタ−ンオフサイリスタ及びその製造方法

Country Status (3)

Country Link
US (1) US4710792A (ja)
JP (1) JPS60220971A (ja)
DE (1) DE3509745A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691246B2 (ja) * 1985-09-02 1994-11-14 株式会社日立製作所 半導体装置
DE3787721D1 (de) * 1987-02-24 1993-11-11 Bbc Brown Boveri & Cie Steuerbares Leistungs-Halbleiterbauelement.
JP2660338B2 (ja) * 1987-08-19 1997-10-08 三菱電機株式会社 半導体装置
US6100575A (en) 1987-08-19 2000-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor switching device having different carrier lifetimes between a first portion serving as a main current path and the remaining portion of the device
US5510274A (en) * 1987-08-19 1996-04-23 Mitsubishi Denki Kabushiki Kaisha Method of controlling a carrier lifetime in a semiconductor switching device
EP0328778B1 (de) * 1988-01-26 1992-03-11 Asea Brown Boveri Ag Hochleistungsschalter
DE58905844D1 (de) * 1989-02-02 1993-11-11 Asea Brown Boveri Druckkontaktiertes Halbleiterbauelement.
DE4403429C2 (de) * 1994-02-04 1997-09-18 Asea Brown Boveri Abschaltbares Halbleiterbauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4847779A (ja) * 1971-10-19 1973-07-06
JPS4935875A (ja) * 1972-08-04 1974-04-03
JPS57201077A (en) * 1981-06-05 1982-12-09 Hitachi Ltd Semiconductor switching device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3943549A (en) * 1972-03-15 1976-03-09 Bbc Brown, Boveri & Company, Limited Thyristor
JPS533233B2 (ja) * 1972-04-20 1978-02-04
US3941625A (en) * 1973-10-11 1976-03-02 General Electric Company Glass passivated gold diffused SCR pellet and method for making
US3988771A (en) * 1974-05-28 1976-10-26 General Electric Company Spatial control of lifetime in semiconductor device
US4165517A (en) * 1977-02-28 1979-08-21 Electric Power Research Institute, Inc. Self-protection against breakover turn-on failure in thyristors through selective base lifetime control
DE2710701C3 (de) * 1977-03-11 1980-08-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen Halbleiterbauelement
JPS6043668B2 (ja) * 1979-07-06 1985-09-30 株式会社日立製作所 半導体装置
JPS57130449U (ja) * 1981-02-09 1982-08-14
JPS58103171A (ja) * 1981-12-15 1983-06-20 Mitsubishi Electric Corp 半導体装置
JP3192186B2 (ja) * 1991-11-28 2001-07-23 昭和電工株式会社 非対称な配位子を有するジルコニウム化合物及び触媒成分

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4847779A (ja) * 1971-10-19 1973-07-06
JPS4935875A (ja) * 1972-08-04 1974-04-03
JPS57201077A (en) * 1981-06-05 1982-12-09 Hitachi Ltd Semiconductor switching device

Also Published As

Publication number Publication date
DE3509745A1 (de) 1985-10-24
US4710792A (en) 1987-12-01
DE3509745C2 (ja) 1992-04-02
JPS60220971A (ja) 1985-11-05

Similar Documents

Publication Publication Date Title
US7485920B2 (en) Process to create buried heavy metal at selected depth
US4259683A (en) High switching speed P-N junction devices with recombination means centrally located in high resistivity layer
KR20010071949A (ko) 높은 차단 전압용 파워 반도체 소자
JPH0534835B2 (ja)
US4662957A (en) Method of producing a gate turn-off thyristor
JP2000195870A (ja) 半導体素子及び製造方法
EP0064613B1 (en) Semiconductor device having a plurality of element units operable in parallel
US5554880A (en) Uniform current density and high current gain bipolar transistor
US6198115B1 (en) IGBT with reduced forward voltage drop and reduced switching loss
JPH0578949B2 (ja)
JPS61183966A (ja) サイリスタの製造方法
US6103584A (en) Uniform current density and high current gain bipolar transistor
US8314002B2 (en) Semiconductor device having increased switching speed
US4717588A (en) Metal redistribution by rapid thermal processing
JP4364945B2 (ja) バイポーラ半導体素子の製造方法
US3688164A (en) Multi-layer-type switch device
JPH0543192B2 (ja)
JP2639959B2 (ja) 半導体装置の製造方法
JPS61182259A (ja) ゲ−トタ−ンオフサイリスタ
JPH02137371A (ja) ゲートターンオフサイリスタ
JPS5856983B2 (ja) ゲ−トタ−ンオフサイリスタ
JPS6348195B2 (ja)
JPH0442918Y2 (ja)
JPS58130570A (ja) 半導体装置
JPH0553306B2 (ja)