JPH05346827A - 電圧調整回路装置 - Google Patents
電圧調整回路装置Info
- Publication number
- JPH05346827A JPH05346827A JP17928392A JP17928392A JPH05346827A JP H05346827 A JPH05346827 A JP H05346827A JP 17928392 A JP17928392 A JP 17928392A JP 17928392 A JP17928392 A JP 17928392A JP H05346827 A JPH05346827 A JP H05346827A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- circuit device
- reset
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【目的】 素子のばらつきを精密かつ容易に補正するこ
とができ、また、何度でも容易にデータの書き換えが可
能な電圧調整回路装置を提供する。 【構成】 複数の抵抗Ｒ１〜Ｒ５に対して直列もしくは
並列的にトランジスタＴｒ１〜Ｔｒ４が接続されてお
り、ＥＥＰＲＯＭ１に記憶されている補正データを制御
回路２によって読み出し、レジスタ３を経てトランジス
タＴｒ１〜Ｔｒ４をＯＮ・ＯＦＦ制御する。これによ
り、抵抗列の抵抗値を所望値に設定することができ、素
子のばらつきを補正できる。また、補正データが書き換
えできるので、何度でも素子のばらつきを補正し直すこ
とができる。
とができ、また、何度でも容易にデータの書き換えが可
能な電圧調整回路装置を提供する。 【構成】 複数の抵抗Ｒ１〜Ｒ５に対して直列もしくは
並列的にトランジスタＴｒ１〜Ｔｒ４が接続されてお
り、ＥＥＰＲＯＭ１に記憶されている補正データを制御
回路２によって読み出し、レジスタ３を経てトランジス
タＴｒ１〜Ｔｒ４をＯＮ・ＯＦＦ制御する。これによ
り、抵抗列の抵抗値を所望値に設定することができ、素
子のばらつきを補正できる。また、補正データが書き換
えできるので、何度でも素子のばらつきを補正し直すこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、抵抗値を調整すること
により電圧調整ができる電圧調整回路装置に係り、特
に、ＬＳＩなどの製造プロセス上でのばらつき等に起因
して生じる素子のばらつきを補正する技術に関する。
により電圧調整ができる電圧調整回路装置に係り、特
に、ＬＳＩなどの製造プロセス上でのばらつき等に起因
して生じる素子のばらつきを補正する技術に関する。
【０００２】
【従来の技術】従来、例えば、或る電圧でリセット信号
が得られるリセット回路において、入力側の抵抗素子の
ばらつきを補正する場合、レーザトリミングによる補正
やボリューム抵抗によるマニュアル調整等の方法がとら
れている。上記レーザトリミングによる方法では、図５
に示すように、レーザトリミングにより点Ｃ，Ｄ，Ｅ，
Ｆの接続、遮断を調整することで回路にかかる抵抗ｒ
１，ｒ２，ｒ３，ｒ４を変化させて、抵抗値を調整し、
これにより素子のばらつきを補正している。また、ボリ
ューム抵抗による方法では、調整用の抵抗をマニュアル
で調整し、素子のばらつきを補正している。
が得られるリセット回路において、入力側の抵抗素子の
ばらつきを補正する場合、レーザトリミングによる補正
やボリューム抵抗によるマニュアル調整等の方法がとら
れている。上記レーザトリミングによる方法では、図５
に示すように、レーザトリミングにより点Ｃ，Ｄ，Ｅ，
Ｆの接続、遮断を調整することで回路にかかる抵抗ｒ
１，ｒ２，ｒ３，ｒ４を変化させて、抵抗値を調整し、
これにより素子のばらつきを補正している。また、ボリ
ューム抵抗による方法では、調整用の抵抗をマニュアル
で調整し、素子のばらつきを補正している。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の方法にあって、レーザトリミングによる方法
では、一度補正を行うと再び補正し直すことができない
といった問題がある。また、ボリューム抵抗による方法
では、細かい調整が難しく手間がかかるといった問題が
ある。
うな従来の方法にあって、レーザトリミングによる方法
では、一度補正を行うと再び補正し直すことができない
といった問題がある。また、ボリューム抵抗による方法
では、細かい調整が難しく手間がかかるといった問題が
ある。
【０００４】本発明は、上述した問題点を解決するもの
で、精密かつ容易に素子のばらつきを補正することがで
き、また、何度でも容易にデータの書き換えが可能であ
る電圧調整回路装置を提供することを目的とする。
で、精密かつ容易に素子のばらつきを補正することがで
き、また、何度でも容易にデータの書き換えが可能であ
る電圧調整回路装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、互いに直列もしくは並列に接続された複数
の抵抗及び該複数の抵抗に対して並列的もしくは直列的
に接続され、与えられる信号によってＯＮ・ＯＦＦする
複数のスイッチング素子から構成される電圧調整手段
と、前記スイッチング素子をＯＮ・ＯＦＦする信号に関
するデータが記憶されている記憶手段と、前記記憶手段
から前記データを読み出すと共に該データを前記スイッ
チング素子へ出力する制御手段とを備えたものである。
また、前記データは書き換え可能とすればよい。さら
に、前記スイッチング素子はトランジスタを用いること
ができる。
に本発明は、互いに直列もしくは並列に接続された複数
の抵抗及び該複数の抵抗に対して並列的もしくは直列的
に接続され、与えられる信号によってＯＮ・ＯＦＦする
複数のスイッチング素子から構成される電圧調整手段
と、前記スイッチング素子をＯＮ・ＯＦＦする信号に関
するデータが記憶されている記憶手段と、前記記憶手段
から前記データを読み出すと共に該データを前記スイッ
チング素子へ出力する制御手段とを備えたものである。
また、前記データは書き換え可能とすればよい。さら
に、前記スイッチング素子はトランジスタを用いること
ができる。
【０００６】
【作用】上記の構成によれば、制御手段は、記憶手段に
記憶されているデータを読み出し、このデータ信号をス
イッチング素子に与えて、同素子をＯＮ・ＯＦＦ制御さ
せる。これにより、互いに直列もしくは並列に接続され
た複数の抵抗間の抵抗値が所望値に設定され、抵抗素子
のばらつきを精密かつ容易に補正することができ、所望
の電圧値を得ることができる。さらに、データが書き換
え可能であることにより、何度でも素子のばらつきを補
正し直すことができる。
記憶されているデータを読み出し、このデータ信号をス
イッチング素子に与えて、同素子をＯＮ・ＯＦＦ制御さ
せる。これにより、互いに直列もしくは並列に接続され
た複数の抵抗間の抵抗値が所望値に設定され、抵抗素子
のばらつきを精密かつ容易に補正することができ、所望
の電圧値を得ることができる。さらに、データが書き換
え可能であることにより、何度でも素子のばらつきを補
正し直すことができる。
【０００７】
【実施例】以下、本発明を具体化した一実施例について
図１乃至図４を参照して説明する。この実施例ではリセ
ット回路におけるリセット電圧の補正について説明す
る。図１は電圧調整回路装置の回路構成図である。この
電圧調整回路装置は、電圧調整手段と記憶手段と制御手
段とを備えている。電圧調整手段は、５つの直列接続さ
れた抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５と、これらに直
列的もしくは並列的に接続されたスイッチング素子であ
るトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４とから
構成されている。それぞれのトランジスタＴｒ１，Ｔｒ
２，Ｔｒ３，Ｔｒ４のソース側は、それぞれの抵抗の一
端もしくは抵抗間に接続されていて、ドレイン側には電
源電圧ＶＤＤが印加されている。また、抵抗Ｒ５は一端
が接地されている。
図１乃至図４を参照して説明する。この実施例ではリセ
ット回路におけるリセット電圧の補正について説明す
る。図１は電圧調整回路装置の回路構成図である。この
電圧調整回路装置は、電圧調整手段と記憶手段と制御手
段とを備えている。電圧調整手段は、５つの直列接続さ
れた抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５と、これらに直
列的もしくは並列的に接続されたスイッチング素子であ
るトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４とから
構成されている。それぞれのトランジスタＴｒ１，Ｔｒ
２，Ｔｒ３，Ｔｒ４のソース側は、それぞれの抵抗の一
端もしくは抵抗間に接続されていて、ドレイン側には電
源電圧ＶＤＤが印加されている。また、抵抗Ｒ５は一端
が接地されている。
【０００８】一方、記憶手段はＥＥＰＲＯＭ１であり、
ここに、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４
をＯＮ・ＯＦＦする信号に関する補正データが記憶され
ている。また、制御手段は制御回路２とレジスタ３とで
なり、この制御回路２によりＥＥＰＲＯＭ１に記憶され
ている補正データを読み出し、これをレジスタ３に送出
する。制御回路２では電源電圧ＶＤＤを検出できるよう
になっている。レジスタ３の出力端はトランジスタＴｒ
１，Ｔｒ２，Ｔｒ３，Ｔｒ４のゲートと接続されてい
て、制御回路２から送られてきた信号に基づいて、トラ
ンジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４のＯＮ・ＯＦ
Ｆを制御する。上記構成に加えて、オペアンプ（コンパ
レータ）４及びＡＮＤ回路５が設けられている。オペア
ンプ４のプラス側入力端子は抵抗Ｒ４、Ｒ５間に接続さ
れていて、オペアンプ４のマイナス側入力端子にはリセ
ット電圧が与えられている。ＡＮＤ回路５の入力端子は
それぞれオペアンプ４及び制御回路２の出力端子と接続
され、ＡＮＤ回路５からはリセット信号が出力される。
ここに、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４
をＯＮ・ＯＦＦする信号に関する補正データが記憶され
ている。また、制御手段は制御回路２とレジスタ３とで
なり、この制御回路２によりＥＥＰＲＯＭ１に記憶され
ている補正データを読み出し、これをレジスタ３に送出
する。制御回路２では電源電圧ＶＤＤを検出できるよう
になっている。レジスタ３の出力端はトランジスタＴｒ
１，Ｔｒ２，Ｔｒ３，Ｔｒ４のゲートと接続されてい
て、制御回路２から送られてきた信号に基づいて、トラ
ンジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４のＯＮ・ＯＦ
Ｆを制御する。上記構成に加えて、オペアンプ（コンパ
レータ）４及びＡＮＤ回路５が設けられている。オペア
ンプ４のプラス側入力端子は抵抗Ｒ４、Ｒ５間に接続さ
れていて、オペアンプ４のマイナス側入力端子にはリセ
ット電圧が与えられている。ＡＮＤ回路５の入力端子は
それぞれオペアンプ４及び制御回路２の出力端子と接続
され、ＡＮＤ回路５からはリセット信号が出力される。
【０００９】次に、上記構成における動作を説明する。
ＥＥＰＲＯＭ１には予め補正データ、例えば０，１，
０，０が記憶されていて、この補正データは制御回路２
によって読み出され、レジスタ３に送出される。そし
て、レジスタ３からの出力データ信号０，１，０，０に
よって、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４
をＯＮ・ＯＦＦさせる。この場合は、トランジスタＴｒ
３のみ導通され、他のトランジスタは導通されない。つ
まり、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４は
補正データのビット状態によりＯＮ・ＯＦＦされる。こ
のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４のＯＮ
・ＯＦＦにより補正抵抗が適正に調整される。以上によ
り、オペアンプ４のリセット電圧の補正が行える。
ＥＥＰＲＯＭ１には予め補正データ、例えば０，１，
０，０が記憶されていて、この補正データは制御回路２
によって読み出され、レジスタ３に送出される。そし
て、レジスタ３からの出力データ信号０，１，０，０に
よって、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４
をＯＮ・ＯＦＦさせる。この場合は、トランジスタＴｒ
３のみ導通され、他のトランジスタは導通されない。つ
まり、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４は
補正データのビット状態によりＯＮ・ＯＦＦされる。こ
のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４のＯＮ
・ＯＦＦにより補正抵抗が適正に調整される。以上によ
り、オペアンプ４のリセット電圧の補正が行える。
【００１０】図２は補正データの書き込み時における処
理手順を示すフローチャートである。予め製品出荷時等
にＥＥＰＲＯＭ１に補正データを入力するモードに外部
から設定しておく（＃１）。リセット電圧と補正値とが
等しくなるまで、ＥＥＰＲＯＭ１の補正データを書き換
え（＃３）、リセット電圧と補正値とが等しくなると、
補正を完了する（＃４）。
理手順を示すフローチャートである。予め製品出荷時等
にＥＥＰＲＯＭ１に補正データを入力するモードに外部
から設定しておく（＃１）。リセット電圧と補正値とが
等しくなるまで、ＥＥＰＲＯＭ１の補正データを書き換
え（＃３）、リセット電圧と補正値とが等しくなると、
補正を完了する（＃４）。
【００１１】図３は補正データの読み出し時における処
理手順を示すフローチャートである。電源を立ち上げる
と（＃１１）、ＥＥＰＲＯＭ１から補正データを読み出
し（＃１２）、制御回路２において電源電圧とリセット
電圧との大小を比較する（＃１３）。電源電圧がリセッ
ト電圧よりも低いときは、電源電圧が低いことによる誤
動作を防止するため、リセットする（＃１４）。電源電
圧が十分に立上がり、電源電圧がリセット電圧以上にな
ったとき、リセットを解除する（＃１５）。
理手順を示すフローチャートである。電源を立ち上げる
と（＃１１）、ＥＥＰＲＯＭ１から補正データを読み出
し（＃１２）、制御回路２において電源電圧とリセット
電圧との大小を比較する（＃１３）。電源電圧がリセッ
ト電圧よりも低いときは、電源電圧が低いことによる誤
動作を防止するため、リセットする（＃１４）。電源電
圧が十分に立上がり、電源電圧がリセット電圧以上にな
ったとき、リセットを解除する（＃１５）。
【００１２】図４は電源立上時における電源電圧の時間
的変化を示すタイムチャートである。この例では、電源
電圧は電源の立上げ後、０Ｖから３．０Ｖまで上昇す
る。リセット電圧が２．７Ｖの場合、図中の点Ａにおい
て上記補正データの読み出しを開始し、図中の範囲Ｂで
は、リセット電圧と電源電圧を比較して、電源電圧がリ
セット電圧よりも低いので、制御回路２からＡＮＤ回路
５にリセットのための信号を出力することでリセットす
る。その後、電源電圧がリセット電圧の２．７Ｖ以上ま
で上昇すると、制御回路２からＡＮＤ回路５にリセット
解除信号を出力することでリセットを解除する。
的変化を示すタイムチャートである。この例では、電源
電圧は電源の立上げ後、０Ｖから３．０Ｖまで上昇す
る。リセット電圧が２．７Ｖの場合、図中の点Ａにおい
て上記補正データの読み出しを開始し、図中の範囲Ｂで
は、リセット電圧と電源電圧を比較して、電源電圧がリ
セット電圧よりも低いので、制御回路２からＡＮＤ回路
５にリセットのための信号を出力することでリセットす
る。その後、電源電圧がリセット電圧の２．７Ｖ以上ま
で上昇すると、制御回路２からＡＮＤ回路５にリセット
解除信号を出力することでリセットを解除する。
【００１３】上述のように、ＥＥＰＲＯＭ１は不揮発性
であるので、補正データは電源を切っても消えることは
なく、また、容易に何度でもデータの書き換えができ
る。なお、本発明は上記実施例に限られず、種々の変形
が可能である。抵抗及びトランジスタの数は任意の個数
を用いて、これらを適宜に直列的もしくは並列的に接続
したものを用いることができる。また、本電圧調整回路
装置は、ＥＥＰＲＯＭ昇圧電圧の調整、Ａ／Ｄコンバー
タのオフセット電圧調整などにも同様に適用することが
できる。
であるので、補正データは電源を切っても消えることは
なく、また、容易に何度でもデータの書き換えができ
る。なお、本発明は上記実施例に限られず、種々の変形
が可能である。抵抗及びトランジスタの数は任意の個数
を用いて、これらを適宜に直列的もしくは並列的に接続
したものを用いることができる。また、本電圧調整回路
装置は、ＥＥＰＲＯＭ昇圧電圧の調整、Ａ／Ｄコンバー
タのオフセット電圧調整などにも同様に適用することが
できる。
【００１４】
【発明の効果】以上のように本発明によれば、記憶され
ているデータに基づいてスイッチング素子のＯＮ・ＯＦ
Ｆを制御することにより、互いに直列もしくは並列に接
続された複数の抵抗間の抵抗値を調整することができる
ので、素子のばらつきを精密かつ容易に補正することが
できる。さらに、データが書き換え可能であることによ
り、素子のばらつきを補正するためのデータを何度でも
書き直すことができ、補正し直すことができるので、よ
り的確な電圧調整ができる。
ているデータに基づいてスイッチング素子のＯＮ・ＯＦ
Ｆを制御することにより、互いに直列もしくは並列に接
続された複数の抵抗間の抵抗値を調整することができる
ので、素子のばらつきを精密かつ容易に補正することが
できる。さらに、データが書き換え可能であることによ
り、素子のばらつきを補正するためのデータを何度でも
書き直すことができ、補正し直すことができるので、よ
り的確な電圧調整ができる。
【図１】本発明の一実施例による電圧調整回路装置の回
路構成図である。
路構成図である。
【図２】補正データの書き込み時における処理手順を示
すフローチャートである。
すフローチャートである。
【図３】補正データの読み出し時における処理手順を示
すフローチャートである。
すフローチャートである。
【図４】電源立上時における電源電圧の時間的変化を示
すタイムチャートである。
すタイムチャートである。
【図５】従来のレーザトリミングによる補正方法を説明
する図である。
する図である。
１ ＥＥＰＲＯＭ ２ 制御回路 ３ レジスタ Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 抵抗 Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４ トランジスタ
Claims (3)
- 【請求項１】 互いに直列もしくは並列に接続された複
数の抵抗及び該複数の抵抗に対して並列的もしくは直列
的に接続され、与えられる信号によってＯＮ・ＯＦＦす
る複数のスイッチング素子から構成される電圧調整手段
と、前記スイッチング素子をＯＮ・ＯＦＦする信号に関
するデータが記憶されている記憶手段と、前記記憶手段
から前記データを読み出すと共に該データを前記スイッ
チング素子へ出力する制御手段とを備えたことを特徴と
する電圧調整回路装置。 - 【請求項２】 前記データは書き換え可能であることを
特徴とする請求項１に記載の電圧調整回路装置。 - 【請求項３】 前記スイッチング素子はトランジスタで
あることを特徴とする請求項１，２に記載の電圧調整回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17928392A JPH05346827A (ja) | 1992-06-12 | 1992-06-12 | 電圧調整回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17928392A JPH05346827A (ja) | 1992-06-12 | 1992-06-12 | 電圧調整回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05346827A true JPH05346827A (ja) | 1993-12-27 |
Family
ID=16063128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17928392A Withdrawn JPH05346827A (ja) | 1992-06-12 | 1992-06-12 | 電圧調整回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05346827A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002508566A (ja) * | 1997-12-12 | 2002-03-19 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 監視システム |
| US7469174B2 (en) | 2005-07-15 | 2008-12-23 | Mitsubishi Denki Kabushiki Kaisha | Vehicle-borne electronic control device |
-
1992
- 1992-06-12 JP JP17928392A patent/JPH05346827A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002508566A (ja) * | 1997-12-12 | 2002-03-19 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 監視システム |
| US7469174B2 (en) | 2005-07-15 | 2008-12-23 | Mitsubishi Denki Kabushiki Kaisha | Vehicle-borne electronic control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100851989B1 (ko) | 반도체 메모리 장치의 온도정보 출력회로 및 방법 | |
| US5986503A (en) | Power amplifier with an idle current trimmed and a method of trimming the power amplifier | |
| US6151238A (en) | Calibrating functions of an integrated circuit and storing calibration parameters thereof in a programmable fuse array | |
| US6131073A (en) | Electronic circuit with an operating characteristic correcting function | |
| US7116113B1 (en) | Systems and methods for sense FET calibration | |
| US5852360A (en) | Programmable low drift reference voltage generator | |
| US9654315B2 (en) | Slicer apparatus and calibration method thereof | |
| US7710788B2 (en) | Flash memory device and method of testing a flash memory device | |
| US20040243950A1 (en) | Dynamic, digitally controlled, temperature compensated voltage reference | |
| US9385583B2 (en) | Circuit and method for operating a circuit | |
| US6778007B2 (en) | Internal power voltage generating circuit | |
| JP2003204233A (ja) | 非線形デジタル差動増幅器オフセット較正 | |
| US6982610B2 (en) | Termination impedance tuning circuit | |
| JP4764996B2 (ja) | 半導体物理量センサ装置 | |
| JPH05346827A (ja) | 電圧調整回路装置 | |
| JP2006190140A (ja) | 自動調整回路 | |
| US7345536B2 (en) | Amplifier circuit and control method thereof | |
| US7009420B2 (en) | Input circuit for receiving a signal at an input on an integrated circuit | |
| JP2001006378A (ja) | 半導体集積回路装置 | |
| JP2551239B2 (ja) | 水平発振周波数制御回路 | |
| JP2002350256A (ja) | 物理量センサのトリミング回路 | |
| JPH05303434A (ja) | 基準電圧源回路 | |
| JP2791799B2 (ja) | 電流出力装置 | |
| JP2774104B2 (ja) | 検出器 | |
| JPH10224146A (ja) | 発振回路の周波数調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |