JP2006190140A - 自動調整回路 - Google Patents

Abstract

【課題】 オフセットやゲイン等を自動的に調整できる自動調整回路に関し、ディジタルボリュームを用いて自動調整する。
【解決手段】 演算増幅器５１等を含む制御処理回路の出力電圧又は出力電流を検出して設定値となるように調整する自動調整回路であって、調整信号により制御処理回路の入力値を零又は基準値に切替える切替部５２と、この切替部５２により制御処理回路の入力値を零又は基準値に切替えた時の出力値を、零又は設定値となるように調整する調整部とを有し、この調整部は、クロック信号をアップカウント又はダウンカウントするカウントと、このカウンタのカウント値に従った制御処理回路の調整電圧値又は調整抵抗値を出力する抵抗アレイとを含むディジタルボリューム５０を備えている。
【選択図】 図１

Description

本発明は、各種の装置に於けるオフセットやゲイン等を自動的に調整する自動調整回路に関する。

各種の制御回路に於いては、フィードバック回路や演算増幅器等を含む場合が一般的である。例えば、演算増幅器を含む構成に於いては、その初段は差動増幅器で構成されており、その差動増幅器を構成するトランジスタのベース・エミッタ間の電圧差及びベースバイアス電流の差等によってオフセット（Ｏｆｆｓｅｔ）が生じる。このオフセットを低減する為に、各部の抵抗の調整等を行うことになる。

又このような演算増幅器を用いてフィードバック制御を行う各種の制御回路が知られており、スイッチング電源装置等もその一つである。例えば、図１１に示すように、出力電流を検出して設定した値となるように、フィードバック制御により、スイッチング制御するもので、スイッチング部１０１は、例えば、図示を省略したトランスの一次巻線に印加する直流の入力電圧を、ＦＥＴ（電界効果トランジスタ）等のスイッチング素子によりオン，オフし、そのトランスの二次巻線の誘起電圧をダイオード等による整流素子により整流し、チョークコイルＬ１とコンデンサＣ１とからなる平滑回路により平滑化して負荷１０２に直流電圧を印加する。

又１０３は電流検出部、１０４はスイッチング部１０１のスイッチング動作を制御する制御部（ＰＷＭ）、１０５は可変抵抗（ボリューム）によりフィードバックループのループゲインを調整するゲイン調整部、１０６は増幅部、１０７は誤差増幅部、１０８は可変抵抗（ボリューム）により調整するオフセット調整部を示し、スイッチング電源装置の制御処理回路を構成している。又負荷１０２に供給する電流を、電流検出部１０３により検出し、ゲイン調整部１０５を介して増幅部１０６に入力し、オフセット調整部１０８によりオフセット補正を行い、増幅部１０６の出力と、指令値とを加算して誤差増幅部１０７に入力し、図示を省略した基準電圧と比較して、誤差分を制御部１０４に入力する。

制御部１０４は、誤差増幅部１０７の出力誤差分に対応したスイッチングのオン幅の制御信号をスイッチング部１０１に入力して、負荷１０２に供給する電流を、指令値に従った値となるように制御する。このように指令値に従った電流を負荷１０２に供給するように制御する構成に於けるフィードバックループのループゲインを、ゲイン調整部１０５により調整する。又増幅器１０６を含む構成によるオフセット値を、オフセット調整部１０８により調整する。

又各部の調整や制御は、アナログ処理により行う構成が一般的であり、その為に、オフセット調整やループゲイン調整も、可変抵抗（ボリューム）を用いるものである。なお、プログラマブル・コントローラのレンジ切替えを、スイッチを操作することにより行う構成を、ディジタルポテンショメータと、これをパルス数によって制御するコントロール回路とにより構成し、手動によるスイッチの選択的なオン，オフ操作を不用とした手段が知られている（例えば、特許文献１参照）。
特開２００１−２８２３２０号公報

従来例の電源装置等に於けるフィードバックループのループゲインの調整や、オフセット補正の処理は、前述のように、可変抵抗（ボリューム）を手動操作して行うものであり、熟練した技術を要すると共に比較的長い時間を要するものであった。又経年変化により、各部の特性が変化するから、再調整が必要となり、調整個所は、装置表面に設けられているとは限らないので、再調整操作が困難となる問題があった。

本発明は、前述の従来の問題点を解決するもので、ディジタルボリューム（ディジタルポテンショメータ）を用いて、自動調整を可能とすることを目的とする。

本発明の自動調整回路は、制御処理回路の出力電圧又は出力電流を検出して設定値となるように調整する自動調整回路に於いて、調整信号により前記制御処理回路の入力値を零又は基準値に切替える切替部と、この切替部により前記制御処理回路の入力値を零又は基準値に切替えた時の出力値を、零又は設定値となるように調整する調整部とを有し、この調整部は、クロック信号をアップカウント又はダウンカウントするカウンタと、このカウンタのカウント値に従った制御処理回路の調整電圧値又は調整抵抗値を出力する抵抗アレイとを含む構成のディジタルボリュームを有するものである。

又負荷に供給する直流の出力電圧又は出力電流を検出する第１の検出部と、この第１の検出部により検出した検出値と設定値との差分を求める誤差増幅部と、この誤差増幅部の出力信号に従ってスイッチング部のオン，オフ制御を行う制御部とを含むフィードバック制御手段を有する電源装置の自動調整回路に於いて、出力電圧又は出力電流を検出する第２の検出部と、この第２の検出部による検出値と基準値とを比較する比較部と、この比較部の比較出力信号に対応してクロック信号をアップカウント又はダウンカウントするカウンタを含み、このカウンタのカウント値に従った補正値を、フィードバック制御手段に加えて補正するディジタルボリュームとを備えている。

又誤差増幅部に入力する指令値を零に切替えて、前記第２の検出部による検出値と基準値との比較差分に対応してクロック信号をアップカウント又はダウンカウントするカウンタのカウント値に従ったオフセット補正値を、フィードバック制御手段の誤差増幅部と、第１の検出部との間に加えるディジタルボリュームを設けることができる。

又第２の検出部による検出値と基準値とを比較する比較部と、誤差増幅部に入力する指令値を、比較部に入力する基準値に切替えて入力する切替部と、比較部による比較差分に対応してクロック信号をアップカウント又はダウンカウントするカウンタのカウント値に従ったゲイン調整値を、フィードバック制御手段に加えるディジタルボリュームとを設けることができる。

又誤差増幅部に入力する指令値をオフセット調整信号又はゲイン調整信号に従って零又は基準値に切替える切替部と、オフセット調整信号又はゲイン調整信号に従って、ディジタルボリュームのクロック信号のアップカウント又はダウンカウントを開始させ、設定時間後に、切替部を指令値入力側に切替える制御及びディジタルボリュームに於けるクロック信号のカウント動作を停止させるカウンタとを設けることができる。

又誤差増幅部に入力する指令値をオフセット調整信号又はゲイン調整信号に従って零又は基準値に切替える切替部と、オフセット調整信号又はゲイン調整信号に従って、ディジタルボリュームのクロック信号のアップカウント又はダウンカウントを開始させ、第２の検出部の検出値と基準値とを比較する比較部と、この比較部の比較出力信号が零又はそれに近い値となったことを判定して、切替部を、指令値入力側に切替える制御及びディジタルボリュームに於けるクロック信号のカウント動作を停止させる調整判定部とを設けることができる。

出力電圧又は出力電流を設定値に従って制御する制御処理回路に於いて、出力電圧、出力電流、オフセット値、ループゲイン等の調整を、ディジタルボリュームを用いることにより、調整信号を入力するだけで、自動的に実行することができる。従って、電源装置等の制御処理回路の組み立て完了時は勿論のこと、運用過程に於いても随時自動的に調整を行うことができる利点があり、制御処理回路の制御精度を維持することができる。

本発明の自動調整回路は、図３を参照して説明すると、負荷に供給する直流の出力電圧又は出力電流を検出する第１の検出部（電流検出部４）と、この第１の検出部により検出した検出値と設定値との差分を求める誤差増幅部６と、この誤差増幅部６の出力信号に従ってスイッチング部１のオン，オフ制御を行う制御部５とを含むフィードバック制御手段を有し、出力電圧又は出力電流を検出する第２の検出部（電流検出部３）と、この第２の検出部による検出値と基準値とを比較する比較部８と、この比較部８の比較出力信号に対応してクロック信号をアップカウント又はダウンカウントするカウンタを含み、このカウンタのカウント値に従った調整値を、フィードバック制御手段に加えて補正するディジタルボリューム１０とを備えている。

図１は、本発明の実施例１の要部説明図であり、５０はディジタルボリューム、５１は演算増幅器、５２は切替部、５３は比較部を示す。又ＩＮは入力信号、ＯＵＴは出力信号、ＯＦＣは調整信号、ＣＬＫはクロック信号を示す。演算増幅器５１は、入力信号ＩＮを増幅して出力信号ＯＵＴとする制御処理回路の主要部を示すものであり、前述のように、オフセットを有するものである。

又ディジタルボリューム５０は、カウンタと抵抗アレイとの含む構成を有し、抵抗アレイに電圧＋Ｖ，−Ｖを印加した状態を示し、又Ｕ／Ｄはアップダウン制御信号、ＩＮＣはクロック信号ＣＬＫをアップカウント又はダウンカウントするカウント信号、ＣＳはチップセレクト信号を示し、図示を省略しているカウンタの制御用の信号である。

演算増幅器５１を含む制御処理回路は、入力信号ＩＮを演算増幅器５１により増幅して出力信号ＯＵＴとする要部を示すものであり、調整信号ＯＦＣを入力すると、切替部５２は図示の状態に切替えられて、演算増幅器５１の入力信号は零、即ち、アース電位に切替えられ、又ディジタルボリューム５０のチップセレクト信号ＣＳとして、調整信号ＯＦＣが入力される。又ディジタルボリューム５０のカウント信号ＩＮＣとしてクロック信号ＣＬＫが入力され、演算増幅器５１の出力信号ＯＵＴが比較部５３により正極性か負極性かを比較され、その判定結果に従ってアップカウントするかダウンカウントするかを示すアップダウン制御信号Ｕ／Ｄが入力される。

この場合、演算増幅器５１の出力信号は、入力信号を零としているから、零となるものであるが、通常は、オフセットにより正極性又は負極性のオフセット電圧が出力される。ディジタルボリューム５０のカウンタは、比較器３によるオフセット電圧の極性判定結果に対応してアップカウント又はダウンカウントし、そのカウント値に対応して抵抗アレイによる電圧値を演算増幅器５１の＋端子に入力し、演算増幅器５１の出力電圧が零となるようにする。そして、その状態をディジタルボリューム５０は保持する機能を有するから、オフセットを自動調整した結果を保持できることになる。その後に、切替部５２を元に戻して、入力信号ＩＮを演算増幅器５１の−端子に入力させる。従って、演算増幅器５１のオフセットを自動調整した後、演算増幅器５１を含む制御処理回路の制御精度を維持して、増幅処理を行うことができる。

図２は、図１に於けるディジタルボリュームの一例の構成の説明図であり、５ビットアップダウンカウンタ２１と、５ビット不揮発性メモリ２２と、ストア＆リコール制御回路２３と、デコーダ２４と、ＣＭＯＳスイッチ２５と、抵抗アレイ２６とを含む構成を有するもので、５ビットアップダウンカウンタ２１は、チップセレクト信号ＣＳと、カウント制御信号ＩＮＣ（クロック信号）と、アップダウン制御信号Ｕ／Ｄとが入力され、アップダウン制御信号Ｕ／Ｄに対応して５ビットアップダウンカウンタ２１は、クロック信号（カウント制御信号ＩＮＣ）のアップカウント又はダウンカウントを行う。又ストア＆リコール制御回路２３は、チップセレクト信号ＣＳと、カウント制御信号ＩＮＣとが入力され、５ビット不揮発性メモリ２２に対するカウント値のストア又はストアしたカウント値を５ビットアップダウンカウンタ２１に対してプリセットする制御を行う。なお、Ｖｃｃは電源電圧、ＧＮＤはアースを示し、又５ビットアップダウンカウンタ２１等に於けるビット数は一例であるから、他のビット数の構成とすることも可能である。

５ビットアップダウンカウンタ２１は、チップセレクト信号ＣＳと、クロック信号ＩＮＣと、アップダウン制御信号Ｕ／Ｄとが入力されて、このアップダウン制御信号Ｕ／Ｄがアップカウントを示す場合は、クロック信号（カウント制御信号ＩＮＣ）をアップカウントし、ダウンカウントを示す場合は、クロック信号（カウント制御信号ＩＮＣ）をダウンカウントする。この５ビットアップダウンカウンタ２１のカウント値は、５ビット不揮発性メモリ２２に、前述のように、ストア＆リコール制御回路２３からの制御によって記憶し、或いは記憶内容を５ビットアップダウンカウンタ２１にプリセット的にロードするものであり、又カウント値は、デコーダ２４によってデコードされて、デコード出力信号により、ＣＭＯＳスイッチ２５が制御される。

このＣＭＯＳスイッチ２５は、抵抗アレイ２６の抵抗素子と接続するＣＭＯＳトランジスタによるスイッチ素子により構成され、デコーダ２４のデコード出力信号に対応したスイッチ素子がオンとなることにより、端子Ｒｈ／Ｖｈ，Ｒｌ／Ｖｌと端子Ｒｗ／Ｖｗとの間の抵抗値、又は電圧値を切替えて出力することができる。従って、５ビット不揮発性メモリ２２に５ビットアップダウンカウンタ２１のカウント内容を保持することができるから、設定後のＣＭＯＳスイッチ２５の制御状態を維持することができる。又ディジタルボリュームは、ディジタルポテンショメータとも称されるものである。

図３は、本発明の実施例２の説明図であり、１はスイッチング部、２は負荷、３は第２の検出部としての電流検出部、４は第１の検出部としての電流検出部、５は制御部（ＰＷＭ）、６は誤差増幅部、７は増幅部、８は比較部、９は切替部、１０はディジタルボリューム、１１はクロック発生部、Ｌ，Ｃは平滑用のチョークコイル及びコンデンサを示し、スイッチング電源装置に、図１に示す自動調整回路を適用した構成を示し、第１の検出部の電流検出部４と、増幅部７と、誤差増幅部８と、制御部５とを含む構成により、スイッチング部１を制御するフィードバック制御の制御処理回路を構成している。

この実施例２は、電流検出部４により負荷２に供給する電流を検出して、指令値に従った電流となるように制御し、且つオフセット値を自動的に補正する自動調整回路を適用したスイッチング電源装置を示し、スイッチング部１は、前述の従来例と同様に、トランスの一次巻線に、直流の入力電圧をオン，オフのスイッチング動作を行う電界効果トランジスタ等のスイッチング素子を接続し、そのトランスの二次巻線の誘起電圧を整流するダイオードを接続した構成、又は既に知られている各種方式のスイッチング素子を含むＤＣ／ＤＣコンバータの構成を有するものである。

又電流検出部４による負荷電流の検出値が、指令値となるように、増幅部７と誤差増幅部６と制御部５とを含むフィードバック制御の制御処理回路により、スイッチング部１のスイッチング制御を行うものである。又クロック発生部１１は、クロック信号或いは鋸歯状波信号を制御部５に入力し、且つクロック信号をディジタルボリューム１０に入力する構成を有し、又ディジタルボリューム１０と比較部８とによりオフセット値を自動的に補正することができる。

図４は、オフセット調整のタイムチャートの一例を示すものであり、オフセット調整信号（ＣＳ）を、例えば、論理Ｈ（“１”）から論理Ｌ（“０”）とし、切替部９を指令値入力側からアース側に切替えて、誤差増幅部６には指令値として０Ｖを入力する。即ち、出力電流を零に設定する。従って、第２の検出部の電流検出部３による検出値は、オフセット値が零ならば零となる。そこで、比較部８の比較出力信号の極性に対応して、クロック信号ＣＬＫ（ＩＮＣ）をディジタルボリューム１０のカウンタによりアップダウンカウント制御することにより、出力電流の検出信号は、或るオフセット値から０Ｖに収束するように、自動補正することができる。

従って、スイッチング電源装置の組み立て後、又は運用中に於いて、オフセット調整信号を入力するだけで、オフセットを自動的に補正することができる。又ディジタルボリューム１０に入力するクロック信号を、制御部５に入力するクロック信号又は鋸歯状波信号を発生するクロック発生部１１から供給する構成の場合は、ディジタルボリューム１０にクロック信号を供給する為の回路規模を大きくする必要がない利点があるが、他のクロック源から供給する構成として、制御部５に於いて必要とするクロック周波数と異なるクロック周波数のクロック信号を適用することも可能である。

図５は、本発明の実施例３の説明図であり、スイッチング電源装置の制御処理回路のゲイン調整を自動化する場合について示すものであり、図２と同一符号は同一名称部分を示す。なお、２０はゲイン調整用のディジタルボリューム、２１は切替部である。この実施例２に於いて、ゲイン調整信号を入力すると、切替部２１は、指令値入力側から比較部８に入力する基準電圧Ｖｒｅｆ側に切替える。又ゲイン調整信号は、ディジタルボリューム２０のチップセレクト信号ＣＳとして入力される。

そして、第２の検出部としての電流検出部３による検出電流値と基準値Ｖｒｅｆとを比較部８により比較し、その比較出力信号の符号に対応したアップダウン制御信号Ｕ／Ｄに従って、ディジタルボリューム２０のカウンタのアップカウント又はダウンカウントが行われ、そのカウント値に対応して、図２に示すディジタルボリュームの端子Ｒｈ／Ｖｈと端子Ｒｗ／Ｖｗとの間又は端子Ｒｌ／Ｖｌと端子Ｒｗ／Ｖｗとの間の抵抗値が変化して、電流検出部４による検出電流値を、増幅部７を介してフィードバックするフィードバックループのゲインを調整することができる。又前述のように、ディジタルボリューム２０による調整結果を保持することができるから、再調整を行うまで、ゲイン調整状態を維持することができる。

図６は、ゲイン調整のタイムチャートを示すものであり、ゲイン調整信号（ＣＳ）をディジタルボリューム２０のチップセレクト信号ＣＳとし、切替部２１により指令値を基準電圧Ｖｒｅｆに切替え、クロック発生部１１からのクロック信号ＣＬＫ（ＩＮＣ）をディジタルボリューム２０に入力し、第２の検出部としての電流検出部３による出力電流検出値と基準電圧Ｖｒｅｆとの比較部８による比較差分の極性に対応して、ディジタルボリューム２０のカウンタは、アップカウント又はダウンカウントし、その比較差分が零に収束するように自動的に調整される。

従って、スイッチング電源装置の組み立て後、又は運用中に於いて、ゲイン調整信号を入力するだけで、制御処理回路のフィードバックループのゲインを自動的に補正することができる。又前述の実施例２と同様に、ディジタルボリューム２０（図５参照）に入力するクロック信号を、制御部５に入力するクロック信号又は鋸歯状波信号を発生するクロック発生部１１から供給することにより、ディジタルボリューム２０にクロック信号を供給する為の回路規模を大きくする必要がない利点がある。なお、他のクロック信号源からのクロック信号を利用することも可能である。

図７は、本発明の実施例４の説明図であり、図２及び図５と同一符号は同一名称部分を示す。この実施例４は、前述の実施例２と実施例３との構成を組み合わせた構成に相当し、自動オフセット調整と自動ゲイン調整とを行うことができる構成を示すものである。指令値を入力する切替部９は、常時は指令値入力側に切替えられており、オフセット調整信号が入力された時は、指令値入力側から０Ｖ等の一定電圧側に切替えられ、又ゲイン調整信号が入力された時は、指令値入力側から基準電圧Ｖｒｅｆ側に切替えられる。又切替部２１は、常時は基準電圧側に切替えられており、オフセット調整信号が入力された時は、０Ｖ等の一定電圧側に切替えられ、ゲイン調整信号が入力された時は、基準電圧Ｖｒｅｆ側に切替えられる。

従って、スイッチング電源装置の組み立て後、又は運用中に於いて、オフセット調整信号又はゲイン調整信号を入力するだけで、自動的にオフセット調整又はゲイン調整を行うことができ、長期間運用時に於ける各部の特性の経時変化に対しても、オフセット調整又はゲイン調整を自動的に実行することができるから、スイッチング電源装置としての信頼性を向上することができる。

図８は、本発明の実施例５の説明図であり、図１と同一符号は同一名称部分を示し、３１はカウンタを示す。このカウンタ３１は、オフセット調整信号が入力されると、切替部９に対して切替信号として入力し、指令値入力側から０Ｖ等の一定電圧側に切替えさせると共に、ディジタルボリューム１０に対して動作開始をさせるチップセレクト信号ＣＳとして入力し、クロック信号のカウントを開始する。予め設定された時間に相当するカウント値となると、切替部９を元の指令値入力側に切替え、又チップセレクト信号ＣＳをオフとして、ディジタルボリューム１０のカウント動作等を停止させ、例えば、図３に於ける不揮発性メモリ２２にカウント値を保持させて、オフセット調整状態を維持させることができる。この実施例４に於けるカウンタ３１は、オフセット調整時間が予めわかっている場合のタイマとしての機能を有することになるから、このカウンタ３１に相当する他の時間設定手段を適用することもできる。又前述のゲイン調整を行う構成に対しても、適用することができる。

図９は、本発明の実施例６の説明図であり、図３と同一符号は同一名称部分を示し、３２は調整判定部を示す。この調整判定部３２は、オフセット調整信号が入力されると、切替部９を制御して、指令値入力側から０Ｖ等の一定電圧側に切替えさせ、且つディジタルボリューム１０に対してチップセレクト信号ＣＳとして入力して、オフセット自動調整動作を行わせる。又調整判定部３２に、比較部８の出力信号を入力し、調整判定部３２は、その出力信号が０Ｖ又はそれに近似した値となると、オフセット自動調整は終了したと判定して、切替部９を元に戻し、ディジタルボリューム１０による調整状態を維持させる。従って、調整判定部３２の機能は、比較的に簡単な構成で実現するこができる。又はソフト処理によっても調整判定部３２の機能を実現することができる。又この実施例６は、前述のゲイン調整を行う構成に対しても、適用することができる。

図１０は、本発明の実施例６の説明図であり、自動出力電圧調整を行う電源装置の要部を示し、前述の各図の符号と同一符号は同一名称部分を示し、４０はディジタルボリューム、Ｒ１〜Ｒ４は電圧検出用の分圧抵抗を示し、抵抗Ｒ１，Ｒ２により第１の検出部に相当する電圧検出部、抵抗Ｒ３，Ｒ４により第２の検出部に相当する電圧検出部を構成している。又Ｖｒｅｆ１，Ｖｒｅｆ２は基準電圧を示す。又ディジタルボリューム４０は、例えば、図２に示す構成を有し、抵抗アレイ２６の端子Ｒｈ／Ｖｈが、分圧抵抗Ｒ１，Ｒ２の接続点に接続され、端子Ｒｌ／Ｖｌがアースに接続され、端子Ｒｗ／Ｖｗが誤差増幅部６に接続されることになる。従って、平滑回路のコンデンサＣの端子電圧を、分圧抵抗Ｒ１，Ｒ２により分圧し、更にディジタルボリューム４０により調整された値と基準電圧Ｖｒｅｆ１と差分を誤差増幅部６から制御部５に入力し、誤差分に対応したオン期間となるように、制御部５によりスイッチング部１を制御する。この場合の分圧抵抗Ｒ１，Ｒ２により検出した電圧は、基準電圧Ｖｒｅｆ１に対応した値となるように制御される。

出力電圧調整信号をディジタルボリューム４０にチップセレクト信号ＣＳとして入力すると、負荷２に印加する電圧を分圧抵抗Ｒ３，Ｒ４により検出し、その検出電圧と基準電圧Ｖｒｅｆ２とを比較部８により比較し、ディジタルボリューム４０にアップダウン制御信号Ｕ／Ｄとして入力し、クロック発生部１１からのクロック信号ＩＮＣをアップカウント又はダウンカウントし、カウント値に対応した抵抗値が得られるように制御する。それにより、出力電圧は、基準電圧Ｖｒｅｆ２に対応した値となるように制御される。この場合、平滑回路のコンデンサＣの位置から負荷２までの給電線による電圧降下を補正することができる。又この実施例６に於いても、前述のオフセット調整及びゲイン調整の手段を適用することが可能である。

本発明の実施例１の説明図である。 ディジタルボリュームの説明図である。 本発明の実施例２の説明図である。 本発明の実施例２のオフセット調整のタイムチャートである。 本発明の実施例３の説明図である。 本発明の実施例３のゲイン調整のタイムチャートである。 本発明の実施例４の説明図である。 本発明の実施例５の説明図である。 本発明の実施例６の説明図である。 本発明の実施例７の説明図である。 従来例の説明図である。

符号の説明

１ スイッチング部
２ 負荷
３，４ 電流検出部
５ 制御部（ＰＷＭ）
６ 誤差増幅部
７ 増幅部
８ 比較部
９ 切替部
１０，２０，５０ ディジタルボリューム
５１ 演算増幅器
５２ 切替部
５３ 比較部

Claims (6)

1. 制御処理回路の出力電圧又は出力電流を検出して設定値となるように調整する自動調整回路に於いて、
   調整信号により前記制御処理回路の入力値を零又は基準値に切替える切替部と、
   該切替部により前記制御処理回路の入力値を零又は基準値に切替えた時の出力値を、零又は設定値となるように調整する調整部とを有し、
   該調整部は、クロック信号をアップカウント又はダウンカウントするカウンタと、該カウンタのカウント値に従った前記制御処理回路の調整電圧値又は調整抵抗値を出力する抵抗アレイとを含むディジタルボリュームを有する
   ことを特徴とする自動調整回路。
2. 負荷に供給する直流の出力電圧又は出力電流を検出する第１の検出部と、該第１の検出部により検出した検出値と設定値との差分を求める誤差増幅部と、該誤差増幅部の出力信号に従ってスイッチング部のオン，オフ制御を行う制御部とを含む電源装置の自動調整回路に於いて、
   前記出力電圧又は出力電流を検出する第２の検出部と、
   該第２の検出部による検出値と基準値とを比較する比較部と、
   該比較部の比較出力信号に対応してクロック信号をアップカウント又はダウンカウントするカウンタと、該カウンタのカウント値に従った調整値を、前記フィードバック制御手段に加えるディジタルボリュームとを含む調整部と
   を備えたことを特徴とする自動調整回路。
3. 前記誤差増幅部に入力する指令値を零に切替えて、前記第２の検出部による検出値と基準値との比較差分に対応してクロック信号をアップカウント又はダウンカウントするカウンタのカウント値に従った調整値を、前記フィードバック制御手段の前記誤差増幅部と前記第１の検出部との間に加えるディジタルボリュームを設けたことを特徴とする請求項２記載の自動調整回路。
4. 前記第２の検出部による検出値と基準値とを比較する比較部と、前記誤差増幅部に入力する指令値を、前記比較部に入力する前記基準値に切替えて入力する切替部と、前記比較部による比較差分に対応してクロック信号をアップカウント又はダウンカウントするカウンタのカウント値に従った調整値をゲイン調整値として、前記フィードバック制御手段に加えるディジタルボリュームを設けたことを特徴とする請求項２記載の自動調整回路。
5. 前記誤差増幅部に入力する指令値をオフセット調整信号又はゲイン調整信号に従って零又は基準値に切替える切替部と、前記オフセット調整信号又はゲイン調整信号に従って前記ディジタルボリュームのクロック信号のアップカウント又はダウンカウントを開始させ、設定時間後に前記切替部を前記指令値入力側に切替える制御及び前記ディジタルボリュームに於けるクロック信号のカウント動作を停止させるカウンタとを設けたことを特徴とする請求項２乃至４の何れか１項記載の自動調整回路。
6. 前記誤差増幅部に入力する指令値をオフセット調整信号又はゲイン調整信号に従って零又は基準値に切替える切替部と、前記オフセット調整信号又はゲイン調整信号に従って前記ディジタルボリュームのクロック信号のアップカウント又はダウンカウントを開始させ、前記第２の検出部の検出値と基準値とを比較する比較部と、該比較部の比較出力信号が零又はそれに近い値となったことを判定して、前記切替部を前記指令値入力側に切替える制御及び前記ディジタルボリュームに於けるクロック信号のカウント動作を停止させる調整判定部とを設けたことを特徴とする請求項２乃至４の何れか１項記載の自動調整回路。

Images