JPH05343492A - 導電性パターンの検査モニター方法 - Google Patents
導電性パターンの検査モニター方法Info
- Publication number
- JPH05343492A JPH05343492A JP4145712A JP14571292A JPH05343492A JP H05343492 A JPH05343492 A JP H05343492A JP 4145712 A JP4145712 A JP 4145712A JP 14571292 A JP14571292 A JP 14571292A JP H05343492 A JPH05343492 A JP H05343492A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- resistance
- shape
- measured
- inspecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 半導体装置等の導電性パターンの寸法形状や
結晶状態等の性状を検査モニターする方法に関し、導電
性パターンの電気抵抗を測定することによって、その寸
法形状や性状を検査モニターする方法を提供する。 【構成】 被検査導電性パターン１の、測定用パッド３
−１と３−５の間、３−２と３−６の間、３−３と３−
７の間、３−４と３−８の間、あるいは、それらの組み
合わせによる、異なる複数の方向における電気抵抗を測
定し、その測定値から、導電性パターンの寸法形状、あ
るいは、結晶状態等の性状を測定する。この場合、デー
タベース化された、電気抵抗と導電性パターンの寸法形
状の関係、あるいは、電気抵抗と結晶状態等の性状の関
係を用いて、導電性パターンの寸法形状あるいは結晶状
態等の性状を自動的に特定する。検査モニター結果は二
次元的、三次元的に表示することができる。
結晶状態等の性状を検査モニターする方法に関し、導電
性パターンの電気抵抗を測定することによって、その寸
法形状や性状を検査モニターする方法を提供する。 【構成】 被検査導電性パターン１の、測定用パッド３
−１と３−５の間、３−２と３−６の間、３−３と３−
７の間、３−４と３−８の間、あるいは、それらの組み
合わせによる、異なる複数の方向における電気抵抗を測
定し、その測定値から、導電性パターンの寸法形状、あ
るいは、結晶状態等の性状を測定する。この場合、デー
タベース化された、電気抵抗と導電性パターンの寸法形
状の関係、あるいは、電気抵抗と結晶状態等の性状の関
係を用いて、導電性パターンの寸法形状あるいは結晶状
態等の性状を自動的に特定する。検査モニター結果は二
次元的、三次元的に表示することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置等の導電性
パターンの寸法形状や結晶状態等の性状を検査あるいは
モニターする方法に関する。ここで検査とは、事後的に
導電性パターンの寸法形状や結晶構造等の性状を測定す
ることを意味し、モニターとは、継続的に導電性パター
ンの形状寸法や結晶構造等の性状を測定し成膜工程にフ
ィードバックすることを意味する。
パターンの寸法形状や結晶状態等の性状を検査あるいは
モニターする方法に関する。ここで検査とは、事後的に
導電性パターンの寸法形状や結晶構造等の性状を測定す
ることを意味し、モニターとは、継続的に導電性パター
ンの形状寸法や結晶構造等の性状を測定し成膜工程にフ
ィードバックすることを意味する。
【０００２】
【従来の技術】近年、半導体装置の微細化に伴い、サブ
ミクロンオーダーの形状寸法あるいは特性の経時劣化の
原因になる結晶構造等の性状が優れた導電性パターンを
形成することが要求されている。そのため、導電性パタ
ーンの寸法形状およびその性状の制御が不可欠であり、
それを実現するため、導電性パターンを原子レベルで検
査あるいはモニターすることが必要になっている。
ミクロンオーダーの形状寸法あるいは特性の経時劣化の
原因になる結晶構造等の性状が優れた導電性パターンを
形成することが要求されている。そのため、導電性パタ
ーンの寸法形状およびその性状の制御が不可欠であり、
それを実現するため、導電性パターンを原子レベルで検
査あるいはモニターすることが必要になっている。
【０００３】従来の検査方法においては、被検査対象で
ある導電性パターンの光の透過や反射を用いる光学顕微
鏡等の測定装置や、電子の透過や反射を用いるＴＥＭ
（透過型電子顕微鏡）やＳＥＭ（走査型電子顕微鏡）等
の測定装置が使用されていた。
ある導電性パターンの光の透過や反射を用いる光学顕微
鏡等の測定装置や、電子の透過や反射を用いるＴＥＭ
（透過型電子顕微鏡）やＳＥＭ（走査型電子顕微鏡）等
の測定装置が使用されていた。
【０００４】
【発明が解決しようとする課題】ところが、これらの検
査方法は、いわゆる、結果判定であるため、形成された
導電性パターンに不具合が検出されたとしても、その不
具合が発生した原因を追求したり、測定結果を成膜工程
にフィードバックすることができないのが実情であっ
た。
査方法は、いわゆる、結果判定であるため、形成された
導電性パターンに不具合が検出されたとしても、その不
具合が発生した原因を追求したり、測定結果を成膜工程
にフィードバックすることができないのが実情であっ
た。
【０００５】すなわち、正確な測定結果が出たとして
も、その結果によって導電性パターンを採用するか破棄
するかを決めるＧＯ／ＮＯ／ＧＯ判定ができるだけであ
り、ＮＧ判定が出た場合、その原因を追求するのに別の
測定手段を用いて導電性パターンの特性を測定する必要
があるため長時間を要し、ＮＧ判定結果を成膜工程にフ
ィードバックすることは困難であった。
も、その結果によって導電性パターンを採用するか破棄
するかを決めるＧＯ／ＮＯ／ＧＯ判定ができるだけであ
り、ＮＧ判定が出た場合、その原因を追求するのに別の
測定手段を用いて導電性パターンの特性を測定する必要
があるため長時間を要し、ＮＧ判定結果を成膜工程にフ
ィードバックすることは困難であった。
【０００６】本発明は、導電性パターンの電気抵抗を測
定することによって、導電性パターンの寸法形状あるい
は結晶状態等の性状を特定し、その測定結果を成膜工程
にフィードバックすることができる導電性パターンの検
査モニター方法を提供することを目的とする。
定することによって、導電性パターンの寸法形状あるい
は結晶状態等の性状を特定し、その測定結果を成膜工程
にフィードバックすることができる導電性パターンの検
査モニター方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明にかかる導電性パ
ターンの検査モニター方法においては、導電性パターン
の異なる複数の方向における電気抵抗を測定し、その測
定値から、導電性パターンの寸法形状、あるいは、結晶
構造等の性状を特定する過程を採用した。
ターンの検査モニター方法においては、導電性パターン
の異なる複数の方向における電気抵抗を測定し、その測
定値から、導電性パターンの寸法形状、あるいは、結晶
構造等の性状を特定する過程を採用した。
【０００８】この場合、データベース化された、電気抵
抗と導電性パターンの寸法形状の関係、あるいは、電気
抵抗と結晶構造等の性状の関係を用いて、導電性パター
ンの寸法形状、あるいは、結晶構造等の性状を自動的に
特定することができる。
抗と導電性パターンの寸法形状の関係、あるいは、電気
抵抗と結晶構造等の性状の関係を用いて、導電性パター
ンの寸法形状、あるいは、結晶構造等の性状を自動的に
特定することができる。
【０００９】
【作用】図１は、本発明の導電性パターンの検査モニタ
ー方法の原理説明図である。この図において、１は導電
性パターン、２−１，２−２，２−３，２−４，２−
５，２−６，２−７，２−８は配線、３−１，３−２，
３−３，３−４，３−５，３−６，３−７，３−８は測
定用パッドである。
ー方法の原理説明図である。この図において、１は導電
性パターン、２−１，２−２，２−３，２−４，２−
５，２−６，２−７，２−８は配線、３−１，３−２，
３−３，３−４，３−５，３−６，３−７，３−８は測
定用パッドである。
【００１０】この図によって、本発明の導電性パターン
の検査モニター方法の原理を説明する。この原理説明に
おける被検査対象である導電性パターン１は、図示のよ
うに矩形であるとし、各辺の中心点と頂点に配線２−
１，２−２，２−３，２−４，２−５，２−６，２−
７，２−８が接続され、その他端にそれぞれ測定用パッ
ド３−１，３−２，３−３，３−４，３−５，３−６，
３−７，３−８が接続されている。
の検査モニター方法の原理を説明する。この原理説明に
おける被検査対象である導電性パターン１は、図示のよ
うに矩形であるとし、各辺の中心点と頂点に配線２−
１，２−２，２−３，２−４，２−５，２−６，２−
７，２−８が接続され、その他端にそれぞれ測定用パッ
ド３−１，３−２，３−３，３−４，３−５，３−６，
３−７，３−８が接続されている。
【００１１】この測定用パッド３−１〜３−８のいずれ
か一対に測定用プローブを接触させて電圧を印加し電流
を流すことによって、導電性パターン１の複数の方向の
電気抵抗を測定する。
か一対に測定用プローブを接触させて電圧を印加し電流
を流すことによって、導電性パターン１の複数の方向の
電気抵抗を測定する。
【００１２】すなわち、測定用パッド３−１と３−５を
選択すると垂直方向、測定パッド３−２と３−６、測定
パッド３−３と３−７、測定パッド３−４と３−８、測
定パッド３−５と３−１を順次選択することによって１
８０度回転した方向の電気抵抗を測定することができ
る。またその他の測定パッドを適宜組み合わせることに
よって任意の方向の電気抵抗を測定することができる。
選択すると垂直方向、測定パッド３−２と３−６、測定
パッド３−３と３−７、測定パッド３−４と３−８、測
定パッド３−５と３−１を順次選択することによって１
８０度回転した方向の電気抵抗を測定することができ
る。またその他の測定パッドを適宜組み合わせることに
よって任意の方向の電気抵抗を測定することができる。
【００１３】この電気抵抗は、導電性パターンの寸法形
状、あるいは、導電性パターンの結晶状態、材料の組
成、結晶の成長方向、グレインの状態等の性状を鋭敏に
反映するから、電気抵抗と導電性パターンの寸法形状、
あるいは導電性パターンの結晶状態等の性状の関係か
ら、またはこれらの関係をデータベース化することによ
って、導電性パターンの複数の方向の電気抵抗の測定か
ら、その導電性パターンの寸法形状、あるいは、導電性
パターンの結晶状態等の性状の異常とその異常の発生位
置を特定することができる。また、導電性パターンの結
晶状態等の性状と成膜条件の関係を蓄積しデータベース
化することによって、導電性パターンの複数方向の電気
抵抗の測定から、異常が発生した原因を決定することが
できる。
状、あるいは、導電性パターンの結晶状態、材料の組
成、結晶の成長方向、グレインの状態等の性状を鋭敏に
反映するから、電気抵抗と導電性パターンの寸法形状、
あるいは導電性パターンの結晶状態等の性状の関係か
ら、またはこれらの関係をデータベース化することによ
って、導電性パターンの複数の方向の電気抵抗の測定か
ら、その導電性パターンの寸法形状、あるいは、導電性
パターンの結晶状態等の性状の異常とその異常の発生位
置を特定することができる。また、導電性パターンの結
晶状態等の性状と成膜条件の関係を蓄積しデータベース
化することによって、導電性パターンの複数方向の電気
抵抗の測定から、異常が発生した原因を決定することが
できる。
【００１４】本発明の導電性パターンの電気抵抗の測定
は、導電性パターンの成膜工程中でも行うことができる
から、成膜中の導電性パターンを測定することによっ
て、性状の異常を低減する方向に成膜条件を調節するこ
とができる。
は、導電性パターンの成膜工程中でも行うことができる
から、成膜中の導電性パターンを測定することによっ
て、性状の異常を低減する方向に成膜条件を調節するこ
とができる。
【００１５】
【実施例】以下、本発明の導電性パターンの検査モニタ
ー方法の実施例を図面によって説明する。図２は、本発
明の一実施例の導電性パターンの検査モニター方法の説
明図である。この図において、１１は基板、１２は導電
性パターン、１３は測定用パッド、１４はプローブ、１
５はプローブ装置、１６はアンプ、１７はＣＰＵ、１８
は記憶装置、１９は表示装置である。
ー方法の実施例を図面によって説明する。図２は、本発
明の一実施例の導電性パターンの検査モニター方法の説
明図である。この図において、１１は基板、１２は導電
性パターン、１３は測定用パッド、１４はプローブ、１
５はプローブ装置、１６はアンプ、１７はＣＰＵ、１８
は記憶装置、１９は表示装置である。
【００１６】この実施例においては、基板１１の上に導
電性パターン１２が形成され、この導電性パターン１２
に測定用パッド１３が接続された試料を検査する。ま
ず、プローブ装置１５の制御によって一対のプローブ１
４，１４を、多数形成されている測定用パッドの中から
一対の測定用パッド１３，１３を選択して接触させる。
この際選択した測定用パッド１３，１３の位置情報をＣ
ＰＵ１７に伝送する。
電性パターン１２が形成され、この導電性パターン１２
に測定用パッド１３が接続された試料を検査する。ま
ず、プローブ装置１５の制御によって一対のプローブ１
４，１４を、多数形成されている測定用パッドの中から
一対の測定用パッド１３，１３を選択して接触させる。
この際選択した測定用パッド１３，１３の位置情報をＣ
ＰＵ１７に伝送する。
【００１７】次いで、アンプ１６によって一対の測定用
パッド１３，１３間に低電圧を印加して電流を流し、そ
の際生じる電圧降下によって測定用パッド１３，１３間
の電気抵抗を測定し、測定された電気抵抗値をＣＰＵ１
７に伝送する。
パッド１３，１３間に低電圧を印加して電流を流し、そ
の際生じる電圧降下によって測定用パッド１３，１３間
の電気抵抗を測定し、測定された電気抵抗値をＣＰＵ１
７に伝送する。
【００１８】測定された電気抵抗値はＣＰＵ１７におい
て、記憶装置１８中に蓄積された情報と対比されて、導
電性パターンの寸法形状、結晶状態等の性状を特定す
る。
て、記憶装置１８中に蓄積された情報と対比されて、導
電性パターンの寸法形状、結晶状態等の性状を特定す
る。
【００１９】この特定された導電性パターンの寸法形
状、結晶状態等の性状の情報を、成膜工程にフィードバ
ックし、あるいは、その結果を表示装置１９上に表示す
る。
状、結晶状態等の性状の情報を、成膜工程にフィードバ
ックし、あるいは、その結果を表示装置１９上に表示す
る。
【００２０】プローブ１４は、プローブ装置１５によっ
て多数の測定用パッド１３に順次接触され測定されるか
ら、その測定結果は表示装置１９上に二次元的にあるい
は三次元的に表示することができる。
て多数の測定用パッド１３に順次接触され測定されるか
ら、その測定結果は表示装置１９上に二次元的にあるい
は三次元的に表示することができる。
【００２１】上記の説明では、一対のプローブを、多数
の測定用パッドの中の一対に接触させるように説明した
が、測定用パッドの数だけのプローブを接触させてお
き、そのうちの一対を電気的に切り換えることが実際的
である。
の測定用パッドの中の一対に接触させるように説明した
が、測定用パッドの数だけのプローブを接触させてお
き、そのうちの一対を電気的に切り換えることが実際的
である。
【００２２】また上記の説明における測定対象を、ウェ
ハ上またはチップの近傍に設けられたモニター用の導電
性パターンとし、その検査モニター結果から実際の回路
を構成する導電性パターンや配線の寸法形状や性状を間
接的に検査モニターすることもできる。
ハ上またはチップの近傍に設けられたモニター用の導電
性パターンとし、その検査モニター結果から実際の回路
を構成する導電性パターンや配線の寸法形状や性状を間
接的に検査モニターすることもできる。
【００２３】
【発明の効果】以上説明したように、本発明によると、
形成中あるいは形成された後の導電性パターンの寸法形
状や結晶状態等の性状を常時把握することが可能にな
り、導電性パターンの寸法形状のみならず、スパッタ、
蒸着、イオンプレーィング等の成膜工程をモニターし、
成膜工程の条件にフィードバックすることが可能になる
から、寸法形状の精度が高く、優れた結晶状態等の性状
を有する導電性パターンを得ることができ、ひいては半
導体装置の精度の向上と、信頼性の向上に寄与するとこ
ろが大きい。
形成中あるいは形成された後の導電性パターンの寸法形
状や結晶状態等の性状を常時把握することが可能にな
り、導電性パターンの寸法形状のみならず、スパッタ、
蒸着、イオンプレーィング等の成膜工程をモニターし、
成膜工程の条件にフィードバックすることが可能になる
から、寸法形状の精度が高く、優れた結晶状態等の性状
を有する導電性パターンを得ることができ、ひいては半
導体装置の精度の向上と、信頼性の向上に寄与するとこ
ろが大きい。
【図１】本発明の導電性パターンの検査モニター方法の
原理説明図である。
原理説明図である。
【図２】本発明の一実施例の導電性パターンの検査モニ
ター方法の説明図である。
ター方法の説明図である。
１ 被検査導電性パターン ２−１〜２−８ 配線 ３−１〜３−８ 測定用パッド １１ 基板 １２ 導電性パターン １３ 測定用パッド １４ プローブ １５ プローブ装置 １６ アンプ １７ ＣＰＵ １８ 記憶装置 １９ 表示装置
Claims (6)
- 【請求項１】 導電性パターンの異なる複数の方向にお
ける電気抵抗を測定し、その抵抗値から該導電性パター
ンの寸法形状を特定することを特徴とする導電性パター
ンの検査モニター方法。 - 【請求項２】 導電性パターンの異なる複数の方向にお
ける電気抵抗を測定し、その抵抗値から該導電性パター
ンの結晶構造等の性状を特定することを特徴とする導電
性パターンの検査モニター方法。 - 【請求項３】 導電性パターンの異なる複数の方向にお
ける電気抵抗を測定し、その抵抗値とデータベース化さ
れた電気抵抗と導電パターンの寸法形状の関係から該導
電性パターンの寸法形状を特定することを特徴とする導
電性パターンの検査モニター方法。 - 【請求項４】 導電性パターンの異なる複数の方向にお
ける電気抵抗を測定し、その抵抗値とデータベース化さ
れた電気抵抗と結晶構造等の性状の関係から該導電性パ
ターンの結晶構造等の性状を特定することを特徴とする
導電性パターンの検査モニター方法。 - 【請求項５】 導電性パターンの異なる複数の方向にお
ける電気抵抗を測定し、その抵抗値とデータベース化さ
れた電気抵抗と寸法形状の関係および電気抵抗と結晶構
造等の性状の関係から、該導電性パターンの寸法形状と
結晶構造等の性状を特定することを特徴とする導電性パ
ターンの検査モニター方法。 - 【請求項６】 導電性パターンの異なる複数の方向にお
ける電気抵抗を測定し、その抵抗値とデータベース化さ
れた電気抵抗と寸法形状の関係あるいは電気抵抗と結晶
構造等の性状の関係から、該導電性パターンの寸法形状
あるいは結晶構造等の性状を三次元的に表示することを
特徴とする導電性パターンの検査モニター方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145712A JP2990471B2 (ja) | 1992-06-05 | 1992-06-05 | 導電性パターンの検査モニター方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145712A JP2990471B2 (ja) | 1992-06-05 | 1992-06-05 | 導電性パターンの検査モニター方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05343492A true JPH05343492A (ja) | 1993-12-24 |
| JP2990471B2 JP2990471B2 (ja) | 1999-12-13 |
Family
ID=15391384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4145712A Expired - Fee Related JP2990471B2 (ja) | 1992-06-05 | 1992-06-05 | 導電性パターンの検査モニター方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990471B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016133601A3 (en) * | 2015-01-09 | 2016-11-03 | Sri International | Unclonable rfid chip and method |
| US11275109B2 (en) | 2017-03-07 | 2022-03-15 | Sri International | Apparatus, system, and method for an integrated circuit |
| US11580344B2 (en) | 2015-01-09 | 2023-02-14 | Sri International | Authentication apparatus, system and methods using unclonable identifiers |
| US11688638B2 (en) | 2017-03-28 | 2023-06-27 | Sri International | Production of very small or thin dies |
-
1992
- 1992-06-05 JP JP4145712A patent/JP2990471B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016133601A3 (en) * | 2015-01-09 | 2016-11-03 | Sri International | Unclonable rfid chip and method |
| US10664625B2 (en) | 2015-01-09 | 2020-05-26 | Sri International | Unclonable RFID chip and method |
| US11409919B2 (en) | 2015-01-09 | 2022-08-09 | Sri International | Unclonable RFID chip and method |
| US11580344B2 (en) | 2015-01-09 | 2023-02-14 | Sri International | Authentication apparatus, system and methods using unclonable identifiers |
| US11275109B2 (en) | 2017-03-07 | 2022-03-15 | Sri International | Apparatus, system, and method for an integrated circuit |
| US11688638B2 (en) | 2017-03-28 | 2023-06-27 | Sri International | Production of very small or thin dies |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2990471B2 (ja) | 1999-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3558434B2 (ja) | 電気的配線検査方法及び装置 | |
| JP3877952B2 (ja) | デバイス検査装置および検査方法 | |
| US20020084795A1 (en) | System for and method of testing a microelectronic device using a dual probe technique | |
| US20070267632A1 (en) | Apparatus and Method for Test Structure Inspection | |
| JP2990471B2 (ja) | 導電性パターンの検査モニター方法 | |
| JP4582869B2 (ja) | 回路基板検査装置 | |
| JP4290316B2 (ja) | 配線ショート箇所の検査方法及び検査装置 | |
| JP2002313859A (ja) | 非破壊検査方法および装置ならびに半導体チップ | |
| JP2000232141A (ja) | 半導体パッケージ用基板の導通検査方法 | |
| JP4369002B2 (ja) | 回路基板検査装置 | |
| CN102110626B (zh) | 确定晶圆中蛇形金属线的最小可测长度的方法 | |
| JP2767291B2 (ja) | 検査装置 | |
| JPS60167344A (ja) | 半導体ウエ−ハの検査装置 | |
| JP2002043721A (ja) | プリント基板の検査方法と検査装置 | |
| JP2827285B2 (ja) | ウェーハ検査装置 | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| JP2000243800A (ja) | 配線のエレクトロマイグレーション耐性評価方法 | |
| CN113866511A (zh) | 在片电容测量系统和测量方法 | |
| JPH06331681A (ja) | 基板検査機及び基板検査方法 | |
| JP2003194889A (ja) | 半導体装置の不良解析システム及び半導体装置の不良解析方法 | |
| JPH04296037A (ja) | 半導体製造装置 | |
| JPH04106944A (ja) | ウエハの試験方法 | |
| JPS61295641A (ja) | プロ−ブカ−ドの自己診断方法 | |
| JPS60111973A (ja) | 回路基板結線識別装置 | |
| JP2005331241A (ja) | 導電性試料の評価方法及び導電性試料の評価装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990817 |
|
| LAPS | Cancellation because of no payment of annual fees |