JPH05343303A - 半導体装置の製造におけるパターン描画方法 - Google Patents
半導体装置の製造におけるパターン描画方法Info
- Publication number
- JPH05343303A JPH05343303A JP15230592A JP15230592A JPH05343303A JP H05343303 A JPH05343303 A JP H05343303A JP 15230592 A JP15230592 A JP 15230592A JP 15230592 A JP15230592 A JP 15230592A JP H05343303 A JPH05343303 A JP H05343303A
- Authority
- JP
- Japan
- Prior art keywords
- address
- design data
- pattern
- image
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置の製造におけるホトマ
スクなどへのラスタースキャン方式によるパターン描画
方法に関するもので、４５°斜め線に対するパターンが
設計データ（目標図形）と仕上がりパターンとの間に生
じる誤差を低減する方法を提供するものである。 【構成】 前記目的のため本発明は、電子ビーム照射の
アドレス１を４５°斜め線部２に対応する部分を１個お
きにオン、オフとしたものである。
スクなどへのラスタースキャン方式によるパターン描画
方法に関するもので、４５°斜め線に対するパターンが
設計データ（目標図形）と仕上がりパターンとの間に生
じる誤差を低減する方法を提供するものである。 【構成】 前記目的のため本発明は、電子ビーム照射の
アドレス１を４５°斜め線部２に対応する部分を１個お
きにオン、オフとしたものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造に
おいて、スポットビーム（電子ビーム）によるラスター
スキャン方式でホトマスクなどにパターンを描画する方
法に関するものである。
おいて、スポットビーム（電子ビーム）によるラスター
スキャン方式でホトマスクなどにパターンを描画する方
法に関するものである。
【０００２】
【従来の技術】近来、半導体装置（ＬＳＩ）の規模が大
きくなるに従ってホトマスクや半導体基板へのパターン
を描画する方法として、電子ビームを使用するようにな
ってきた。その方法の一つとして、電子ビーム（以下単
にビームと称す）をオン、オフしながら所定の領域をス
キャンしてパターンを描画していく方法があり、それを
周知のように前述のようにラスタースキャン方式と称し
ている。
きくなるに従ってホトマスクや半導体基板へのパターン
を描画する方法として、電子ビームを使用するようにな
ってきた。その方法の一つとして、電子ビーム（以下単
にビームと称す）をオン、オフしながら所定の領域をス
キャンしてパターンを描画していく方法があり、それを
周知のように前述のようにラスタースキャン方式と称し
ている。
【０００３】図２ないし図４は、従来のラスタースキャ
ン方式によるホトマスクへのパターンの描画方法を示す
もので、マスクパターンの設計者が意図したものと比
べ、４５°の斜辺において、ラスタースキャンの原理上
誤差が出ることは避けられないことであった。この誤差
について以下に説明する。
ン方式によるホトマスクへのパターンの描画方法を示す
もので、マスクパターンの設計者が意図したものと比
べ、４５°の斜辺において、ラスタースキャンの原理上
誤差が出ることは避けられないことであった。この誤差
について以下に説明する。
【０００４】図２（ａ）は、設計者が意図している図形
データであり、４５°斜め線２を有する台形と長方形各
１個で構成されている。ラスタースキャン方式で描画す
るため、この図形をビットマップに展開したものが図２
（ｂ）となる。周知のように、この方式はコンピュータ
制御で電子ビームを照射するので、このようなビットマ
ップとなる。黒丸で示すアドレス（ビーム照射位置対応
の番地）１ではビームがＯＮ、白丸で示すアドレス１で
はビームがＯＦＦ（仕上りマスクの白黒トーンを逆にし
た場合には、上記ＯＮとＯＦＦが逆となる）。
データであり、４５°斜め線２を有する台形と長方形各
１個で構成されている。ラスタースキャン方式で描画す
るため、この図形をビットマップに展開したものが図２
（ｂ）となる。周知のように、この方式はコンピュータ
制御で電子ビームを照射するので、このようなビットマ
ップとなる。黒丸で示すアドレス（ビーム照射位置対応
の番地）１ではビームがＯＮ、白丸で示すアドレス１で
はビームがＯＦＦ（仕上りマスクの白黒トーンを逆にし
た場合には、上記ＯＮとＯＦＦが逆となる）。
【０００５】この様に描画したホトマスクの仕上りイメ
ージを図２（ｃ）に示す。
ージを図２（ｃ）に示す。
【０００６】ここで、設計イメージから、ビットマップ
へ展開する方法として良く知られている方法を説明す
る。設計イメージの外形線で、囲まれた図形の内側に位
置するビットが、ビームをＯＮ（あるいはＯＦＦ）とし
（黒丸）、図形の外側がＯＦＦ（あるいはＯＮ）となる
（白丸）ようにアドレス（画素と言ってよい）１を設定
する。設計イメージは、通常ビットの大きさ（画素サイ
ズ（アドレスユニット）と呼ぶ）を最小単位として作図
基準等で、その整数倍となるように作られる。その場合
には、したがって、タテあるいはヨコの外形線の場合
は、ＯＮあるいはＯＦＦとなるビットの区別は明確であ
る。斜め線あるいは、画素サイズの整数倍でない設計イ
メージをビットマップに展開するルールとして良く知ら
れているものでは、１画素１が設計イメージの外形線で
２分割されたときは、５０％以上が図形の内側となるビ
ットはＯＮ（あるいはＯＦＦ）とする。４５°の斜め線
の場合は、丁度５０％で分割されるビットが、並ぶこと
になる。従って以下に説明するような誤差が生じる。
へ展開する方法として良く知られている方法を説明す
る。設計イメージの外形線で、囲まれた図形の内側に位
置するビットが、ビームをＯＮ（あるいはＯＦＦ）とし
（黒丸）、図形の外側がＯＦＦ（あるいはＯＮ）となる
（白丸）ようにアドレス（画素と言ってよい）１を設定
する。設計イメージは、通常ビットの大きさ（画素サイ
ズ（アドレスユニット）と呼ぶ）を最小単位として作図
基準等で、その整数倍となるように作られる。その場合
には、したがって、タテあるいはヨコの外形線の場合
は、ＯＮあるいはＯＦＦとなるビットの区別は明確であ
る。斜め線あるいは、画素サイズの整数倍でない設計イ
メージをビットマップに展開するルールとして良く知ら
れているものでは、１画素１が設計イメージの外形線で
２分割されたときは、５０％以上が図形の内側となるビ
ットはＯＮ（あるいはＯＦＦ）とする。４５°の斜め線
の場合は、丁度５０％で分割されるビットが、並ぶこと
になる。従って以下に説明するような誤差が生じる。
【０００７】イメージのエッジ（図形の端）の位置に着
目してみる。垂直線および水平線については、ビットマ
ップ展開図（図２（ｂ））で示す各アドレス１上の円に
外接する線分の位置が、仕上りイメージのエッジと同じ
になる様に、ホトマスクの製造工程条件を設定すること
が標準的である。
目してみる。垂直線および水平線については、ビットマ
ップ展開図（図２（ｂ））で示す各アドレス１上の円に
外接する線分の位置が、仕上りイメージのエッジと同じ
になる様に、ホトマスクの製造工程条件を設定すること
が標準的である。
【０００８】ところが、台形部分の左右の斜辺２につい
て見ると、設計者が意図している斜辺２上に各アドレス
の中心が並ぶことになり、各アドレス１に示す円に外接
する線分は、設計者が意図している斜辺２に対して、エ
ッジに垂直方向に√２／２アドレスサイズずれた位置に
ある。
て見ると、設計者が意図している斜辺２上に各アドレス
の中心が並ぶことになり、各アドレス１に示す円に外接
する線分は、設計者が意図している斜辺２に対して、エ
ッジに垂直方向に√２／２アドレスサイズずれた位置に
ある。
【０００９】斜辺２のエッジにあたるアドレスは、斜辺
２に沿った方向で見た場合、水平あるいは垂直の辺と比
べ、隣り合うアドレス１の間隔が√２倍と広くなってい
ることから、エッジ部分に照射されるビームのエネルギ
ー密度は、水平あるいは垂直辺と同一ではなく、したが
って、仕上りイメージのエッジの位置は、各アドレス１
に示す円の接線とは一致しない。図５に、この関係を示
す。図５では白丸がオンのアドレスであり、図５（ａ）
はイメージするエッジがアドレスの外側、図５（ｂ）は
アドレスの中心を通るようなパターンの場合である。図
形データと仕上りイメージ（点線）でのエッジの位置ず
れｄL 、ｄR は、アドレスユニットの大きさＡの３〜４
割（ｄL 、ｄR の値）近くと試算できる。
２に沿った方向で見た場合、水平あるいは垂直の辺と比
べ、隣り合うアドレス１の間隔が√２倍と広くなってい
ることから、エッジ部分に照射されるビームのエネルギ
ー密度は、水平あるいは垂直辺と同一ではなく、したが
って、仕上りイメージのエッジの位置は、各アドレス１
に示す円の接線とは一致しない。図５に、この関係を示
す。図５では白丸がオンのアドレスであり、図５（ａ）
はイメージするエッジがアドレスの外側、図５（ｂ）は
アドレスの中心を通るようなパターンの場合である。図
形データと仕上りイメージ（点線）でのエッジの位置ず
れｄL 、ｄR は、アドレスユニットの大きさＡの３〜４
割（ｄL 、ｄR の値）近くと試算できる。
【００１０】以上説明したように、斜辺部でのビットマ
ップ展開は斜辺２に沿った直線状に、ビームのＯＮ−Ｏ
ＦＦの変化点が並べられている。前述図２では、設計デ
ータの斜辺２のエッジが通るアドレス１はビームをＯＦ
Ｆとしている。その結果図２（ｃ）に見られるようにΔ
Ｅ1 だけ図形が小さくなる方向へシフトする。
ップ展開は斜辺２に沿った直線状に、ビームのＯＮ−Ｏ
ＦＦの変化点が並べられている。前述図２では、設計デ
ータの斜辺２のエッジが通るアドレス１はビームをＯＦ
Ｆとしている。その結果図２（ｃ）に見られるようにΔ
Ｅ1 だけ図形が小さくなる方向へシフトする。
【００１１】同様に図３の例では、斜辺２のエッジが通
るアドレス１はビームをＯＮとしているので、同図
（ｃ）のようにΔＥ2 だけ、図形が大きくなる方向へシ
フトする。図２、図３の場合には、図示したように、左
右対称に設計された図形は、そのまま対称性が保たれる
が、斜辺同士が対向した場合には、図形データで定義し
た巾と、その残りの巾との比が設計意図と大きく違って
くるという欠点があった。そうした考えから、図４の方
法が考案されている。これは、一方の斜辺部（図の左
側）のアドレス１はオフとし、他方（右側）のアドレス
１はオンとしたものである。この場合は対称性が失なわ
れるという欠点があった。
るアドレス１はビームをＯＮとしているので、同図
（ｃ）のようにΔＥ2 だけ、図形が大きくなる方向へシ
フトする。図２、図３の場合には、図示したように、左
右対称に設計された図形は、そのまま対称性が保たれる
が、斜辺同士が対向した場合には、図形データで定義し
た巾と、その残りの巾との比が設計意図と大きく違って
くるという欠点があった。そうした考えから、図４の方
法が考案されている。これは、一方の斜辺部（図の左
側）のアドレス１はオフとし、他方（右側）のアドレス
１はオンとしたものである。この場合は対称性が失なわ
れるという欠点があった。
【００１２】
【発明が解決しようとする課題】しかしながら、ＬＳＩ
の高集積化の進展にともない、回路パターンの微細化，
高密度化が進み、前記誤差が無視し得なくなってきてい
る。微細なマスクパターンを実現するために、アドレス
ユニット（画素）サイズは小さいものになってきている
が、ラスタースキャン方式においては、４５°斜辺での
誤差は原理的に発生する。ビットマップに展開する際
に、設計データで定義される図形の外郭線が、水平ない
し垂直線はアドレスユニットのグリッドにのるが、斜辺
の場合、特に４５°の場合、１個のアドレスを１／２に
横切るため、斜辺にあたるアドレスにおいて設計データ
と、仕上りイメージのエッジの位置は１／√２アドレス
程度の誤差が生じる。
の高集積化の進展にともない、回路パターンの微細化，
高密度化が進み、前記誤差が無視し得なくなってきてい
る。微細なマスクパターンを実現するために、アドレス
ユニット（画素）サイズは小さいものになってきている
が、ラスタースキャン方式においては、４５°斜辺での
誤差は原理的に発生する。ビットマップに展開する際
に、設計データで定義される図形の外郭線が、水平ない
し垂直線はアドレスユニットのグリッドにのるが、斜辺
の場合、特に４５°の場合、１個のアドレスを１／２に
横切るため、斜辺にあたるアドレスにおいて設計データ
と、仕上りイメージのエッジの位置は１／√２アドレス
程度の誤差が生じる。
【００１３】この発明は、以上述べた４５°の斜め線に
おけるパターンの設計データに対する忠実度を向上させ
る描画方法を提供することを目的とする。
おけるパターンの設計データに対する忠実度を向上させ
る描画方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】前記目的のためこの発明
は、ラスタースキャン方式の描画方法において、４５°
の斜め線における、設計データに対するマスクの仕上り
イメージの忠実度を向上させるべく、４５°の斜め線を
含む描画領域におけるビットマップへの展開方法を以下
のように変更するものである。
は、ラスタースキャン方式の描画方法において、４５°
の斜め線における、設計データに対するマスクの仕上り
イメージの忠実度を向上させるべく、４５°の斜め線を
含む描画領域におけるビットマップへの展開方法を以下
のように変更するものである。
【００１５】従来の方式では、４５°の斜め線において
は、設計データに対して１／√２画素サイズだけ図形の
外側（あるいは内側）へずれた位置に仕上りイメージが
出来るため、ビットマップへの変換ルールを変えること
により、外側へずれるビットと内側へずれるビットを交
互に並べるようにする（ビームの照射規則を１個おきに
する）ことで、仕上りイメージは、設計データに極めて
近いものとなる。
は、設計データに対して１／√２画素サイズだけ図形の
外側（あるいは内側）へずれた位置に仕上りイメージが
出来るため、ビットマップへの変換ルールを変えること
により、外側へずれるビットと内側へずれるビットを交
互に並べるようにする（ビームの照射規則を１個おきに
する）ことで、仕上りイメージは、設計データに極めて
近いものとなる。
【００１６】
【作用】前述のように本発明は、ラスタースキャン方式
の描画において、４５°斜め線部におけるビームの照射
規則（オン、オフのアドレス）を１個おきとしたので、
４５°斜め線部の仕上りエッジの位置が設計データで定
義する位置と極めて近いものとなり、この結果、このマ
スクを使って製造されるＬＳＩの品質特性も向上が期待
できる。
の描画において、４５°斜め線部におけるビームの照射
規則（オン、オフのアドレス）を１個おきとしたので、
４５°斜め線部の仕上りエッジの位置が設計データで定
義する位置と極めて近いものとなり、この結果、このマ
スクを使って製造されるＬＳＩの品質特性も向上が期待
できる。
【００１７】
【実施例】図１に、本発明の実施例による４５°斜め線
パターン部の描画方法を示し、以下に説明する。
パターン部の描画方法を示し、以下に説明する。
【００１８】図１（ａ）は、従来の説明の図２（ａ）と
同様、設計者が意図している図形であり、４５°斜め線
２を有する台形と長方形との組み合わせ図形である。そ
の図形をビットマップに展開したものが図１（ｂ）であ
り、図形のエッジを破線で示してある。この図では説明
のため、４５°斜め線２に対するアドレスユニット１
（従来の説明と同様、黒丸オン、白丸オフ（仕上がりパ
ターンの白黒トーンが逆の場合は逆）である）は３個分
しか表示してないが、実際はもっと多いことは説明する
までもない。
同様、設計者が意図している図形であり、４５°斜め線
２を有する台形と長方形との組み合わせ図形である。そ
の図形をビットマップに展開したものが図１（ｂ）であ
り、図形のエッジを破線で示してある。この図では説明
のため、４５°斜め線２に対するアドレスユニット１
（従来の説明と同様、黒丸オン、白丸オフ（仕上がりパ
ターンの白黒トーンが逆の場合は逆）である）は３個分
しか表示してないが、実際はもっと多いことは説明する
までもない。
【００１９】本実施例は、この４５°斜め線２に対する
アドレス１を図１（ｂ）に示すように一つおきにオン、
オフとしたものである。これは、パターン描画の制御装
置（一般にコンピュータが組み込まれている）に予め４
５°斜め線部２に対応するアドレス１のオン、オフが一
つおきになるように設定しておけばよく、これは容易に
実現できる。つまり、ビーム照射を１個おきにするので
ある。
アドレス１を図１（ｂ）に示すように一つおきにオン、
オフとしたものである。これは、パターン描画の制御装
置（一般にコンピュータが組み込まれている）に予め４
５°斜め線部２に対応するアドレス１のオン、オフが一
つおきになるように設定しておけばよく、これは容易に
実現できる。つまり、ビーム照射を１個おきにするので
ある。
【００２０】図１（ｂ）では前述したように、斜め線部
のアドレスユニット１は３個分しか表示してないが、実
際にはもっと多いので、仕上がりイメージは図１（ｃ）
に示すように前記１個おきのオン、オフのアドレス１に
よる凹凸は全体的に平滑化され、仕上がりエッジの位置
は、設計データで定義した位置（目標図形）に極めて近
いものとなる。少なくとも従来例のようにアドレスユニ
ット１の大きさ（図５のＡ）の３〜４割もの誤差（図５
のｄL 、ｄR の値）は生じず、その１／３以下にはな
る。
のアドレスユニット１は３個分しか表示してないが、実
際にはもっと多いので、仕上がりイメージは図１（ｃ）
に示すように前記１個おきのオン、オフのアドレス１に
よる凹凸は全体的に平滑化され、仕上がりエッジの位置
は、設計データで定義した位置（目標図形）に極めて近
いものとなる。少なくとも従来例のようにアドレスユニ
ット１の大きさ（図５のＡ）の３〜４割もの誤差（図５
のｄL 、ｄR の値）は生じず、その１／３以下にはな
る。
【００２１】なお、以上はホトマスクに対する描画とし
て説明したが、半導体基板に直接描画する場合などにも
適用できることは言うまでもない。
て説明したが、半導体基板に直接描画する場合などにも
適用できることは言うまでもない。
【００２２】
【発明の効果】以上詳細に説明したように、この発明に
よれば、ラスタースキャン方式の描画において、４５°
斜め線部におけるビームの照射規則を１個おきとしたの
で、４５°斜め線部の仕上りエッジの位置が設計データ
で定義する位置と極めて近いものとなり、この結果、こ
の描画方法によって製造されるＬＳＩの品質特性の向上
が期待できる。
よれば、ラスタースキャン方式の描画において、４５°
斜め線部におけるビームの照射規則を１個おきとしたの
で、４５°斜め線部の仕上りエッジの位置が設計データ
で定義する位置と極めて近いものとなり、この結果、こ
の描画方法によって製造されるＬＳＩの品質特性の向上
が期待できる。
【図１】本発明の実施例
【図２】従来例（その１）
【図３】従来例（その２）
【図４】従来例（その３）
【図５】仕上りイメージのエッジの位置ずれ説明図
１ アドレスユニット ２ ４５°斜め線部
Claims (1)
- 【請求項１】 半導体装置の製造において、ラスタース
キャン方式でパターンを描画する方法として、 描画するパターンにおける４５°斜めの線部に対するビ
ーム照射のアドレスを１個おきにオン、オフとすること
を特徴とする半導体装置の製造におけるパターン描画方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15230592A JPH05343303A (ja) | 1992-06-11 | 1992-06-11 | 半導体装置の製造におけるパターン描画方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15230592A JPH05343303A (ja) | 1992-06-11 | 1992-06-11 | 半導体装置の製造におけるパターン描画方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343303A true JPH05343303A (ja) | 1993-12-24 |
Family
ID=15537627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15230592A Pending JPH05343303A (ja) | 1992-06-11 | 1992-06-11 | 半導体装置の製造におけるパターン描画方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343303A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008249865A (ja) * | 2007-03-29 | 2008-10-16 | Nippon Telegr & Teleph Corp <Ntt> | フォトマスクの作製方法およびフォトマスク、ならびにそのフォトマスクを使用したデバイスの製造方法 |
-
1992
- 1992-06-11 JP JP15230592A patent/JPH05343303A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008249865A (ja) * | 2007-03-29 | 2008-10-16 | Nippon Telegr & Teleph Corp <Ntt> | フォトマスクの作製方法およびフォトマスク、ならびにそのフォトマスクを使用したデバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3047103B2 (ja) | プリントパターンの形成方法 | |
| JP3358181B2 (ja) | マイクロリソグラフィにおけるセリフ・マスク設計のための階層およびドメインバランス方法およびアルゴリズム | |
| KR950007681B1 (ko) | 새도우마스크, 이에 사용되는 프린트용의 원판 및 그 제조방법 | |
| KR100732772B1 (ko) | 마스크 레이아웃 형성 방법 및 이에 따른 레이아웃 | |
| JPH0582730B2 (ja) | ||
| JPH117120A (ja) | マスクパターン作成方法およびマスクパターン作成装置並びにマスク作成装置 | |
| US7407252B2 (en) | Area based optical proximity correction in raster scan printing | |
| US6635392B2 (en) | Data processing apparatus, method and program product for compensating for photo proximity effect with reduced data amount, and photomask fabricated using same | |
| US20020014600A1 (en) | Scanning exposure method | |
| JP4615156B2 (ja) | 光近接補正された露光パターンを利用する露光方法，光近接補正された露光データの生成装置，及び光近接補正された露光データの露光装置 | |
| JPH05343303A (ja) | 半導体装置の製造におけるパターン描画方法 | |
| JP2002075833A (ja) | 電子ビーム描画装置および描画方法 | |
| US6360134B1 (en) | Method for creating and improved image on a photomask by negatively and positively overscanning the boundaries of an image pattern at inside corner locations | |
| US7420710B2 (en) | Optical proximity correction in raster scan printing based on grayscale manipulation of the bitmap | |
| JPH04252016A (ja) | パターン描画方法 | |
| JPH0766098A (ja) | 描画データ作成方法、及び描画データ作成装置 | |
| JP2000310851A (ja) | Ｏｐｃパターン付き図形データのサイジング処理方法及びｏｐｃパターン付き図形データのサイジング処理装置 | |
| US5766802A (en) | Photomask | |
| JPH056741A (ja) | シヤドウマスク、シヤドウマスク焼付け用原版およびその製造方法 | |
| JP2003273001A (ja) | 電子線描画データ作成方法、マスク製造方法および描画装置 | |
| JP3146542B2 (ja) | マスク製造方法、及びマスク製造システム | |
| JPH06333793A (ja) | 露光装置 | |
| JP3246551B2 (ja) | 電子線描画描画用パターンデータ作成方法、電子線描画用パターンデータ作成装置および電子線描画装置 | |
| JP2000068191A (ja) | 電子ビーム露光によるパタン形成方法 | |
| JPS63308919A (ja) | 電子ビ−ム描画方法 |