JP2003273001A - 電子線描画データ作成方法、マスク製造方法および描画装置 - Google Patents

Abstract

(57)【要約】 【課題】レイアウト設計されたパターンデータを、電子
線描画データに高速で変換できる電子線描画データ作成
方法と、電子線描画データ作成の所要時間を短縮し、マ
スク製造のＴＡＴを改善できるマスク製造方法と描画装
置を提供する。 【解決手段】ＬＳＩの製造におけるリソグラフィで用い
られるマスクに、電子線によりマスクパターンを描画す
るためのデータ作成方法であって、レイアウト設計さ
れ、矩形および／または台形に分割されているＬＳＩの
パターンデータに、アウトライン処理を行わず、矩形お
よび／または台形に分割されたまま、寸法補正のための
バイアス処理を施す工程を有する電子線描画データ作成
方法と、それを含むマスク製造方法と、それに用いる描
画装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
製造においてリソグラフィ工程で用いられるマスクの製
造方法と、マスクにマスクパターンを形成するための電
子線描画データ作成方法および描画装置に関する。

【０００２】

【従来の技術】ＬＳＩの製造においては、ＣＡＤ（comp
uter-aided design)により回路パターンがレイアウト設
計され、レイアウト設計されたパターンデータに基づ
き、マスクが作成される。このマスクを用いてリソグラ
フィが行われ、ウェハ上にマスクパターンが露光され
る。

【０００３】リソグラフィとしてはフォトリソグラフィ
の他、高加速電子線リソグラフィ、低加速電子線リソグ
ラフィ、イオンビームリソグラフィ、Ｘ線リソグラフィ
等が開発されている。通常、これらのリソグラフィに用
いられるマスクには、電子線リソグラフィによってマス
クパターンが描画される。以下、マスクパターンを描画
する電子線露光装置を描画装置とする。描画装置はパタ
ーンジェネレータとも呼ばれる。また、電子線リソグラ
フィによりマスクに描画されるパターンを、電子線描画
データとする。

【０００４】ＣＡＤによりレイアウト設計されたパター
ンデータは、描画装置が読み込み可能なデータ形式（フ
ォーマット）に変換され、描画装置の描画単位である偏
向領域に分割される。描画装置において、偏向器により
電子線を必要な精度で偏向できる領域（偏向領域）は、
最大でも数ｍｍ角程度である。したがって、偏向領域ご
とに描画が行われる。

【０００５】また、レイアウト設計されたパターンデー
タは、ＬＳＩの製造に採用されるプロセスやその条件に
合わせて補正される。例えば、低加速電子線リソグラフ
ィには、マスクパターンで孔が設けられたステンシルマ
スクが用いられる。ステンシルマスクはマスク材料にエ
ッチングを行って形成され、このエッチングには描画装
置でパターンが描画されたレジストが用いられる。

【０００６】ステンシルマスクの場合、設計されたパタ
ーンデータとエッチングでマスクに形成されたパターン
との寸法差（エッチング変換差）が、特にパターンを微
細化したときに顕著に大きくなりやすい。したがって、
マスクの製造プロセスを安定化させる目的で、パターン
データにバイアス処理が施される。同様に、フォトリソ
グラフィに用いられるマスクの場合も、プロセス安定化
を目的としてパターンデータにバイアス処理が施され、
さらに、光近接効果によるパターンの寸法や形状の変化
を補正するためのバイアス処理も施される。

【０００７】上記のようなバイアス処理は、パターンデ
ータ変換ソフトウェア（またはそれを含むハードウェ
ア）の図形演算機能を用いて行われる。一般に、パター
ンデータ変換ソフトウェアでは、パターンデータの入力
時にパターンデータのデータ形式が内部データ形式に変
換され、その際にアウトライン処理（ＯＲ処理）が行わ
れる。

【０００８】ＯＲ処理により得られたポリゴンデータ
は、パターンデータ変換ソフトウェアのサイジング機能
を用いて拡大または縮小され、これによりバイアス処理
が施される。パターンデータにバイアス処理が施された
後、パターンデータは偏向領域に分割され、さらに矩形
および台形に分割される。

【０００９】パターンデータ変換でのデータ処理量は膨
大であり、パターンデータは圧縮データとして処理され
る。圧縮データにバイアス処理あるいは分割処理を実行
することにより、データ処理量が少なくなり、処理が高
速化される。パターンデータが矩形のみで構成される場
合、パターンデータを効率的に圧縮できる。

【００１０】それに対し、パターンデータが矩形の辺と
異なる方向（斜め方向）に延びる場合は、パターンデー
タを効率的に圧縮することができない。したがって、バ
イアス処理が施されたパターンデータは、偏向領域を考
慮した上で矩形に分割され、矩形に分割されない部分が
台形パターンとして処理される。

【００１１】以上の複数の処理が施されたパターンデー
タは、描画装置用のデータ形式に変換され、最終的に電
子線描画データとしてパターンデータ変換ソフトウェア
から出力される。出力された電子線描画データは、描画
装置のデータ入力部に入力され、マスクパターンの描画
が行われる。

【００１２】従来の電子線描画データ作成の手順を、図
９にまとめた。図９に示す各工程は、すべてパターンデ
ータ変換ソフトウェアを用いて行われる。 （ステップ０）パターンデータ変換を開始する。 （ステップ１）ＣＡＤによりレイアウト設計されたパタ
ーンデータを入力する。ステップ１でパターンデータが
入力されるパターンの例を（ａ）に示す。

【００１３】（ステップ２）入力されたパターンデータ
にＯＲ処理を行う。ステップ２で得られるポリゴンデー
タのアウトラインを（ｂ）に示す。 （ステップ３）ＯＲ処理されたパターンデータにバイア
ス処理を行う。ステップ３でバイアス処理されたパター
ンを（ｃ）に示す。（ｃ）の点線はステップ２の（ｂ）
を示し、（ｃ）は（ｂ）を拡大したものである。

【００１４】（ステップ４）バイアス処理されたパター
ンデータを矩形および／または台形に分割する。ステッ
プ４で矩形／台形分割されたパターンを（ｄ）に示す。 （ステップ５）パターンデータを描画装置のデータ形式
に変換する。 （ステップ６）データ形式が変換されたパターンデータ
を出力する。 （ステップ７）パターンデータ変換を終了する。

【００１５】

【発明が解決しようとする課題】近年、ＬＳＩの高集積
化に伴い、パターンデータが大容量化している。上記の
従来の処理方法では、データ量の増加に伴い、処理時間
が大幅に延長されるため、マスク製造のターン・アラウ
ンド・タイム（ＴＡＴ）が低下する要因となっている。

【００１６】本発明は上記の問題点に鑑みてなされたも
のであり、したがって本発明は、レイアウト設計された
パターンデータを、電子線描画データに高速で変換でき
る電子線描画データ作成方法を提供することを目的とす
る。また、本発明は、電子線描画データの作成に要する
時間を短縮し、マスク製造のＴＡＴを改善できるマスク
製造方法および描画装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の電子線描画データ作成方法は、半導体集積
回路の製造におけるリソグラフィで用いられるマスク
に、電子線によりマスクパターンを描画するためのデー
タ作成方法であって、レイアウト設計された前記半導体
集積回路のパターンデータであって、矩形および／また
は台形に分割されているパターンデータに対し、アウト
ライン処理を行わず、矩形および／または台形に分割さ
れたまま、寸法補正のためのバイアス処理を施す工程を
有することを特徴とする。

【００１８】また、上記の目的を達成するため、本発明
のマスク製造方法は、半導体集積回路のパターンデータ
をレイアウト設計する工程と、前記パターンデータを矩
形および／または台形に分割する工程と、前記パターン
データに、矩形および／または台形に分割されたまま、
寸法補正のためのバイアス処理を施し、電子線描画デー
タを作成する工程と、前記電子線描画データに従って、
マスク材料上のレジストにマスクパターンの電子線描画
を行う工程と、前記レジストを用いて前記マスク材料を
加工する工程とを有することを特徴とする。

【００１９】また、上記の目的を達成するため、本発明
の描画装置は、レイアウト設計された半導体集積回路の
パターンデータが入力されるデータ入力部と、データ入
力部に入力され、矩形および／または台形に分割されて
いるパターンデータに対し、アウトライン処理を行わ
ず、矩形および／または台形に分割されたまま、寸法補
正のためのバイアス処理を施し、電子線描画データを作
成する図形演算手段と、前記図形演算手段により作成さ
れた電子線描画データに従って、マスク材料上のレジス
トにマスクパターンの電子線描画を行う電子線生成手段
および電子線偏向手段とを有することを特徴とする。

【００２０】これにより、レイアウト設計されたパター
ンデータにバイアス処理を含むデータ変換を行い、電子
線描画データを作成するときのデータ処理量を低減する
ことができる。したがって、データ処理が高速化し、マ
スク製造のＴＡＴを改善することができる。

【００２１】

【発明の実施の形態】以下に、本発明の電子線描画デー
タ作成方法、マスク製造方法および描画装置の実施の形
態について、図面を参照して説明する。 （実施形態１）図１は本実施形態の電子線描画データ作
成の手順を示す。本実施形態の電子線描画データ作成方
法によれば、レイアウト設計されたパターンデータにＯ
Ｒ処理を行わず、矩形および／または台形に分割された
ままのパターンにバイアス処理を行う。

【００２２】（ステップ０）パターンデータ変換を開始
する。 （ステップ１）ＣＡＤによりレイアウト設計されたパタ
ーンデータを入力する。ステップ１でパターンデータが
入力されるパターンの例を（ａ）に示す。 （ステップ２）矩形および／または台形に分割されてい
るパターンにバイアス処理を行う。ステップ２でバイア
ス処理されたパターンを（ｂ）に示す。 （ステップ３）バイアス処理されたパターンデータを出
力する。 （ステップ４）バイアス処理を終了する。

【００２３】上記の本実施形態の電子線描画データ作成
方法によれば、図１に示す各工程は、バイアス処理専用
のソフトウェア（またはそれを含むハードウェア）を用
いて行う。例えば、汎用されているパターンデータ変換
ソフトウェアを用いる場合、パターンデータの入力時に
内部データ形式に変換され、ＯＲ処理が行われるため、
バイアス処理後に矩形／台形分割とデータ形式の変換が
必須となる。

【００２４】それに対し、本実施形態の電子線描画デー
タ作成方法では、パターンデータの入力時にＯＲ処理を
行わないため、バイアス処理後の矩形／台形分割が不要
であり、データ処理量を少なくできる。また、ソフトウ
ェアの内部データ形式への変換も行わないため、バイア
ス処理後に内部データ形式から描画装置のデータ形式に
変換する必要もない。これによっても、データ処理量が
低減され、処理を高速化できる。

【００２５】但し、ＣＡＤにより出力されたパターンデ
ータのデータ形式から描画装置で読み込み可能なデータ
形式への変換は、従来通り、適宜行う。描画装置のデー
タ形式への変換は、バイアス処理の前と後のいずれに行
ってもよく、データ処理量が少なくなる方を選択すれば
よい。

【００２６】本実施形態のマスク製造方法は、上記の本
実施形態の電子線描画データ作成方法で作成された電子
線描画データに従って、マスク材料上のレジストにマス
クパターンの電子線描画を行う工程と、レジストを用い
てマスク材料を加工する工程を含む。

【００２７】フォトリソグラフィ用マスクを製造する場
合、マスク材料の加工は、例えばガラス基板上の遮光膜
にエッチングを行う工程を含む。また、電子線リソグラ
フィ用マスクを製造する場合、マスク材料の加工は、例
えばマスク材料にエッチングを行い、マスクパターンで
孔を形成する工程を含む。本実施形態のマスク製造方法
によれば、電子線描画データ作成のＴＡＴが改善するこ
とから、マスク製造のＴＡＴを短縮できる。

【００２８】（実施形態２）図２は本実施形態の電子線
描画データ作成の手順を示す。本実施形態の電子線描画
データ作成には、図形演算機能を有する本発明の描画装
置を用い、バイアス処理を描画装置のメモリで行う。本
実施形態の電子線描画データ作成方法によれば、実施形
態１と同様に、パターンデータにＯＲ処理を行わず、矩
形および／または台形に分割されたパターンにバイアス
処理を行う。

【００２９】（ステップ０）描画のためのパターンデー
タ変換を開始する。 （ステップ１）ＣＡＤによりレイアウト設計されたパタ
ーンデータを描画装置のデータ形式に変換する。ステッ
プ１でデータ形式の変換が行われるパターンの例を
（ａ）に示す。 （ステップ２）パターンデータを描画装置に入力する。

【００３０】（ステップ３）矩形および／または台形に
分割されているパターンに、描画装置のメモリでバイア
ス処理を行う。ステップ３でバイアス処理されたパター
ンを（ｂ）に示す。 （ステップ４）バイアス処理されたパターンデータで描
画する。 （ステップ５）描画を終了する。

【００３１】上記の本実施形態の電子線描画データ作成
方法および描画装置によれば、バイアス処理が描画装置
で行われる。したがって、レイアウト設計されたパター
ンデータにアウトライン処理を行う必要がなく、バイア
ス処理後に再度、矩形／台形分割を行う必要もない。バ
イアス処理でのデータ処理量が低減され、処理が高速化
されることから、マスク製造のＴＡＴを短縮できる。

【００３２】（実施形態３）次に、実施形態１および２
におけるバイアス処理の例を具体的に示す。図３は、矩
形／台形分割されている図形１が孤立している場合、す
なわち隣接図形が存在しない場合の例を示す。

【００３３】この場合には、単純にバイアス指定値の分
だけ図形１を拡大または縮小すればよい。プラスバイア
ス処理の場合、実線が元の図形に対応し、点線がバイア
ス処理後の図形に対応する。マイナスバイアス処理の場
合、点線が元の図形に対応し、実線がバイアス処理後の
図形に対応する。

【００３４】図４（ａ）および（ｂ）は、矩形／台形分
割されている図形２に隣接図形３が存在し、かつ隣接図
形２、３が接する辺（以下、隣接辺４とする。）の長さ
が異なる場合の例を示す。この場合には、隣接辺４が長
い方の図形３に図３の孤立図形１と同様のバイアス処理
を施す。

【００３５】他方の図形２は隣接辺以外の辺について、
図３の孤立図形１と同様のバイアス処理を行い、隣接辺
部分については、プラスバイアス処理の場合に図形２を
縮小し、マイナスバイアス処理の場合に図形２を拡大す
る。これにより、隣接図形２、３が離れたり、隣接辺近
傍で重なったりするのを防止する。図４（ａ）および
（ｂ）で、プラスバイアス処理の場合、実線が元の図形
に対応し、点線がバイアス処理後の図形に対応する。マ
イナスバイアス処理の場合、点線が元の図形に対応し、
実線がバイアス処理後の図形に対応する。

【００３６】図５（ａ）および（ｂ）は、矩形／台形分
割されている図形５に隣接図形６が存在し、かつ隣接辺
７の長さが等しい場合の例を示す。この場合には、隣接
辺以外の辺について、隣接図形５、６の両方に図３の孤
立図形１と同様のバイアス処理を行い、隣接辺部分では
隣接図形５、６をいずれも変化させない。図５（ａ）お
よび（ｂ）で、プラスバイアス処理の場合、実線が元の
図形に対応し、点線がバイアス処理後の図形に対応す
る。マイナスバイアス処理の場合、点線が元の図形に対
応し、実線がバイアス処理後の図形に対応する。

【００３７】図６（ａ）は、矩形／台形分割されている
図形８に隣接図形９が存在し、かつ隣接辺１０の長さが
等しい場合の他の例を示す。ここで、一方の図形８が矩
形であり、他方の図形９が台形であるとする。また、台
形９は、隣接辺１０とそれに隣接する辺とのなす角が鋭
角を含まないものとする。

【００３８】この場合には、台形９に図３の孤立図形１
と同様のバイアス処理を施す。矩形８は隣接辺以外の辺
について、図３の孤立図形１と同様のバイアス処理を行
い、隣接辺部分については、プラスバイアス処理の場合
に矩形８を縮小し、マイナスバイアス処理の場合に矩形
９を拡大する。これにより、隣接図形８、９が離れた
り、隣接辺近傍で重なったりするのを防止する。

【００３９】図６（ｂ）は、矩形／台形分割されている
図形１１に隣接図形１２が存在し、かつ隣接辺１３の長
さが等しい場合の他の例を示す。ここで、一方の図形１
１が台形であり、他方の図形１２が矩形であるとする。
また、台形１１は、隣接辺１０とそれに隣接する辺との
なす角が鈍角を含まないものとする。

【００４０】この場合には、矩形１２に図３の孤立図形
１と同様のバイアス処理を施す。台形１１は隣接辺以外
の辺について、図３の孤立図形１と同様のバイアス処理
を行い、隣接辺部分については、プラスバイアス処理の
場合に台形１１を縮小し、マイナスバイアス処理の場合
に台形１１を拡大する。これにより、隣接図形１１、１
２が離れたり、隣接辺近傍で重なったりするのを防止す
る。

【００４１】（実施形態４）描画装置での電子ビーム走
査方法には、ラスタ走査とベクタ走査がある。ラスタ走
査は全面を走査して、パターン部分のみ電子ビームをオ
ンとする方式である。ベクタ走査はパターンが存在する
部分のみ走査する方式である。ベクタ走査が行われるベ
クタ系描画装置では、上記の実施形態３に示すように、
パターンの重なり部分を排除しないと、多重描画が行わ
れることになり、多重描画での合わせずれの問題が発生
する。

【００４２】一方、ラスタ走査が行われるラスタ系描画
装置では、図形をビットマップに展開して保持する。し
たがって、バイアス処理後の図形が重なっていても多重
描画にならない。例えば、図４（ａ）の実線で示すパタ
ーンに、ラスタ系描画装置に対応するようにプラスバイ
アス処理を行った場合は、図７の点線で示すパターンと
なる。

【００４３】図８は、図７のバイアス処理されたパター
ン（点線）を示すビットマップである。図８で、０また
は１で表される領域はビーム走査領域を示し、１で表さ
れる領域はビームオン領域を示す。図８に示すように、
図形をビットマップに展開して保持する場合には、隣接
図形２、３の一方で隣接辺部分を拡大または縮小する処
理が不要である。

【００４４】上記の本発明の実施形態の電子線描画デー
タ作成方法、マスク製造方法および描画装置によれば、
レイアウト設計されたパターンデータから電子線描画デ
ータへのデータ変換において、データ処理量を低減し、
処理を高速化できる。本発明の電子線描画データ作成方
法、マスク製造方法および描画装置の実施形態は、上記
の説明に限定されない。例えば、フォトリソグラフィや
電子線リソグラフィ以外のリソグラフィに用いられるマ
スクに本発明を適用することも可能である。その他、本
発明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。

【００４５】

【発明の効果】本発明の電子線描画データ作成方法によ
れば、レイアウト設計されたパターンデータを、電子線
描画データに高速で変換できる。本発明のマスク製造方
法および描画装置によれば、電子線描画データの作成に
要する時間を短縮し、マスク製造のＴＡＴを改善でき
る。

【図面の簡単な説明】

【図１】図１は本発明の電子線描画データ作成方法を示
すフローチャートである。

【図２】図２は本発明の電子線描画データ作成方法を示
すフローチャートである。

【図３】図３は本発明の電子線描画データ作成方法でバ
イアス処理されるパターンの例である。

【図４】図４（ａ）および（ｂ）は本発明の電子線描画
データ作成方法でバイアス処理されるパターンの例であ
る。

【図５】図５（ａ）および（ｂ）は本発明の電子線描画
データ作成方法でバイアス処理されるパターンの例であ
る。

【図６】図６（ａ）および（ｂ）は本発明の電子線描画
データ作成方法でバイアス処理されるパターンの例であ
る。

【図７】図７は本発明の電子線描画データ作成方法でバ
イアス処理されるパターンの例である。

【図８】図８は本発明の電子線描画データ作成方法でバ
イアス処理されたパターンのビットマップの例である。

【図９】図９は従来の電子線描画データ作成方法を示す
フローチャートである。

【符号の説明】

１〜３、５、６、８、９、１１、１２…図形、４、７、
１０、１３…隣接辺。

Claims (3)

【特許請求の範囲】
1. 【請求項１】半導体集積回路の製造におけるリソグラフ
   ィで用いられるマスクに、電子線によりマスクパターン
   を描画するためのデータ作成方法であって、 レイアウト設計された前記半導体集積回路のパターンデ
   ータであって、矩形および／または台形に分割されてい
   るパターンデータに対し、アウトライン処理を行わず、
   矩形および／または台形に分割されたまま、寸法補正の
   ためのバイアス処理を施す工程を有する電子線描画デー
   タ作成方法。
2. 【請求項２】半導体集積回路のパターンデータをレイア
   ウト設計する工程と、 前記パターンデータを矩形および／または台形に分割す
   る工程と、 前記パターンデータに、矩形および／または台形に分割
   されたまま、寸法補正のためのバイアス処理を施し、電
   子線描画データを作成する工程と、 前記電子線描画データに従って、マスク材料上のレジス
   トにマスクパターンの電子線描画を行う工程と、 前記レジストを用いて前記マスク材料を加工する工程と
   を有するマスク製造方法。
3. 【請求項３】レイアウト設計された半導体集積回路のパ
   ターンデータが入力されるデータ入力部と、 データ入力部に入力され、矩形および／または台形に分
   割されているパターンデータに対し、アウトライン処理
   を行わず、矩形および／または台形に分割されたまま、
   寸法補正のためのバイアス処理を施し、電子線描画デー
   タを作成する図形演算手段と、 前記図形演算手段により作成された電子線描画データに
   従って、マスク材料上のレジストにマスクパターンの電
   子線描画を行う電子線生成手段および電子線偏向手段と
   を有する描画装置。