JPH05341866A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05341866A JPH05341866A JP17189292A JP17189292A JPH05341866A JP H05341866 A JPH05341866 A JP H05341866A JP 17189292 A JP17189292 A JP 17189292A JP 17189292 A JP17189292 A JP 17189292A JP H05341866 A JPH05341866 A JP H05341866A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- bias
- reference voltage
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 １つのＩＣ内にバイアス回路，アナログ回
路，基準電圧回路を含む半導体装置において、１つのバ
イアス回路で、条件に適したバイアス電圧を発生させる
ことを目的とする。 【構成】 バイアス回路５と、アナログ回路６，７とに
別々に抵抗１，２および１ａ，２ａからなる基準電圧回
路を持たせ、バイアス回路５に入力する抵抗１，２によ
る基準電圧を、外付けの可変抵抗３，４により制御さ
せ、これによりバイアス回路５のバイアス電圧を可変さ
せて、出力する構成とした。
路，基準電圧回路を含む半導体装置において、１つのバ
イアス回路で、条件に適したバイアス電圧を発生させる
ことを目的とする。 【構成】 バイアス回路５と、アナログ回路６，７とに
別々に抵抗１，２および１ａ，２ａからなる基準電圧回
路を持たせ、バイアス回路５に入力する抵抗１，２によ
る基準電圧を、外付けの可変抵抗３，４により制御さ
せ、これによりバイアス回路５のバイアス電圧を可変さ
せて、出力する構成とした。
Description
【０００１】
【産業上の利用分野】この発明はバイアス回路，アナロ
グ回路に供給する基準電圧を発生する基準電圧回路を有
する半導体装置に関するものである。
グ回路に供給する基準電圧を発生する基準電圧回路を有
する半導体装置に関するものである。
【０００２】
【従来の技術】図５は従来のバイアス回路，アナログ回
路，基準電圧回路を含むＩＣ内における各回路の関係図
である。
路，基準電圧回路を含むＩＣ内における各回路の関係図
である。
【０００３】図５において、６，７はアナログ回路、５
はアナログ回路７に供給するバイアス電圧を発生させる
バイアス回路、１，２はバイアス回路５，およびアナロ
グ回路６，７に供給する基準電圧を抵抗分割により発生
させるための抵抗、また８，９はアナログ回路６，７の
出力端子である。
はアナログ回路７に供給するバイアス電圧を発生させる
バイアス回路、１，２はバイアス回路５，およびアナロ
グ回路６，７に供給する基準電圧を抵抗分割により発生
させるための抵抗、また８，９はアナログ回路６，７の
出力端子である。
【０００４】図２は上記バイアス回路５の一例を示す。
２０は図１における抵抗１，２により発生された基準電
圧の入力信号、２１，２２はバイアス回路５により発生
されるバイアス電圧を制御する信号、１２，１３，１４
は上記バイアス電圧を制御するトランジスタ、１５，１
６，１７，１８，１９は上記バイアス電圧を発生させる
ためのトランジスタ、２３は上記バイアス電圧を出力す
る出力端子である。
２０は図１における抵抗１，２により発生された基準電
圧の入力信号、２１，２２はバイアス回路５により発生
されるバイアス電圧を制御する信号、１２，１３，１４
は上記バイアス電圧を制御するトランジスタ、１５，１
６，１７，１８，１９は上記バイアス電圧を発生させる
ためのトランジスタ、２３は上記バイアス電圧を出力す
る出力端子である。
【０００５】図３は上記アナログ回路７の一例を示す。
該アナログ回路７はボルテージフォロワ接続のオペアン
プであり、その出力はその反転入力に負帰還されてお
り、２４はその非反転入力への入力信号端子であり、２
３は上記バイアス回路５からのバイアス電圧が入力され
る端子である。
該アナログ回路７はボルテージフォロワ接続のオペアン
プであり、その出力はその反転入力に負帰還されてお
り、２４はその非反転入力への入力信号端子であり、２
３は上記バイアス回路５からのバイアス電圧が入力され
る端子である。
【０００６】図４は上記アナログ回路６の一例である。
該アナログ回路６はボルテージフォロワ接続のコンパレ
ータであり、その出力はその反転入力に負帰還されてお
り、２４はその非反転入力への入力信号端子である。
該アナログ回路６はボルテージフォロワ接続のコンパレ
ータであり、その出力はその反転入力に負帰還されてお
り、２４はその非反転入力への入力信号端子である。
【０００７】次に動作について説明する。まず、抵抗１
と２よりなる抵抗分割による基準電圧回路により、例え
ば１／２ＶDDの基準電圧を発生する。この１／２ＶDD
の，例えば１．５Ｖの電圧はバイアス回路５に供給され
る。
と２よりなる抵抗分割による基準電圧回路により、例え
ば１／２ＶDDの基準電圧を発生する。この１／２ＶDD
の，例えば１．５Ｖの電圧はバイアス回路５に供給され
る。
【０００８】図２に示すバイアス回路５において、端子
２０より入力された基準電圧信号は、入力信号２１，２
２によって制御されるアナログスイッチ１１を通り、ト
ランジスタ１５へ入力される。入力信号２０はアナログ
スイッチ１１がＯＮ状態のときトランジスタ１５へ入力
され、トランジスタ１６，１７，１８，１９によって例
えば１．７Ｖのバイアス電圧が作られ、端子２３から出
力される。アナログスイッチ１１がＯＦＦ状態のとき、
トランジスタ１２，１３，１４が各々ＯＮとなり、バイ
アス電圧の出力が遮断される。
２０より入力された基準電圧信号は、入力信号２１，２
２によって制御されるアナログスイッチ１１を通り、ト
ランジスタ１５へ入力される。入力信号２０はアナログ
スイッチ１１がＯＮ状態のときトランジスタ１５へ入力
され、トランジスタ１６，１７，１８，１９によって例
えば１．７Ｖのバイアス電圧が作られ、端子２３から出
力される。アナログスイッチ１１がＯＦＦ状態のとき、
トランジスタ１２，１３，１４が各々ＯＮとなり、バイ
アス電圧の出力が遮断される。
【０００９】このようにして端子２０より入力された基
準電圧信号に応じて、バイアス回路５から発生される電
圧は、アナログ回路７に入力される。一方、アナログ回
路６には、上記抵抗１，２による１／２ＶDDの基準電圧
が供給され、図４に示すボルテージフォロワ接続のコン
パレータよりなるアナログ回路６は、この信号を端子２
４から受けて動作し、例えば非反転入力端子にこれを受
けた場合には、これを反転し、出力端子９に出力するバ
ッファとして動作する。また上記抵抗１，２による１／
２ＶDDの基準電圧は上記アナログ回路７にも供給され、
該アナログ回路７では、上記バイアス回路５からの出力
２３をバイアス電圧として動作を行い、上記抵抗１，２
による分割電圧を、たとえば端子２４から該アナログ回
路７を構成するボルテージフォロワ接続のオペアンプの
非反転入力に受けた場合には、これを反転し、出力端子
８に出力するバッファとして動作する。
準電圧信号に応じて、バイアス回路５から発生される電
圧は、アナログ回路７に入力される。一方、アナログ回
路６には、上記抵抗１，２による１／２ＶDDの基準電圧
が供給され、図４に示すボルテージフォロワ接続のコン
パレータよりなるアナログ回路６は、この信号を端子２
４から受けて動作し、例えば非反転入力端子にこれを受
けた場合には、これを反転し、出力端子９に出力するバ
ッファとして動作する。また上記抵抗１，２による１／
２ＶDDの基準電圧は上記アナログ回路７にも供給され、
該アナログ回路７では、上記バイアス回路５からの出力
２３をバイアス電圧として動作を行い、上記抵抗１，２
による分割電圧を、たとえば端子２４から該アナログ回
路７を構成するボルテージフォロワ接続のオペアンプの
非反転入力に受けた場合には、これを反転し、出力端子
８に出力するバッファとして動作する。
【００１０】
【発明が解決しようとする課題】従来の抵抗分割による
基準電圧回路１，２およびバイアス回路５は以上のよう
に構成されているので、抵抗分割によって決まる１／２
ＶDD等の基準電圧しか得られず、またその基準電圧によ
り作成できるある特定のバイアス電圧しか得られなかっ
た。従って、このような回路を用いたまま電源電圧を変
化させた場合には、各々の電源電圧に対応したバイアス
回路，基準電圧回路をその都度設計しなければならな
い、あるいはある特定の電源電圧でしかその回路を使用
することができないという問題があった。
基準電圧回路１，２およびバイアス回路５は以上のよう
に構成されているので、抵抗分割によって決まる１／２
ＶDD等の基準電圧しか得られず、またその基準電圧によ
り作成できるある特定のバイアス電圧しか得られなかっ
た。従って、このような回路を用いたまま電源電圧を変
化させた場合には、各々の電源電圧に対応したバイアス
回路，基準電圧回路をその都度設計しなければならな
い、あるいはある特定の電源電圧でしかその回路を使用
することができないという問題があった。
【００１１】この発明は上記のような従来の問題点を解
消するためになされたもので、１つのバイアス回路で、
使用する条件にあったバイアス電圧を得られる半導体装
置を得ることを目的としている。
消するためになされたもので、１つのバイアス回路で、
使用する条件にあったバイアス電圧を得られる半導体装
置を得ることを目的としている。
【００１２】
【課題を解決するための手段】この発明に係る半導体装
置は、抵抗分割回路による基準電圧を受け、バイアス電
圧を発生するバイアス回路と、上記バイアス電圧を受け
て動作するアナログ回路とを備えた半導体装置におい
て、該半導体装置外に設けられ、上記集積回路内にて上
記抵抗分割回路より上記バイアス回路に供給する基準電
圧を、該半導体装置の外から制御する、電源とアース間
に接続され、可変基準電圧を発生する可変抵抗回路を備
えたものである。
置は、抵抗分割回路による基準電圧を受け、バイアス電
圧を発生するバイアス回路と、上記バイアス電圧を受け
て動作するアナログ回路とを備えた半導体装置におい
て、該半導体装置外に設けられ、上記集積回路内にて上
記抵抗分割回路より上記バイアス回路に供給する基準電
圧を、該半導体装置の外から制御する、電源とアース間
に接続され、可変基準電圧を発生する可変抵抗回路を備
えたものである。
【００１３】
【作用】この発明においては、外付けの可変抵抗回路
は、基準電圧回路による基準電圧を該半導体装置外から
制御し、これによりバイアス回路により発生するバイア
ス電圧を可変させることができる。
は、基準電圧回路による基準電圧を該半導体装置外から
制御し、これによりバイアス回路により発生するバイア
ス電圧を可変させることができる。
【００１４】
【実施例】図１はこの発明の一実施例による半導体装置
を示す。図１において、１，２は電源電圧ＶDDとＧＮＤ
間に接続され、所定の分割電圧、例えば１／２ＶDDを発
生させる分割抵抗、１ａ，２ａは同じく、電源電圧ＶDD
とＧＮＤ間に接続され、上記１，２によるものと同じ、
あるいは異なる、所定の分割電圧を発生させる分割抵
抗、３，４はＩＣ外に設けられ、電源とアース間に接続
されてその可変分割電圧を、上記ＩＣ内の分割抵抗１，
２の接続点に供給する一対の可変抵抗からなる可変抵抗
分割回路である。５はバイアス電圧を発生させるバイア
ス回路、７はバイアス回路５が発生するバイアス電圧が
供給されるアナログ回路であり、８はその出力端子であ
る。また、６は上記分割抵抗１ａ，２ａによる分割電圧
が供給されるアナログ回路であり、９は該アナログ回路
６の出力端子である。また、１０は半導体集積回路（Ｉ
Ｃ）内であることを示している。
を示す。図１において、１，２は電源電圧ＶDDとＧＮＤ
間に接続され、所定の分割電圧、例えば１／２ＶDDを発
生させる分割抵抗、１ａ，２ａは同じく、電源電圧ＶDD
とＧＮＤ間に接続され、上記１，２によるものと同じ、
あるいは異なる、所定の分割電圧を発生させる分割抵
抗、３，４はＩＣ外に設けられ、電源とアース間に接続
されてその可変分割電圧を、上記ＩＣ内の分割抵抗１，
２の接続点に供給する一対の可変抵抗からなる可変抵抗
分割回路である。５はバイアス電圧を発生させるバイア
ス回路、７はバイアス回路５が発生するバイアス電圧が
供給されるアナログ回路であり、８はその出力端子であ
る。また、６は上記分割抵抗１ａ，２ａによる分割電圧
が供給されるアナログ回路であり、９は該アナログ回路
６の出力端子である。また、１０は半導体集積回路（Ｉ
Ｃ）内であることを示している。
【００１５】図２は上記バイアス回路５の一例を示す。
これは従来例において説明したのと同じであるが、２０
は図１における抵抗１，２により発生された基準電圧の
入力信号、２１，２２はバイアス回路５により発生され
るバイアス電圧を制御する信号、１２，１３，１４は上
記バイアス電圧を制御するトランジスタ、１５，１６，
１７，１８，１９は上記バイアス電圧を発生させるため
のトランジスタ、２３は上記バイアス電圧を出力する出
力端子である。
これは従来例において説明したのと同じであるが、２０
は図１における抵抗１，２により発生された基準電圧の
入力信号、２１，２２はバイアス回路５により発生され
るバイアス電圧を制御する信号、１２，１３，１４は上
記バイアス電圧を制御するトランジスタ、１５，１６，
１７，１８，１９は上記バイアス電圧を発生させるため
のトランジスタ、２３は上記バイアス電圧を出力する出
力端子である。
【００１６】図３は上記アナログ回路７の一例を示す。
これも従来例において説明したのと同じであるが、該ア
ナログ回路７はボルテージフォロワ接続のオペアンプで
あり、その出力はその反転入力に負帰還されており、２
４はその非反転入力への入力信号端子であり、２３は上
記バイアス回路５からのバイアス電圧である。
これも従来例において説明したのと同じであるが、該ア
ナログ回路７はボルテージフォロワ接続のオペアンプで
あり、その出力はその反転入力に負帰還されており、２
４はその非反転入力への入力信号端子であり、２３は上
記バイアス回路５からのバイアス電圧である。
【００１７】図４は上記アナログ回路６の一例を示す。
これも従来例において説明したのと同じであるが、該ア
ナログ回路６はボルテージフォロワ接続のコンパレータ
であり、その出力はその反転入力に負帰還されており、
２４はその非反転入力への入力信号端子である。
これも従来例において説明したのと同じであるが、該ア
ナログ回路６はボルテージフォロワ接続のコンパレータ
であり、その出力はその反転入力に負帰還されており、
２４はその非反転入力への入力信号端子である。
【００１８】次に上記実施例の動作を図１，図２を参照
しながら説明する。まず、バイアス回路５と、アナログ
回路６，７とに、別々にそれぞれ抵抗１，２よりなる抵
抗分割による基準電圧回路と、抵抗１ａ，１ｂよりなる
抵抗分割による基準電圧回路を持たせ、また、抵抗１，
２よりなる基準電圧回路に対し、半導体装置外に、電源
とアース間に接続され、その可変分割電圧を、上記ＩＣ
内の分割抵抗１，２の接続点に供給する一対の可変抵抗
３，４からなる可変抵抗分割回路を設ける。そして、バ
イアス回路５の入力端子２０に供給されるべき，抵抗
１，２による基準電圧が、該抵抗１，２が本来発生する
１／２ＶDDでよい場合は、可変抵抗３と４の抵抗値の比
を同一にすると、抵抗３，４により発生される電圧はや
はり１／２ＶDDとなり、抵抗１，２間の基準電圧点から
は１／２ＶDDの，例えば１．５Ｖの電圧がバイアス回路
５に供給される。また、条件により抵抗１，２間の基準
電圧点から１／２ＶDDと異なる電圧をバイアス回路５に
供給したい場合は、可変抵抗３と４の抵抗値を異なる値
とすることにより、上記１／２ＶDDと異なる電圧をバイ
アス回路５に供給することができ、上記と異なるバイア
ス電圧をバイアス回路５から出力することができる。
しながら説明する。まず、バイアス回路５と、アナログ
回路６，７とに、別々にそれぞれ抵抗１，２よりなる抵
抗分割による基準電圧回路と、抵抗１ａ，１ｂよりなる
抵抗分割による基準電圧回路を持たせ、また、抵抗１，
２よりなる基準電圧回路に対し、半導体装置外に、電源
とアース間に接続され、その可変分割電圧を、上記ＩＣ
内の分割抵抗１，２の接続点に供給する一対の可変抵抗
３，４からなる可変抵抗分割回路を設ける。そして、バ
イアス回路５の入力端子２０に供給されるべき，抵抗
１，２による基準電圧が、該抵抗１，２が本来発生する
１／２ＶDDでよい場合は、可変抵抗３と４の抵抗値の比
を同一にすると、抵抗３，４により発生される電圧はや
はり１／２ＶDDとなり、抵抗１，２間の基準電圧点から
は１／２ＶDDの，例えば１．５Ｖの電圧がバイアス回路
５に供給される。また、条件により抵抗１，２間の基準
電圧点から１／２ＶDDと異なる電圧をバイアス回路５に
供給したい場合は、可変抵抗３と４の抵抗値を異なる値
とすることにより、上記１／２ＶDDと異なる電圧をバイ
アス回路５に供給することができ、上記と異なるバイア
ス電圧をバイアス回路５から出力することができる。
【００１９】即ち、上記バイアス回路５において、端子
２０より入力された基準電圧信号は、入力信号２１，２
２によって制御されるアナログスイッチ１１を通り、ト
ランジスタ１５へ入力される。入力信号２０はアナログ
スイッチ１１がＯＮ状態のときトランジスタ１５へ入力
され、トランジスタ１６，１７，１８，１９によってバ
イアス電圧が作られ、出力端子２３から出力される。ま
た、アナログスイッチ１１がＯＦＦ状態のとき、トラン
ジスタ１２，１３，１４が各々ＯＮとなり、バイアス電
圧の出力を遮断させる。例えば、上記１／２ＶDDの電圧
が入力端子２０に入力された場合は、該バイアス回路５
の出力端子２３からは１．７Ｖの電圧が出力され、上記
１／２ＶDDと異なる電圧が入力端子２０に入力された場
合は、該バイアス回路５の出力端子２３からは上記１．
７Ｖとは異なる電圧が出力されることとなる。
２０より入力された基準電圧信号は、入力信号２１，２
２によって制御されるアナログスイッチ１１を通り、ト
ランジスタ１５へ入力される。入力信号２０はアナログ
スイッチ１１がＯＮ状態のときトランジスタ１５へ入力
され、トランジスタ１６，１７，１８，１９によってバ
イアス電圧が作られ、出力端子２３から出力される。ま
た、アナログスイッチ１１がＯＦＦ状態のとき、トラン
ジスタ１２，１３，１４が各々ＯＮとなり、バイアス電
圧の出力を遮断させる。例えば、上記１／２ＶDDの電圧
が入力端子２０に入力された場合は、該バイアス回路５
の出力端子２３からは１．７Ｖの電圧が出力され、上記
１／２ＶDDと異なる電圧が入力端子２０に入力された場
合は、該バイアス回路５の出力端子２３からは上記１．
７Ｖとは異なる電圧が出力されることとなる。
【００２０】このようにして端子２０より入力された基
準電圧信号に応じて、バイアス回路５から発生される電
圧は、アナログ回路７に入力される。一方、アナログ回
路６には、抵抗１ａ，２ａによるある特定の基準電圧が
供給され、またこの電圧は上記アナログ回路７にも供給
される。上記アナログ回路７，６の一例をそれぞれ図
３，図４に示しているが、上記アナログ回路７では、上
記バイアス回路５からの出力２３をバイアス電圧として
動作を行い、例えば抵抗１ａ，２ａによる１／２ＶDDの
分割電圧を端子２４からボルテージフォロワ接続のオペ
アンプの非反転入力に入力して、例えばこれを反転する
バッファとしての動作を行い、出力端子８に信号を出力
する。また、上記アナログ回路６では、例えば抵抗１
ａ，２ａによる１／２ＶDDの分割電圧を端子２４からボ
ルテージフォロワ接続のコンパレータ６の非反転入力に
入力して、例えばこれを反転するバッファとしての動作
を行い、出力端子９に信号を出力する。なお、ここで出
力端子８，９は単にＩＣ内での端子であり、その後必要
に応じ、各種の信号処理がなされるものである。
準電圧信号に応じて、バイアス回路５から発生される電
圧は、アナログ回路７に入力される。一方、アナログ回
路６には、抵抗１ａ，２ａによるある特定の基準電圧が
供給され、またこの電圧は上記アナログ回路７にも供給
される。上記アナログ回路７，６の一例をそれぞれ図
３，図４に示しているが、上記アナログ回路７では、上
記バイアス回路５からの出力２３をバイアス電圧として
動作を行い、例えば抵抗１ａ，２ａによる１／２ＶDDの
分割電圧を端子２４からボルテージフォロワ接続のオペ
アンプの非反転入力に入力して、例えばこれを反転する
バッファとしての動作を行い、出力端子８に信号を出力
する。また、上記アナログ回路６では、例えば抵抗１
ａ，２ａによる１／２ＶDDの分割電圧を端子２４からボ
ルテージフォロワ接続のコンパレータ６の非反転入力に
入力して、例えばこれを反転するバッファとしての動作
を行い、出力端子９に信号を出力する。なお、ここで出
力端子８，９は単にＩＣ内での端子であり、その後必要
に応じ、各種の信号処理がなされるものである。
【００２１】このような本実施例によれば、バイアス回
路５と、アナログ回路６，７とに、別々にそれぞれ抵抗
分割による基準電圧回路１，２および１ａ，１ｂを持た
せ、バイアス回路５に供給されるべき基準電圧回路１，
２による基準電圧を、外付け抵抗３，４により制御する
ようにしたので、１つのバイアス回路で使用する条件に
あったバイアス電圧を得ることができ、しかもアナログ
回路６，７が１／２ＶDDの分割電圧を信号入力として必
要とする等の場合においても、これと異なるバイアス電
圧を抵抗分割による基準電圧回路１，２側で作成するこ
とができる等の効果が得られる。
路５と、アナログ回路６，７とに、別々にそれぞれ抵抗
分割による基準電圧回路１，２および１ａ，１ｂを持た
せ、バイアス回路５に供給されるべき基準電圧回路１，
２による基準電圧を、外付け抵抗３，４により制御する
ようにしたので、１つのバイアス回路で使用する条件に
あったバイアス電圧を得ることができ、しかもアナログ
回路６，７が１／２ＶDDの分割電圧を信号入力として必
要とする等の場合においても、これと異なるバイアス電
圧を抵抗分割による基準電圧回路１，２側で作成するこ
とができる等の効果が得られる。
【００２２】
【発明の効果】以上のように、この発明によれば、１つ
のＩＣ内にバイアス回路，アナログ回路，基準電圧回路
を含む半導体装置において、ＩＣ内のバイアス回路に供
給する基準電圧を外付けの可変抵抗で制御するように構
成したので、電源電圧等の使用する条件にあったバイア
ス電圧を得ることができ、しかも簡単な構成でこれをえ
ることができる効果がある。
のＩＣ内にバイアス回路，アナログ回路，基準電圧回路
を含む半導体装置において、ＩＣ内のバイアス回路に供
給する基準電圧を外付けの可変抵抗で制御するように構
成したので、電源電圧等の使用する条件にあったバイア
ス電圧を得ることができ、しかも簡単な構成でこれをえ
ることができる効果がある。
【図１】この発明の一実施例による半導体装置を示す
図。
図。
【図２】バイアス回路５の一例を示す図。
【図３】アナログ回路７の一例を示す図。
【図４】アナログ回路６の一例を示す図。
【図５】従来のバイアス回路，アナログ回路，基準電圧
回路の関係図。
回路の関係図。
１ 分割抵抗 ２ 分割抵抗 １ａ 分割抵抗 ２ａ 分割抵抗 ３ 可変抵抗 ４ 可変抵抗 ５ バイアス回路 ６ アナログ回路 ７ アナログ回路 １０ ＩＣ（チップ）内部 ２０ バイアス回路入力端子 ２１ 制御信号端子 ２２ 制御信号端子 １１ アナログスイッチ １２，１３，１４ バイアス電圧を制御するトランジス
タ １５，１６，１７，１８，１９ バイアス電圧を発生さ
せるためのトランジスタ ２３ バイアス電圧出力端子
タ １５，１６，１７，１８，１９ バイアス電圧を発生さ
せるためのトランジスタ ２３ バイアス電圧出力端子
Claims (2)
- 【請求項１】 集積回路内に設けられた、抵抗分割回路
による基準電圧を受け、バイアス電圧を発生するバイア
ス回路と、上記バイアス電圧を受けて動作するアナログ
回路とを備えた半導体装置において、 該半導体装置外に設けられ、上記集積回路内にて上記抵
抗分割回路より上記バイアス回路に供給する基準電圧
を、該半導体装置の外から制御する、電源とアース間に
接続され、可変基準電圧を発生する可変抵抗回路を備え
たことを特徴とする半導体装置。 - 【請求項２】 第２の抵抗分割による基準電圧を発生す
る第２の抵抗分割回路、および該第２の抵抗分割回路に
よる基準電圧を入力として受けて信号処理を行う第２の
アナログ回路を該半導体装置内に備え、 上記第１のアナログ回路はこの第２の抵抗分割回路によ
る基準電圧を入力として受けて信号処理を行うものであ
る請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17189292A JP2908123B2 (ja) | 1992-06-04 | 1992-06-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17189292A JP2908123B2 (ja) | 1992-06-04 | 1992-06-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05341866A true JPH05341866A (ja) | 1993-12-24 |
| JP2908123B2 JP2908123B2 (ja) | 1999-06-21 |
Family
ID=15931746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17189292A Expired - Lifetime JP2908123B2 (ja) | 1992-06-04 | 1992-06-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2908123B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4507292B2 (ja) * | 1999-04-23 | 2010-07-21 | ソニー株式会社 | 定電圧レギュレータ回路 |
-
1992
- 1992-06-04 JP JP17189292A patent/JP2908123B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4507292B2 (ja) * | 1999-04-23 | 2010-07-21 | ソニー株式会社 | 定電圧レギュレータ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2908123B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834951A (en) | Current amplifier having a fully differential output without a d. c. bias and applications thereof | |
| US5565815A (en) | Current amplifier having a fully differential output without a d.c. bias and applications thereof | |
| KR960701506A (ko) | 클릭/팝에 구속받지 않는 바이어스 회로(click/pop free bias circuit) | |
| US5691658A (en) | Current mode amplifier, rectifier and multi-function circuit | |
| JPH05341866A (ja) | 半導体装置 | |
| JPH04294631A (ja) | 可変遅延装置 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JPS6313203B2 (ja) | ||
| JP2678669B2 (ja) | 基準電圧入力回路 | |
| JPH0315844B2 (ja) | ||
| JP3267897B2 (ja) | 利得制御回路 | |
| JPH03172782A (ja) | 半導体集積回路 | |
| JPH02309805A (ja) | 減衰回路 | |
| JPS6220421A (ja) | 差動論理回路の基準電圧回路 | |
| JPS6239911A (ja) | 論理レベル設定回路 | |
| JPH04357711A (ja) | 電子スイッチ | |
| JPS62181513A (ja) | トランジスタ回路 | |
| JP2002217693A (ja) | ヒステリシス回路 | |
| JPH02170719A (ja) | 半導体集積装置用ｅｃｌ入力バッファ | |
| JPH0312717A (ja) | 電源回路 | |
| JPH024013A (ja) | 半導体装置 | |
| JPH0514072A (ja) | 半導体装置 | |
| JPS6225287B2 (ja) | ||
| JPS61182308A (ja) | 半導体集積回路 | |
| JPH1144566A (ja) | アナログ出力／アラーム出力切換回路 |