JPH053344A

JPH053344A - Ｉｉｉ−ｖ族化合物半導体素子、該半導体素子を用いたプリンター及び表示装置及び該半導体素子の製造方法

Info

Publication number: JPH053344A
Application number: JP3291455A
Authority: JP
Inventors: Hiroyuki Tokunaga; 博之徳永; Hideji Kawasaki; 秀司川崎
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-11-07
Filing date: 1991-11-07
Publication date: 1993-01-08

Abstract

(57)【要約】【目的】絶縁性基板をはじめ任意の基板上に自己整合
的に素子分離された状態で、形成されるＩＩＩ−Ｖ族化
合物半導体素子及び該半導体素子の製造方法を提供する
こと。【構成】平均粒径０．６μｍ以上の多結晶構造を有す
るＩＩＩ−Ｖ族化合物半導体を用いたことを特徴とする
ＩＩＩ−Ｖ族化合物半導体素子。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＩＩＩ−Ｖ族化合物半導
体材料の多結晶形成方法及び核化合物半導体材料を用い
た半導体素子、更に該半導体素子を用いたプリンター及
び表示装置に関する。特にＬＥＤ素子、ＥＬ素子などの
発光装置への応用に関するものである。

【０００２】

【従来の技術】従来、多結晶半導体の応用としては以下
のものがあった。ＩＶ族では主にＳｉの多結晶が太陽電
池、薄膜トランジスターに用いられている。ＩＩ−ＶＩ
族の多結晶はＣｄ系が薄膜トランジスターやフォトセン
サーに用いられる一部太陽電池への検討も行われている
Ｚｎ系がＥＬ素子、蛍光体等に用いられている。また、
ＣｕＩｎＳｅ₂等のカルコパイライト系の多結晶が、最
近太陽電池への応用を検討されている。

【０００３】ＩＩＩ−Ｖ族の結晶ではＧａ系、Ｉｎ系が
太陽電池への応用が検討されたことがあるが実用化に至
っていない。ＩＩＩ−Ｖ族の多結晶を用いた太陽電池に
関する報告は多数報告されているが、発光特性に関する
報告は少なく、ＳＡＬＥＲＮＯＪＰ等が（Ｃｏｎｔ
ＲｅｃＩＥＥＥｖｏｌ１５ｔｈＰ．１１７４
〜１１７８）で電子線ルミネツセンスについて報告して
いるが、ＰＮ接合を使って（発光ダイオード）ＬＥＤ特
性を調べたという記述はなかった。

【０００４】一方発光ダイオード（ＬＥＤ）を用いた
表示装置は、一般には単結晶ウエハの上面にＬＥＤを形
成し、このウエハからＬＥＤを単独または数素子単位で
切り出して、支持基板上に接着することで構成してい
た。これを単独のランプ、または文字体、数字表示用に
並べて商品化されていた。また、大面積のＬＥＤ表示素
子としては幾つものＬＥＤをハイブリット化したものが
製作されている。しかし、コスト上の問題から大面積Ｌ
ＥＤ表示は用途が限られている。

【０００５】このような、ＬＥＤ表示における表示面積
の制約の問題を解決するために、本発明者らはヨーロッ
パ特許公開公報第２８４４３７Ａ２号において大面積に
ＩＩＩ−Ｖ族化合物単結晶を形成する方法として選択核
形成法を提案した。これはＩＩＩ−Ｖ族化合物結晶の核
形成密度の小さい非核形成面と、非核形成面に隣接して
配され、単一核のみより結晶成長するに充分小さい面積
と非核形成面の核形成密度より大きい核形成密度とを有
し、非晶質材料からなる核形成面を有した基板上に、前
記単一核より成長して核形成面を越えて非核形成面上へ
広がったＩＩＩ−Ｖ族単結晶を形成する方法である。

【０００６】また、この技術を利用したＬＥＤ素子とし
てヨーロッパ特許公開公報第２８５３５８Ａ２号を提案
した。これは、前記単結晶を形成する際に、結晶形成処
理条件を切り替えることによりＰＮ接合領域を作り、非
単結晶基板上にＬＥＤが形成できることを示した。

【０００７】

【発明が解決しようとする課題】従来報告されている多
結晶の形成方法により作製された多結晶では、粒径が小
さかったり不揃いであったためにＬＥＤなどの発光素子
は作製できないと考えられ、ＬＥＤの検討はされていな
かった。

【０００８】一方、前述の選択核形成法によれば、非単
結晶基板上に大面積にＩＩＩ−Ｖ族の単結晶を得ること
が可能になるが、わずかではあるが核形成面上に多結晶
が形成されたり、核形成面上に何も付かない非占有が生
じたりする。この基板にＬＥＤ素子を形成しようとする
と多結晶のところは発光輝度が低下したり、非占有域で
はまったく発光しない場所が出来るなど基板内における
均一性という面でやや問題があった。また、単結晶の中
にも成長の異方性が強く現われて、細長くなったりする
変形成長が起こり、電極形成などの素子化のプロセスが
困難なものもあった。また、選択核形成法では、単結晶
化率を高めるような成長条件にすると占有率が低下し、
占有率を高めるような成長条件にすると、単結晶化率が
低下するという相反する問題が起ることもあった。

【０００９】本発明の目的は上述した従来の問題点を解
決したＩＩＩ−Ｖ族化合物半導体素子、該半導体素子を
用いたプリンターヘッド及び表示装置及び該半導体素子
の製造方法を提供することである。

【００１０】本発明の別の目的は、絶縁性基板をはじめ
任意の基板上に自己整合的に素子分離された状態で形成
されるＩＩＩ−Ｖ族化合物半導体素子及び該半導体素子
の製造方法を提供することである。

【００１１】

【課題を解決するための手段】本発明のＩＩＩ−Ｖ族化
合物半導体の好ましいものは以下となる。

【００１２】本発明のＩＩＩ−Ｖ族化合物半導体素子
は、平均粒径０．６μｍ以上の多結晶構造を有するＩＩ
Ｉ−Ｖ族化合物半導体を用いたことを特徴とする。

【００１３】又、本発明のＩＩＩ−Ｖ族化合物半導体素
子の製造方法の好ましいものは以下となる。

【００１４】本発明のＩＩＩ−Ｖ族化合物半導体素子の
製造方法は、核形成密度の小さい非核形成面と、該非核
形成面の核形成密度よりも大きい核形成密度を有し、結
晶成長して複数の核が発生し、その結晶の平均粒径が
０．６μｍ以上になるのに最適な面積にパターニングさ
れた核形成面とが隣接して配された自由表面を有する基
体に結晶形成処理を施し、前記核を起点に平均粒径が
０．６μｍ以上の多結晶構造を有するＩＩＩ−Ｖ族化合
物半導体を形成することを特徴とする。

【００１５】また、この結晶形成処理の際にエツチング
性を有する物質（例えばＨＣｌ）を適宜に添加し、多結
晶の粒径を０．６μｍ以上に制御することを特徴として
いる。

【００１６】本発明のＩＩＩ−Ｖ族化合物半導体素子の
製造方法によれば、任意の下地基板上の任意の位置に、
例えばＬＥＤ素子等の半導体素子を歩留り良く作製する
ことができる。このことにより、モノリシックな大型表
示デバイスや、一次元のＬＥＤアレーが容易に作製でき
るようになる。また本発明においては、ＬＥＤ素子等の
半導体素子が絶縁性基板の上に自己整合的に素子分離さ
れて形成されるので、素子分離工程が省略可能になる。
さらに、耐圧特性の向上も計られる。

【００１７】又、本発明においては、高価な化合物半導
体の単結晶ウエハを使用しないので、半導体素子製造の
コストを大幅に低減させることができる。

【００１８】また本発明によるＩＩＩ−Ｖ族化合物結晶
物品は、基体上に形成される結晶が多結晶と単結晶の混
在が起きたり、核形成面上での非占有になったりする確
率が非常に小さい為に、発光特性における均一性が従来
品に較べて大幅に改善されている。

【００１９】ここで本発明の詳細を説明するために、ま
ず本発明に至る研究の過程について以下に述べる。

【００２０】（実験）ここで、ＩＩＩ−Ｖ族化合物多結
晶の結晶粒径の制御方法と発光特性について説明する。

【００２１】図７は、ＭＯＣＶＤ法を用いてＧａＡｓの
多結晶を選択堆積した時の、核形成面（正方形）の大き
さと多結晶の平均粒径について示したものである。

【００２２】この時の平均粒径は結晶島表面から２〜３
μｍ程度内側を観察している。これはＬＥＤを作製する
時、ＰＮ接合が形成されるのがちょうど表面から２〜３
μｍ内側となり、この領域の結晶性が発光強度に最も強
く影響するからである。ここで結晶の成長条件は以下の
とおりとした。

【００２３】（成長条件）トリメチルガリウム（ＴＭＧ）２．４×１０^-5ｍｏｌ
／ｍｉｎアルシン（ＡｓＨ₃）１．４×１０^-3ｍｏｌ／ｍｉｎ反応圧力２０ｔｏｒｒ基板温度７７５℃ 成長時間６０分希釈ガス（Ｈ₂）流量０．４５ｍｏｌ／ｍｉｎ（１０
ｌ／ｍｉｎ）エッチングガス（ＨＣｌ）流量２．２×１０^-5ｍｏｌ
／ｍｉｎ核形成面ポリＳｉ（粒径５００Å）非核形成面ＳｉＯ₂ 結晶島直径２０μｍ

【００２４】ここで用いた平均粒径は以下のようにして
求めた。図８はその計算方法を示したものである。島状
になった選択体積ＧａＡｓ多結晶を表面をエポキシ樹脂
で被覆した後、ダイヤモンドペーストを用いて基板面に
垂直な断面方向に６０μｍ程度まで研磨し、さらにイオ
ンミリングによって２０μｍ程度まで薄くしてＴＥＭ
（透過電子顕微鏡）観察を行った。次いで、結晶表面か
ら約２μｍの所を結ぶ半円状の曲線Ａを引き、それを横
切る粒界の数に１を足した数で、断面上の曲線の長さを
割り算したものを平均粒径とした（この時、一番大きな
粒径の１割に満たないような粒のすき間に生じた小粒子
は、カウントしなかった）。

【００２５】このＴＥＭ観察より、核形成面から２〜３
μｍ程度までの近傍では粒径がやや小さく、その外側で
はほぼ一定の大きさに揃っていた。

【００２６】一方、図７から明らかなように、核形成面
が小さくなる程結晶の平均粒径が大きくなっていること
が判かる。

【００２７】これは以下の様に考えられる。核形成密度
は、核形成面の材質と成長条件で決まっている。核形成
面の面積が小さくなると核発生数が減少するが、核形成
面の配置密度がある程度高い場合は単位面積当たりの原
料ガスの供給量やそれを消費して成長する結晶の体積の
総和は一定なので、一つの結晶粒の粒径は大きくなって
いく。

【００２８】次に発光特性について説明する。

【００２９】前述したように、核形成面の大きさで粒径
を制御したＧａＡｓ多結晶を用いて、ＬＥＤ素子を作製
し、その発光特性を調べた。結晶の成長条件は以下のと
おりとした。

【００３０】（成長条件）トリメチルガリウム（ＴＭＧ）３．０×１０^-5ｍｏｌ
／ｍｉｎアルシン（ＡｓＨ₃）２．０×１０^-3ｍｏｌ／ｍｉｎ反応圧力２０ｔｏｒｒ基板温度７７５℃ 成長時間６０分希釈ガス（Ｈ₂）流量０．４５ｍｏｌ／ｍｉｎエッチングガス（ＨＣｌ）流量２．２×１０^-5ｍｏｌ
／ｍｉｎドーピングガスＰ型（ＤＥＺ）６×１０^-5ｍｏｌ／ｍ
ｉｎｎ型（ＳｉＨ₄）５×１０^-7ｍｏｌ／ｍｉｎ核形成面ポリＳｉ非核形成面ＳｉＯ₂

【００３１】次に、図９は作製したＬＥＤ素子の構造の
模式図である（作製方法の詳細は実施例のところで述べ
る）。ポリシリコンの核形成面４０１上にＰ型ＧａＡｓ
多結晶４０３とｎ型ＧａＡｓ多結晶４０４を連続的に成
長させてから平坦化後、絶縁膜４０７を介して電極４０
５、４０６を形成したものである。この接合から発せら
れる光４０９をフォトマル４１０により測定し、光強度
の比較を行った。測定を行ったＧａＡｓ多結晶ＬＥＤ
は、いずれの粒径のものも赤外の８８０ｎｍ付近にピー
ク波長を持つ発光スペクトルを示した。そこで光強度の
比較は８８０ｎｍの波長について行った。

【００３２】図１０は核形成面の大きさ（結晶の平均粒
径）と発光強度の関係について示したものである。

【００３３】核形成面が大きくなる（結晶粒径が小さく
なる）に従ってＬＥＤの発光強度は低下しているのが判
かる。特に核形成面が６μｍから７μｍ（結晶粒径が
０．８〜０．６μｍ）に変化するところで発光強度の減
少の程度が著しい。

【００３４】これは結晶の粒径が小さくなるに従って結
晶粒界が増加し、ここでの再結合が発光効率の低下を引
き起していると考えられる。Ｏ．Ｐａｚ等（Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ６１（４）１５、１９８７．Ｐ．１５３
７）やＭ．Ｙａｍａｇｕｃｈｉ等（Ｊ．Ａｐｐｌ．ｐｈ
ｙｓ６０（１）１、１９８６Ｐ．４１３）が多結晶
ＧａＡｓについて、キャリアの再結合速度やマイノリテ
ィキャリアの拡散長を調べた結果でも同様の傾向が見ら
れる。

【００３５】次に核形成面の大きさおよび配置密度と、
核形成面上に何も成長しない多結晶島欠落率及び非核形
成面上に核発生が起きる異常核発生率についての関係に
ついて述べる。

【００３６】図１１は実験に用いた選択堆積用基板の概
略を示したものである。核形成面は一辺ａの正方形で、
非核形成面上に中心間隔ｂで格子状に配置した。図１２
は、核形成面多結晶Ｓｉ、非核形成面ＳｉＯ₂でｂ＝５
０μｍでａを変化させた時の欠落率と異常核発生率を示
したものである（成長条件は図９の場合と同じ）。

【００３７】ａが大きくなるに従って欠落率も異常核発
生率も改善させることが判かる。しかし前述したように
ａが大きくなるとＬＥＤの発光効率が低下するという問
題があるので、デバイスの仕様によって最適値が決ま
る。

【００３８】図１３は同じ成長条件でａ＝３μｍでｂを
変化させた時の多結晶島欠落率と異常核発生率を示した
ものである。

【００３９】ｂが大きくなると欠落率は低下するが、ｂ
＝１００μｍを越えると異常核の発生率が急に増加して
いるのが判かる。この結果から電極配線における短絡な
どのトラブルを考慮すると、不用意な異常核発生を防ぐ
為には発光素子の形成をしない部分にもダミーの核形成
面を配置する必要があることが判かる。

【００４０】（実施態様例）本発明が対象とするＩＩＩ
−Ｖ族化合物半導体は２元素化合物に限られず３元素も
しくはそれ以上の多元素ＩＩＩ−Ｖ族混晶化合物半導体
を含むものである。

【００４１】以下に本発明の実施態様を図面により説明
する。

【００４２】図１（Ａ）〜図３（Ｊ）は本発明のＩＩＩ
−Ｖ族化合物半導体素子の製造方法により選択的に核形
成を行い、粒径の制御されたＩＩＩ−Ｖ族化合物半導体
の多結晶を成長し、それを用いてＬＥＤ素子を作製する
工程を示す模式図である。以下、これを用いて説明す
る。

【００４３】（Ａ）：下地材料１０１（例えばＡｌ
₂Ｏ₃、ＡｌＮ、ＢＮなどのセラミック、石英、高融点ガ
ラスやＷ、Ｍｏなどの高融点金属さらにポリシリコン、
カーボンも使える）上に結晶核形成密度の低い材料から
なる薄膜１０２（例えば非単結晶質ＳｉＯ₂、Ｓｉ₃Ｎ₄
など）を堆積し非核形成面１０３とする。

【００４４】この薄膜の形成にはＣＶＤ法、スパッター
法、蒸着法、分散媒を使った塗布法などの方法を用い
る。また、図４（Ｋ）のように下地材料１０１を用いず
前記核形成密度の低い材料からなる支持体１１１を用い
ても良い（図１（Ａ））。

【００４５】（Ｂ）：非核形成面より核形成密度の高い
材料（非単結晶質のポリシリコン、アモルファスシリコ
ン、ＡｌＮ、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₅、ＴｉＮ、ＴｉＯ₂、
ＷＯ₃など）を微小な面積（一般には１〜８μｍ四方、
好ましくは１〜６μｍ四方、最適には１〜３μｍ）（ま
たは幅が微小な帯状でも良く、そのときの幅は一般には
１〜８μｍ、好ましくは１〜６μｍ、最適には１〜３μ
ｍ）を形成し、核形成面１０４とする。また、このよう
に薄膜を微細にパターニングする他、図４（Ｌ）のよう
に下地に核形成密度の高い材料からなる薄膜１０４を堆
積し、その上に核形成密度の低い材料からなる薄膜を積
み重ね非核形成面とし、エッチングにより微細な窓を開
けて核形成面１０４を露出させてもよく、図４（Ｍ）の
ように核形成密度の低い材料からなる薄膜１０４に凹部
を形成し、その凹部の底面に微細な窓を開けて核形成面
を露出させてもよい（この場合前記凹部内に結晶を形成
させる）。

【００４６】さらに、図４（Ｎ）〜図４（Ｏ）のように
微細な領域を残し他をレジスト１１２でカバーし、イオ
ン（Ａｓ、Ｔｉ、Ｖｐ、Ｇａ、Ａｌ、Ｉｎなど）を核形
成密度の低い材料からなる薄膜１０２に打込んで、核形
成密度の高いイオン打込領域１１３を形成してもよい。

【００４７】この時核形成面の間隔は一般には２０〜２
００μｍ、好ましくは３０〜１４０μｍ、最適には４０
〜１００μｍである。

【００４８】（Ｃ）：こうして用意した基板上に後述す
るＭＯＣＶＤ法を用いてＩＩＩ−Ｖ族化合物（例えばＧ
ａＡｓ、ＧａＡｌＡｓ、ＧａＰ、ＧａＡｓＰ、ＩｎＰ、
ＧａＩｎＡｓＰなど）を成長させる。

【００４９】（Ｄ）：時間と共に核は成長し、また他の
新たな核発生も起り、核形成面は多結晶１０６で覆わ
れ、やがて非核形成面１０３上へ広がって成長が進んで
いく。この時ドーピングガスを添加しｎまたはＰ型でキ
ャリア密度１０¹⁸ｃｍ^-3程度に制御しておく。

【００５０】（Ｅ）：所望の大きさまで、ｎまたはｐ型
の多結晶層１０６を成長する。これは、核形成面１０４
を中心に半球状に成長する。

【００５１】（Ｆ）：次に、ドーピングガスを変えて前
述したＮまたはＰ型層１０６上へ反対の導伝型のＰまた
はＮ型層１０７を核形成面１０４を中心に同心球状に所
望の大きさまで成長する。この半球状の化合物半導体多
結晶島１０６〜１０７の外径は一般には１０〜１２０μ
ｍ、好ましくは１５〜８０μｍ、最適には２０〜６０μ
ｍである。

【００５２】（Ｇ）：成長した多結晶島１０６〜１０７
を機械的研磨により上面を平坦化して、内側の導伝型層
１０６が一部分露出するようにする。

【００５３】（Ｈ）：外側の導伝型層１０７とオーミッ
ク接触がとれる金属電極１０８をフォトリソグラフィー
技術を用いてパターニングし形成する。

【００５４】（Ｉ）：絶縁膜１０９を堆積し、フォトリ
ソグラフィーによりパターニングしてコンタクトホール
１２８を内側の導伝型層１０６まで貫通させる。

【００５５】（Ｊ）：内側の導伝型層１０６とオーミッ
ク接触がとれる金属電極１１０をフォトリソグラフィー
技術を用いて形成する。

【００５６】この後、Ａｒなどの不活性ガス中で所定の
温度（一般には３００〜６００℃、好ましくは４００〜
５５０℃、最適には４５０〜５００℃）でアニールして
電極のコンタクト抵抗を最適化する。

【００５７】両電極（１０８と１１０）の間に電圧を加
えることにより、１０６と１０７の間で電荷の注入が起
こり、ＬＥＤとして動作する。

【００５８】基板１０１としてＳｉＯ₂のような透明な
材料を用いた場合は、素子下部から基板１０１を通して
光を取り出すことが出来る。また、電極１０９と１１０
の形状を所望に加工することにより素子上部から光を取
り出すことを出来る。

【００５９】素子の構造としては、核形成面から同心球
状に多結晶島を形成したもの以外にも、図５（Ｐ）に示
したように、基板１１４上にあらかじめくぼみ１２０を
設け、その中心によりずれた位置に核形成面１１７を配
置し、連続的にＰ−ＮまたはＮ−Ｐ（１１８と１１９）
の伝導型の多結晶を成長し、その後で図５（Ｑ）に示し
たように平坦化して、それぞれの伝導型ごとに電極１１
５、１１６を取るような構造も可能である。

【００６０】またＰＮ接合の形成方法としては、成長の
途中でドーピングガスを切替える方法以外にも、（Ｒ）
〜（Ｔ）に示したように、ＰまたはＮの導伝型層１２４
を形成し、その反対の導伝型にするためのドーパントの
イオン１２５をイオン打込によって注入し、その後拡散
によって反対の導伝型層１２７を形成しても良い。

【００６１】ここで図１（Ｃ）に上述したＭＯＣＶＤ法
について具体的に説明する。

【００６２】図１４には、ここで用いたＭＯＣＶＤ装置
の一例を示す模式図である。ここに示したのは横型の減
圧ＭＯＣＶＤ装置であるが、これは基板を垂直に保持す
る縦型またはそれ以外の型式でもかまわない。図１４に
おいて、チャンバー９０９は水冷ジャケットを持った石
英製で、内部は結晶成長以外の時はターボ分子ポンプ９
１７によって１０^-6ｔｏｒｒ程度に排気されている。基
板ホルダー９１０はカーボン製でチャンバー外部に設け
た高周波コイル（図示せず）からパワーを受けて９００
℃まで加熱できる。また基板温度はホルダー９１０内の
熱電対９１２によって測定され、高周波パワーにフィー
ドバックされてコントロール可能になっている。

【００６３】原料用ガスはチャンバーの左端から導入さ
れる。トリメチルガリウムやトリメチルアルミニウムな
どの液体原料とジエチルジンクなどの液体ドーピング材
料はバブラー９０３〜９０５詰められ恒温槽（図示せ
ず）によって所定の温度に保たれている。

【００６４】これをマスフロウコントローラー（ＭＦ
Ｃ）で制御された水素ガス９０６によってバブリングし
て蒸気としてチャンバー内へ輸送する。

【００６５】アルシンホスフィンのような気体原料やシ
ラン、水素化セレンなどの気体のドーピング原料はボン
ベ９０１〜９０２に詰められＭＦＣを通して直接チャン
バーへ運ばれる。またエッチングガスとして用いるＨＣ
ｌ９０７は原料ガスとは別の系統の配管を通してチャン
バー内へ導入される。チャンバー内へ導入されたガスは
基板９１１の付近を通って、ロータリーポンプ９１３に
よって排気される。この時前述のターボ分子ポンプはバ
ルブ９１６によって系から分離されている。また反応圧
力はコダクタンス可変バルブ９１５によって制御され
る。

【００６６】ＩＩＩ−Ｖ族化合物半導体原料としては、
ＴＭＧ（トリメチルガリウム）、ＴＥＧ（トリエチルガ
リウム）やＴＭＡ（トリメチルアルミニウム）、ＴＥＡ
（トリエチルアルミニウム）、ＴＭＩｎ（トリメチルイ
ンジウム）、ＴＥＩｎ（トリエチルインジウム）とＴＢ
Ａｓ（ターシャルブチルアルシン）、ＴＭＡｓ（トリメ
チルアルシン）、ＴＥＡｓ（トリエチルアルシン）、Ｄ
ＭＡｓ（ジメチルアルシン）、ＤＥＡｓ（ジエチルアル
シン）、ＡｓＨ₃、ＴＢＰ（ターシャルブチルホスフィ
ン）、ＴＭＰ（トリメチルホスフィン）、ＴＥＰ（トリ
エチルホスフィン）、ＰＨ₃、ＮＨ₃等を用いる。ドーピ
ング原料としてはＤＭＳｅ（ジメチルセレン）、ＤＥＳ
ｅ（ジエチルセレン）、ＤＭＴｅ（ジメチルテルル）、
ＤＥＴｅ（ジエチルテルル）ＳｉＨ₄，ＤＥＺｎ（ジエ
チルジンク）、ＣＰ₂Ｍｇ（シクロペンタマグネシウ
ム）、（ＭｅＣｐ）₂Ｍｇ（メチルシクロペンタマグネ
シウム）等を用いて行う。

【００６７】上述した減圧ＭＯＣＶＤ装置によって、基
板上にＩＩＩ−Ｖ族化合物の結晶核１０５を発生させ
る。

【００６８】この時の基板温度は、一般には５７０〜８
５０℃、好ましくは６００〜８００℃、最適には６６０
〜７８０℃であり、反応圧力は一般には１００ｔｏｒｒ
以下、好ましくは５０ｔｏｒｒ以下、最適には３０ｔｏ
ｒｒ〜４ｔｏｒｒである。Ｖ族／ＩＩＩ族の原料供給モ
ル比は、一般には１０〜１５０、好ましくは３０〜８
０、最適には４０〜７０である。

【００６９】エッチングガスとしてはＨＣｌを導入し、
その流量は一般には全ガス流量に対し、７×１０^-3〜６
×１０^-4ｍｏｌ％、好ましくは５〜１×１０^-3ｍｏｌ
％、最適には３〜２×１０^-3ｍｏｌ％である。

【００７０】また、本発明のＩＩＩ−Ｖ族化合物半導体
素子の形成方法は次のようにすることもできる。これに
つき図２４乃至図２５を用いて説明する。

【００７１】先ず、下地材料１４０１として、例えば、
Ｓｉ単結晶基体、ＧａＡｓ単結晶基体等の半導体単結晶
基体あるいは非晶質石英ガラス基体、セラミック基体等
の非単結晶質基体あるいは、Ｗ基体、Ｔｉ基体等の高融
点金属基体等の耐熱基体上に熱酸化処理あるいは蒸着、
スパッタ等により基体表面に核形成密度の小さいＳｉＯ
₂、ＳｉＮｘ等の非単結晶質層１４０２（非核形成面を
提供）を形成する（図２４（ａ））。あるいは図２５
（ｇ）のように石英ガラス基体等の基体表面自体が非核
形成面となりうる耐熱性の非単結晶質の基体１４０８を
用いることにより、基体表面を非核形成面としても良
い。

【００７２】つぎに、ＳｉＯｘ、ＳｉＮｘ等の非単結晶
質（非核形成面）１４０２上に核形成密度が大きいＡｌ
₂Ｏ₃、Ｔａ₂Ｏ₅等の非単結晶質をＥＢ（電子ビーム）蒸
着、抵抗加熱蒸着等により形成する。微細な領域（核形
成面）１４０３（一般には１０μｍ四方以下、望ましく
は６μｍ四方以下、最適には３μｍ四方以下）を残し、
ＲＩＢＥ（リアクティブイオンビームエッチング）、Ｉ
ＢＥ（イオンビームエッチング）等のエッチング法によ
り除去する。あるいは、Ａｌ、Ａｓ等のイオンを微細な
領域にＦＩＢ（フォーカスイオンビーム）を用いて注入
し、核形成面としても良い。あるいは、微細な領域を残
し、他の部分にマスクをし、基体表面にＡｌ、Ａｓ等の
イオンを打ち込み、マスクを除去し、微細な領域のみ核
形成密度を増加させても良い。

【００７３】ここで、非核形成面および核形成面を形成
する方法として、図２５（ｈ）のようにしても良い。つ
まり、耐熱性基体に核形成密度が大きいＡｌ₂Ｏ₃、Ｔａ
₂Ｏ₅等の非単結晶質層１４０３を堆積させ、つぎにＳｉ
Ｏ₂、ＳｉＮｘ等の前記非単結晶質層１０３よりも核形
成密度の小さい材料の非単結晶質層１０２を堆積させ
る。つぎに、微細な領域の非核形成面を提供する材料を
取り去ることにより、微細な領域の核形成面を露出させ
る。

【００７４】非単結晶質層を堆積させる堆積法として
は、ＥＢ蒸着、抵抗加熱蒸着、スパッタ等が用いられ
る。

【００７５】非核形成面と核形成面とを有する基体にＭ
ＯＣＶＤ法（有機金属気相成長法）を用いて、半導体結
晶を形成する（図２４（ｂ））。

【００７６】ＭＯＣＶＤ法（有機金属気相成長法）につ
いては上述した要領で行うことができる。そして、ｎ型
あるいはｐ型の半導体１４０４を形成する。ただし、こ
れらの成長条件は装置依存性があり、使用する装置によ
りこれらの条件は変化する。成長時間は半導体素子の大
きさにより決定される。

【００７７】つぎにドーピング原料を変化させ、図２４
（ｂ）において形成した第１導電型の半導体と反対の導
電型を持つｎ型あるいはｐ型の半導体１４０５を成長さ
せる（図２４（ｃ））。成長条件は前述したものと同様
である。

【００７８】つぎに、ＭＯＣＶＤ法を用いて形成された
結晶核表面の一部に電極１４０６を形成する（図２４
（ｄ））。

【００７９】電極の形成法については例えば、抵抗加熱
蒸着法、電子線加熱蒸着法等を用いることができる。パ
ターニングとしては、あらかじめレジストによりパター
ニングし、その後電極を形成し、レジストを剥離するリ
フトオフ法、あるいは電極を全面に形成した後、不必要
な部分の電極を取り去る手法等により行う。

【００８０】電極を形成した部分以外の成長した多結晶
表面の一部を除去し、形成した第１導電型の半導体を基
体表面に露出させる。多結晶の一部を除去する方法とし
ては、ＲＩＢＥ、ＩＢＥ等のドライエッチングあるいは
ウエットエッチング等のエッチングを用いる（図２４
（ｅ））。

【００８１】露出した半導体に電極１４０７を形成し
（図２５（ｆ））、半導体素子とする。電極の形成方法
としては、前述した手法と同様である。

【００８２】

【実施例】以下、本発明を実施例に基づいて詳細に説明
する。

【００８３】（実施例１）図１５（Ａ）〜図１７（Ｊ）
は本発明によるＧａ_0.8Ａｌ_0.2Ａｓ多結晶を用いたＬＥ
Ｄ素子の製造工程を示す模式図である。

【００８４】（Ａ）厚さ０．５ｍｍのＭｏ基板１００１
の上に、ＳｉＨ₄とＯ₂を用いたＣＶＤ法によりＳｉＯ₂
膜１００２を１０００Å堆積した。これを非核形成面と
する。この時の堆積条件は、ＳｉＨ₄４５ｓｃｃｍ、Ｏ₂
６０ｓｃｃｍ、Ｎ₂５０ｓｃｃｍ、基板温度４４０℃、
圧力は常圧、堆積時間は１分であった。

【００８５】（Ｂ）次にＬＰＣＶＤ法によってポリシリ
コン膜を３００Å堆積し、フォトリソグラフィー技術に
よって一辺２μｍの微細な正方形にパターニングしてＨ
Ｆ：ＨＮＯ₃：ＣＨ₃ＣＯＯＨ＝１：６０：６０のエッチ
ング液を用いてエッチングし、核形成面１００４とし
た。また、核形成面どうしの間隔は４０μｍとした。こ
の時のポリシリコン膜の堆積条件は、ＳｉＨ₄４５ｓｃ
ｃｍ、基板温度６２０℃、圧力２２０ｍｔｏｒｒであっ
た。

【００８６】（Ｃ）ＧａＡｌＡｓの成長には前述した図
１４のＭＯＣＶＤ装置を用いた。

【００８７】まずｎ型、ＧａＡｓ１００５を核形成面１
００４上に発生させた。

【００８８】この時の成膜条件は、次のとおりであっ
た。ＴＭＧ２．４×１０^-5ｍｏｌ／ｍｉｎＡｓＨ₃ １．８×１０^-3ｍｏｌ／ｍｉｎＳｉＨ₄（ドーパント）９．０×１０^-6ｍｏｌ／ｍｉ
ｎＨＣｌ（エッチング性ガス）１×１０^-5ｍｏｌ／ｍｉ
ｎＨ₂（キャリアガス）１０ｌ／ｍｉｎ基板温度７７５℃ 圧力２０ｔｏｒｒ

【００８９】ここで、ＧａＡｓを成長させるのは、Ｇａ
ＡｌＡｓに比べ選択成長が容易で、核発生時の結晶粒径
が大きいものが得やすいからである。

【００９０】（Ｄ）成長を１０分続けて、ＧａＡｓ結晶
島の直径を３μｍにまで成長させた。

【００９１】（Ｅ）次に原料ガスにＴＭＡを導入してＧ
ａＡｓ１００５上にｎ型のＧａＡｌＡｓ１００６を成長
させた。

【００９２】この時の成膜条件は、次のとおりであっ
た。ＴＭＧ１．６×１０^-5ｍｏｌ／ｍｉｎＴＭＡ４．０×１０^-6ｍｏｌ／ｍｉｎＡｓＨ₃ １．８×１０^-3ｍｏｌ／ｍｉｎＳｉＨ₄（ドーパント）９．０×１０^-6ｍｏｌ／ｍｉ
ｎＨＣｌ（エッチングガス）１×１０^-5ｍｏｌ／ｍｉｎＨ₂（キャリアガス）１０ｌ／ｍｉｎ基板温度７７５℃ 圧力２０ｔｏｏｒ

【００９３】この時の成長時間は４０分で、ＧａＡｌＡ
ｓ結晶島を２０μｍにまで成長させた。

【００９４】（Ｆ）ドーピング原料をＳｉＨ₄からＤＥ
Ｚに切り替えてＰ型のＧａＡｓ１００７を成長させた。
成長条件は、ＳｉＨ₄を上のＤＥＺ１×１０^-5ｍｏｌ／
ｍｉｎ流した以外は（Ｅ）と同様であった。成長は１５
分行い、結晶島は２３μｍまで成長した。

【００９５】（Ｇ）ブロムメタノールを用いてメカノケ
ミカル研磨を行った。結晶島の表面を７μｍほど削り、
内部のｎ型ＧａＡｓ１００６を露出させた。

【００９６】（Ｈ）レジストでパターンを形成後、Ｃｒ
／Ａｕ膜を付けた。抵抗加熱法でＣｒ５００ÅとＡｕ５
０００Åを連続蒸着後、リフトオフ法によりＰ型電極１
００８を形成した。

【００９７】（Ｉ）ＳｉＨ₄とＮＨ₄を用いたプラズマＣ
ＶＤ法により、ＳｉＮ_X膜１００９を４０００Å堆積さ
せ、絶縁膜とした。この時のＣＶＤ条件はＳｉＨ₄１０
０ｓｃｃｍ、ＮＨ₄２００ｓｃｃｍ、基板温度３５０
℃、圧力０．２ｔｏｒｒ、堆積時間１時間であった。さ
らに、レジストでパターニング後、ＣＣｌ₂Ｆ₂を用いた
ＲＩＥ（リアクテイブイオンエッチング）法によりコン
タクトホール１０１０を形成した。この時のエッチング
条件は、ＣＣｌ₂Ｆ₂２０ｓｃｃｍ、圧力４×１０^-2ｔｏ
ｒｒ、ＲＦ出力１００Ｗ、基板温度は室温、エッチング
時間２分であった。

【００９８】（Ｊ）レジストでパターン形成後ＡｕＧｅ
／Ａｕを抵抗加熱法で蒸着後、リフトオフ法によりｎ型
電極１０１１を形成した。ここでは、ＡｕＧｅ合金を１
０００Å堆積し次にＡｕを５０００Å蒸着した。

【００９９】この構造が完成してから、さらにＡｒ雰囲
気下４５０℃で２０分間アニールを行った。

【０１００】完成した素子に電流を通じて、分光器及び
光パワーメーターで計測した。作製した１０コの素子に
ついて調べたところ発光スペクトルのピーク波長は７７
０ｎｍであった。駆動電流をパルス（１ＫＨｚ_n、パル
ス幅５００ｎｓｅｃ）で５０ｍＡ印加した時、発光強度
は０．０６〜０．１ｍＷであった。

【０１０１】（実施例２）図１８（Ａ）〜図１９（Ｊ）
は本発明によるＧａＡｓＰ多結晶を用いたＬＥＤ素子の
製造工程を示す模式図である。

【０１０２】（Ａ）厚さ０．５ｍｍのアルミナ基板１１
０１の上に、ＲＦスパッター法によりＡｌＮ膜１１０２
を１５００Å堆積した。これを核形成面とした。この時
の成膜条件は、基板温度は室温、ターゲットはＡｌ、導
入ガスはＡｒとＮ₂で流量比はＡｒ／Ｎ₂＝２／３、圧力
は５×１０^-2ｔｏｒｒ、ＲＦパワーは６００Ｗ、堆積速
度は６０Å／分であった。

【０１０３】（Ｂ）次にプラズマＣＶＤ法で非晶質Ｓｉ
Ｎ_X膜１１０３を３００Å堆積した。堆積条件は基板温
度３５０℃、反応圧力０．２ｔｏｒｒ，原料ガスはＳｉ
Ｈ₄１００ｃｃ、ＮＨ₃２００ｃｃであった。

【０１０４】フォトリソグラフィー技術を使ってパター
ニングし、リアクティブイオンエッチング（ＲＩＥ）に
よってＳｉＮ_X膜１１０３を部分的に取り去って、６０
μｍの間隔で２μｍ四方の微細な窓を作りＡｌＮを露出
させた。この部分がＧａＡｓの核形成面となる。

【０１０５】この時のリアクティブイオネッチングの条
件は、導入ガスはＣＦ₄とＯ₂で流量比はＣＦ₄／Ｏ₂＝５
／１、圧力は７×１０^-2ｔｏｒｒ、ＲＦパワーは１００
Ｗ、エッチング速度は１００Å／分であった。

【０１０６】（Ｃ）次にＭＯＣＶＤ法で、まずｎ型Ｇａ
Ａｓ結晶核１１０４を核形成面１１０２上に発生させ
た。

【０１０７】この時の成膜条件は、次のとおりであっ
た。ＴＭＧ２．４×１０^-5ｍｏｌ／ｍｉｎＡｓＨ₃ １．８×１０^-3ｍｏｌ／ｍｉｎＳｉＨ₄（ドーパント）９．０×１０^-6ｍｏｌ／ｍｉ
ｎＨＣｌ（エッチング性ガス）１×１０^-5ｍｏｌ／ｍｉ
ｎＨ₂（キャリアガス）１０ｌ／ｍｉｎ基板温度７７５℃ 圧力２０ｔｏｒｒ

【０１０８】（Ｄ）成長を１０分続けて、ＧａＡｓ結晶
島の直径を３μｍにまで成長させた。

【０１０９】（Ｅ）次に原料ガスにＴＢＰを添加してＧ
ａＡｓ１１０５上にｎ型のＧａＡｓＰ１００６を成長さ
せた。

【０１１０】この時の成膜条件は、次のとおりであっ
た。ＴＭＧ２×１０^-5ｍｏｌ／ｍｉｎＴＢＰ７×１０^-4ｍｏｌ／ｍｉｎＡｓＨ₃ １．２×１０^-3ｍｏｌ／ｍｉｎＳｉＨ₄（ドーパント）５×１０^-6ｍｏｌ／ｍｉｎＨＣｌ（エッチングガス）１×１０^-5ｍｏｌ／ｍｉｎＨ₂（キャリアガス）１０ｌ／ｍｉｎ基板温度７６０℃ 圧力２８ｔｏｏｒ

【０１１１】この時の成長時間は４５分で、ＧａＡｓＰ
結晶島を２２μｍにまで成長させた。

【０１１２】（Ｆ）ドーピング原料をＳｉＨ₄からＤＥ
Ｚに切り替えて、Ｐ型のＧａＡｓＰ１１０７を成長させ
た。成長条件は、ＳｉＨ₄を上のＤＥＺを３×１０^-6ｍ
ｏｌ／ｍｉｎ流した以外は（Ｅ）と同様であった。成長
は１５分行い、結晶島は２５μｍまで成長した。

【０１１３】（Ｇ）粒径０．３〜０．８μｍのダイヤモ
ンドペーストを用いて表面研磨を行い、結晶島の表面６
〜７μｍを削り、内部のｎ型ＧａＡｓＰ１１０６を露出
させた。

【０１１４】（Ｈ）レジストでパターンを形成後、加熱
蒸着法により、Ｚｎ５００ÅとＡｕ８０００Åを連続蒸
着した。

【０１１５】蒸着後リフトオフ法により、Ｐ型電極１１
０８を形成した。

【０１１６】（Ｉ）マグネットロンスパッター法によっ
てＳｉＯ₂膜１１０９を５０００Å堆積した。堆積条件
は基板温度２５０℃、ターゲットはＳｉＯ₂、導入ガス
はＡｒ、圧力は６×１０^-3ｔｏｒｒ、ＲＦパワーは１Ｋ
Ｗ、堆積速度は３００Å／分であった。次にレジストで
パターニング後にＨＦ：Ｈ₂Ｏ＝１：４０のエッチング
液を用いて、ｎ−ＧａＡｓＰ１１０６に通じるコンタク
トホール１１１０をエッチングにより形成した。

【０１１７】（Ｊ）レジストでパターン形成後、Ａｕと
Ｓｎを別の蒸着源から共蒸着法により１０００Å堆積
し、続けてＡｕだけを６０００Å蒸着した。蒸着後リフ
トオフ法によりｎ型電極１１１１を形成した。

【０１１８】この一連のデバイスプロセスの最後に、Ａ
ｒ雰囲気下４５０℃で２０分間のアニールを行った。

【０１１９】完成した素子に電流を通じて、分光器及び
光パワーメーターで計測した。１０素子について調べた
ところ、発光スペクトルのピーク波長は６６０ｎｍであ
り、発光強度は駆動電流をパルス（１ＫＨｚ、５００ｎ
ｓｅｃ）で５０ｍＡ印加した時、０．０１〜０．０２ｍ
Ｗであった。

【０１２０】（実施例３）図２０（Ａ）〜図２１（Ｇ）
は本発明によるＧａＡｌＡｓを用いたＬＥＤ素子の製造
工程を示す模式図である。

【０１２１】（Ａ）厚さ０．２ｍｍのモリブデン基板１
２０１の表面にＡｕイオン１２０２をイオンインプラン
ターにより１×１０¹⁴ｃｍ^-3まで打ち込んだ。これを核
形成面とした。

【０１２２】（Ｂ）次にＳｉＨ₄とＯ₂を用いたＣＶＤ法
によりＳｉＯ₂膜１２０３を１０００Å堆積した。これ
を非核形成面とした。この時の堆積条件は、ＳｉＨ₄４
５ｓｃｃｍ、Ｏ₂６０ｓｃｃｍ、Ｎ₂５０ｓｃｃｍ、基板
温度４４０℃、圧力は常圧、堆積時間は１分であった。

【０１２３】このＳｉＯ₂膜１２０３をフォトリソグラ
フィー技術によって一辺３μｍの微細な正方形にパター
ニグして、ＲＩＥにより部分的に取り去ってモリブデン
を露出させ、これを核形成面とした。

【０１２４】（Ｃ）まずｎ型ＧａＡｓ結晶核１２０４を
核形成面１２０１上に発生させた。

【０１２５】この時の成膜条件は、次のとおりであっ
た。ＴＭＧ２．４×１０^-5ｍｏｌ／ｍｉｎＡｓＨ₃ １．８×１０^-3ｍｏｌ／ｍｉｎＳｉＨ₄（ドーパント）９．０×１０^-6ｍｏｌ／ｍｉ
ｎＨＣｌ（エッチング性ガス）１×１０^-5ｍｏｌ／ｍｉ
ｎＨ₂（キャリアガス）１０ｌ／ｍｉｎ基板温度７７５℃ 圧力２０ｔｏｒｒ

【０１２６】（Ｄ）成長を１０分続けて、ｎ型ＧａＡｓ
結晶島１２０５の直径を３μｍにまで成長させた。

【０１２７】（Ｅ）次に原料ガスにＴＭＡを導入してＧ
ａＡｓ１２０５上にｎ型のＧａＡｌＡｓ１２０６を成長
させた。

【０１２８】この時の成膜条件は、次のとおりであっ
た。ＴＭＧ２．０×１０^-5ｍｏｌ／ｍｉｎＴＭＡ４．０×１０^-6ｍｏｌ／ｍｉｎＡｓＨ₃ １．８×１０^-3ｍｏｌ／ｍｉｎＳｉＨ₄（ドーパント）９．０×１０^-6ｍｏｌ／ｍｉ
ｎＨＣｌ（エッチングガス）１×１０^-5ｍｏｌ／ｍｉｎＨ₂（キャリアガス）１０ｌ／ｍｉｎ基板温度７７５℃ 圧力２０ｔｏｏｒ

【０１２９】この時の成長時間は３５分で、ＧａＡｌＡ
ｓ結晶島を１８μｍにまで成長させた。

【０１３０】（Ｆ）ドーピング原料をＳｉＨ₄からＤＥ
Ｚに切り替えてＰ型のＧａＡｌＡｓ１２０７を成長させ
た。成長条件は、ＳｉＨ₄を上のＤＥＺ１×１０^-5ｍｏ
ｌ／ｍｉｎ流した以外は（Ｅ）と同様であった。成長は
１０分行い、結晶島は２０μｍまで成長した。

【０１３１】（Ｇ）レジストでパターンを形成後、抵抗
加熱法でＣｒ５００ÅとＡｕ５０００Åを連続蒸着後、
リフトオフ法によりＰ型電極１２０８を形成した。この
プロセスの最後に、Ａｒ雰囲気下４５０℃で２０分間の
アニールを行った。

【０１３２】完成した素子に電流を通じて分光器及び光
パワーメーターで計測した。１０素子について調べたと
ころ、発光スペクトルのピーク波長は７７０ｎｍであ
り、発光強度は駆動電流をパルス（１ＫＨｚ，５００ｎ
ｓｅｃ）で３０ｍＡ印加した時０．０３〜０．０６ｍＷ
であった。

【０１３３】（実施例４）ストライブ上の核形成面を用
いたＬＥＤ素子の作製法について説明する。図２２
（Ａ）〜図２３（Ｅ）は本発明によるＧａＡｓ多結晶を
用いた赤外ＬＥＤ素子の製造工程を示す模式図である。

【０１３４】（Ａ）厚さ１ｍｍのアルミナ基板１３０２
の表面に、前述と同様の方法でＳｉＯ₂膜１３０２を１
０００Å堆積した。

【０１３５】（Ｂ）次にポリシリコンを３００Å堆積
し、フォトリソグラフィー技術によって２μｍ×１０μ
ｍの微細な長方形にパターニングして核形成面１３０３
とした。

【０１３６】（Ｃ）この基板上にＭＯＣＶＤ法でｎ型Ｇ
ａＡｓ１３０４を１５μｍ堆積した。（この時の条件は
実施例１に同じ）（Ｄ）さらに＜Ｐ型ＧａＡｓ１３０５
を３μｍ堆積した（この時はＳｉＨ₄に変えてＤＥＺ２
×１０^-5ｍｏｌ／ｍｉｎ流した）。

【０１３７】（Ｅ）レジストでパターニング後Ｃｒ／Ａ
ｕ膜を５００／５０００Å堆積し、リフトオフによって
Ｐ型電極１３０６を形成した。

【０１３８】（Ｆ）実施例２と同様の方法で表面研磨を
行い、結晶の表面を６μｍ程度削り、内部のｎ型ＧａＡ
ｓ１３０４を露出させた。

【０１３９】（Ｇ）マグネトロンスパッター法によりＳ
ｉＯ₂膜１３０８を５０００Å堆積し、次にエッチング
によりコンタクトホール１３０９を形成した。（実施例
１、２と同様）（Ｈ）レジストでパターニング後、Ａｕ
Ｇｅ合金を５００Å、Ａｕを２０００Å堆積し、リフト
オフによりｎ型電極１３０７を形成した。最後にＡｒ雰
囲気下４５０℃で２０分間アニールを行った。完成した
素子に電流を通じて分光器及び光パワーメーターで計測
した。１０素子について調べたところ発光スペクトルの
ピーク波長は８８０ｎｍであった。駆動電流をパルス
（１ＫＨｚ_n、パルス幅５００ｎｓｅｃ）で５０ｍＡ印
加した時、発光強度は０．０８〜０．２ｍＷであった。

【０１４０】（実施例５）図２６乃至図２８を用いて説
明する。

【０１４１】Ｓｉ基体１５０１に、ＥＢ蒸着によりＳｉ
Ｏ₂層１５０２、Ａｌ₂Ｏ₃層１５０３を形成した。ここ
で蒸着は１×１０^-6Ｔｏｒｒまで真空にし、酸素を１０
ｃｃ／ｍｉｎ．供給して行った。その後、ホトリソグラ
フィにより５０μｍ間隔でＡｌ₂Ｏ₃層１５０３の微細な
領域（５μｍ角）を残し、他の部分をエッチング液（Ｈ
₂ＳＯ₄：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：１：２）によりウエット
エッチングで除去した（図２６（ａ））。

【０１４２】ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ多結
晶１５０４（不純物濃度：１×１０¹⁸ｃｍ^-3）を成長さ
せた（図２６（ｂ））。成長条件はＴＭＧ（２．４×１
０^-5ｍｏｌ／ｍｉｎ．）、ＡｓＨ₃（１．８×１０^-5ｍ
ｏｌ／ｍｉｎ．）およびドーピング原料としてＳｉＨ₄
（８．９×１０^-6ｍｏｌ／ｍｉｎ．）を供給し、キャリ
アガスとしてＨ₂を１０ｌ／ｍｉｎ．供給して行った。
また、基体温度は６７０℃、圧力は２０Ｔｏｒｒで行っ
た。成長時間は３０分で行った。

【０１４３】つぎにドーピング原料を変化させ、ｐ型Ｇ
ａＡｓ多結晶１５０５（不純物濃度：１×１０¹⁸ｃ
ｍ^-3）を成長させた（図２６（ｃ））。成長条件はＴＭ
Ｇ（２．４×１０^-5ｍｏｌ／ｍｉｎ．）、ＡｓＨ
₃（１．８×１０^-4ｍｏｌ／ｍｉｎ．）およびドーピン
グ原料としてＤＥＺｎ（１×１０^-5ｍｏｌ／ｍｉｎ．）
Ｈ₂を１０ｌ／ｍｉｎ．を用いて行った。また、成長温
度は６７０℃で行い、圧力は２０Ｔｏｒｒで行った。成
長時間は１５分間行った。

【０１４４】電極を形成する部分以外にレジスト（膜厚
５μｍ）を形成した。つぎに、Ｃｒ（５００Å）／Ａｕ
（５０００Å）１５０６を抵抗加熱蒸着により形成し
た。つぎに、レジスト剥離液中で２０分間超音波洗浄を
行った（図２６（ｄ））。

【０１４５】電極をマスクとしてｎ型ＧａＡｓ多結晶が
露出するまでエッチングした（図２６（ｅ））。エッチ
ングはＲＩＥ（反応性イオンエッチング）を用い導入ガ
スはＣＣｌ₂Ｆ₂（２０ｃｃ／ｍｉｎ）圧力は４Ｐａ、パ
ワーは１００Ｗ、時間３分で行った。

【０１４６】ｎ型ＧａＡｓ多結晶が露出した部分の一部
に電極を形成した。電極はＡｕＧｅ（２０００Å）／Ａ
ｕ（５０００Å）１５０７を実施例１と同様の方法で形
成した（図２７（ｆ））。以上のようにＧａＡｓＬＥ
Ｄを作成した。

【０１４７】このＧａＡｓＬＥＤを図２８（ｇ）のよ
うに１次元アレー化して図２８（ｈ）のように電子写真
プリンタのＬＥＤヘッドとして用いた。これによりＬＥ
Ｄアレーを基体に指示せずに感光ドラム１５０８近傍に
スペスを広く取らずに設置でき、支持基体１５０９上へ
の接着も１回の光軸合わせにより行えた。

【０１４８】（実施例６）図２９及び図３０を用いて説
明する。

【０１４９】ＳｉＯ₂基体１６０１に、ＣＶＤ法により
５００ÅのポリＳｉ１６０２を堆積させた。その後、ホ
トリソグラフィにより５０μｍ間隔でポリＳｉの微細な
領域（５μｍ角）１６０２を残し、多の部をドライエッ
チングにより取り去った（図２９（ａ））。ドライエッ
チングの条件はＣＦ₄（２０ｃｃ／ｍｉｎ．）Ｏ₂（２ｃ
ｃ／ｍｉｎ．）を供給し、圧力１０Ｐａ、パワー１００
Ｗで行った。

【０１５０】ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ多結
晶１６０３（不純物濃度：１×１０¹⁸ｃｍ^-3）を成長さ
せた（図２９（ｂ））。成長はＴＭＧ（２．４×１０^-5
ｍｏｌ／ｍｉｎ．）、ＡｓＨ₃（１．８×１^-5ｍｏｌ／
ｍｉｎ．）およびドーピング原料としてＳｉＨ₄（８．
９×１０^-6ｍｏｌ／ｍｉｎ．）を供給し、キャリアガス
としてＨ₂を１０ｌ／ｍｉｎ．供給して行った。また、
基体温度は６７０℃、圧力は２０Ｔｏｒｒで行った。成
長時間は３０分で行った。

【０１５１】つぎにドーピング原料を変化させ、ｐ型Ｇ
ａＡｓ多結晶１６０４（不純物濃度：１×１０¹⁸ｃ
ｍ^-3）を成長させた（図２９（ｃ））。ここで、成長は
ＴＭＧ（２．４×１０^-5ｍｏｌ／ｍｉｎ．）、ＡｓＨ₃
（１．８×１０^-4ｍｏｌ／ｍｉｎ．）およびドーピング
原料としてＤＥＺｎ（１×１０^-5ｍｏｌ／ｍｉｎ．）Ｈ
₂を１０ｌ／ｍｉｎ．を用いて行った。また、成長温度
は６７０℃で行い、圧力は２０Ｔｏｒｒで行った。成長
時間は１５分間行った。

【０１５２】基体表面の全面にＣｒ（５００Å）／Ａｕ
（５０００Å）１６０６を抵抗加熱蒸着により形成し
た。つぎに、電極を形成する部分のみにレジスト１６０
５を形成した（図２９（ｄ））。

【０１５３】レジストをマスクとして電極をエッチング
し除去した（図２９（ｅ））。電極のエッチングはヨウ
素ヨウ化カリウムによりＡｕを除去し、その後リン酸：
塩酸：水を１：１：１で混合した溶液でＣｒを除去し
た。

【０１５４】次にＮＨ₃ＯＨ：Ｈ₂Ｏ₂＝１：５０に混合
した溶液でＧａＡｓ多結晶を除去し、ｎ型ＧａＡｓ多結
晶を表面に露出させた（図２９（ｆ））。

【０１５５】レジストを除去し、もう一方の電極を形成
する部分以外にレジストを形成した（図３０（ｇ））。
その後、ＡｕＧｅ（２０００Å）／Ａｕ（５０００Å）
（３０７）抵抗加熱蒸着により形成した。

【０１５６】レジストを除去し、リフトオフにより電極
をパターニングした（図３０（ｈ））。以上のようにし
てＧａＡｓダイオードを作成した。

【０１５７】（実施例７）実施例１乃至実施例４で得ら
れた発光素子を８０μｍピッチで２００個並べ、ＬＥＤ
アレイを形成した。こうして得られたそれぞれのＬＥＤ
アレイを用いて、次いで図３１に示される構成のＬＥＤ
プリンターを試作した。この時、それぞれのＬＥＤ素子
は独立して駆動できるように配線した。図３１におい
て、１７０１はＬＥＤアレイ光プリンターヘッド、１７
０２は感光体ドラム、１７０３は現像機、１７０４は転
写機、１７０５はクリーナー、１７０６は前露光用ラン
プ、１７０７は帯電用ローラー、１７０８は定着機、１
７０９はトナー、１７１０は紙をそれぞれ示している。

【０１５８】このシステムを動作させたところ、電気信
号に応じた画像が紙の上に形成され、本発明によるＬＥ
Ｄが光プリンターヘッドとして機能することが確認され
た。

【０１５９】（実施例８）実施例１で得られたＬＥＤ素
子を１ｍｍ間隔で６×６個並べ、赤色ＬＥＤディスプレ
イを試作した。ここで、マトリックス配線により、それ
ぞれのＬＥＤは独立に駆動できるようにした。図３２に
試作したディスプレイの模式図を示す。

【０１６０】図３２において、１８０１は駆動装置、１
８０２はセラミック基板、１８０３はｎ電極配線、１８
０４はＧａＡｓ／ＡｌＧａＡｓ多結晶、１８０５はｐ電
極配線、１８０６は絶縁膜（ＳｉＯ₂）をそれぞれ示
す。

【０１６１】このシステムを動作させたところ、電気信
号に応じて画像が表示され、本発明によるＬＥＤがディ
スプレイとして機能することを確認した。

【０１６２】

【発明の効果】本発明のＩＩＩ−Ｖ族化合物半導体素子
の製造方法によれば、任意の下地基板上の任意の位置
に、例えばＬＥＤ素子等の半導体素子を歩留り良く作製
することができる。このことにより、モノリシックな大
型表示デバイスや、一次元のＬＥＤアレーが容易に作製
できるようになる。また本発明においては、ＬＥＤ素子
等の半導体素子が絶縁性基板の上に自己整合的に素子分
離されて形成されるので、素子分離工程が省略可能にな
る。

【０１６３】さらに、耐圧特性の向上も図られる。

【０１６４】又、本発明においては、高価な化合物半導
体の単結晶ウエハを使用しないので、半導体素子製造の
コストを大幅に低減させることができる。

【０１６５】又、本発明の半導体素子をＬＥＤアレイヘ
ッドとして用いた場合、感光ドラム周辺のスペースを広
く取る必要がなく省スペース化を図ることができ、かつ
ＬＥＤアレーを支持基体に接着する際１回の光軸合わせ
により行うことができる。本発明のＩＩＩ−Ｖ族化合物
半導体素子は、基体上に形成される結晶について、多結
晶と単結晶の混在が起きたり、核形成面上での非占有に
なったりする確率が非常に小さい為に、半導体素子とし
ての特性が非常に安定しており、例えば発光素子として
用いた場合には、発光特性における均一性が従来品に比
べて大幅に改善されている。

【図面の簡単な説明】

【図１】本発明のＩＩＩ−Ｖ族化合物半導体素子として
ＬＥＤの製造方法の１例を示す模式図である。

【図２】本発明のＩＩＩ−Ｖ族化合物半導体素子として
ＬＥＤの製造方法の１例を示す模式図である。

【図３】図１は本発明のＩＩＩ−Ｖ族化合物半導体素子
としてＬＥＤの製造方法の１例を示す模式図である。

【図４】本発明のＩＩＩ−Ｖ族化合物半導体素子として
ＬＥＤの製造方法の１例を示す模式図である。

【図５】本発明のＩＩＩ−Ｖ族化合物半導体素子として
ＬＥＤの製造方法の１例を示す模式図である。

【図６】本発明のＩＩＩ−Ｖ族化合物半導体素子として
ＬＥＤの製造方法の１例を示す模式図である。

【図７】ＧａＡｓの選択堆積における核形成面の大きさ
と、多結晶の平均粒径について示したグラフである。

【図８】結晶粒径の評価方法を示す模式図である。

【図９】本発明によるＬＥＤの模式図である。

【図１０】本発明によるＬＥＤにおける、核形成面の大
きさと発光強度の関係を示したグラフである。

【図１１】本発明に用いた選択堆積用基板における核形
成面と非核形成面の関係を示す模式図である。

【図１２】本発明による選択堆積における、核形成面の
大きさと結晶の欠落率、異常核発生率の関係を示したグ
ラフである。

【図１３】本発明による選択堆積における、核形成面の
密度と結晶の欠落率、異常核発生率の関係を示したグラ
フである。

【図１４】本発明に使用可能なＭＯＣＶＤ装置の１例を
示す模式図である。

【図１５】本発明によるＧａＡｌＡｓを用いたＬＥＤ素
子の製造工程を示す模式図である。

【図１６】本発明によるＧａＡｌＡｓを用いたＬＥＤ素
子の製造工程を示す模式図である。

【図１７】本発明によるＧａＡｌＡｓを用いたＬＥＤ素
子の製造工程を示す模式図である。

【図１８】本発明によるＧａＡｓＰを用いたＬＥＤ素子
の製造工程を示す模式図である。

【図１９】本発明によるＧａＡｓＰを用いたＬＥＤ素子
の製造工程を示す模式図である。

【図２０】本発明によるＧａＡｌＡｓを用いたＬＥＤ素
子の製造工程を示す模式図である。

【図２１】本発明によるＧａＡｌＡｓを用いたＬＥＤ素
子の製造工程を示す模式図である。

【図２２】本発明によるＧａＡｓを用いたＬＥＤ素子の
製造工程を示す模式図である。

【図２３】本発明によるＧａＡｓを用いたＬＥＤ素子の
製造工程を示す模式図である。

【図２４】本発明による半導体素子の製造工程を示す模
式図である。

【図２５】本発明による半導体素子の製造工程を示す模
式図である。

【図２６】本発明による半導体素子の製造工程を示す模
式図である。

【図２７】本発明による半導体素子の製造工程を示す模
式図である。

【図２８】本発明による半導体素子の製造工程を示す模
式図およびＬＥＤアレイヘッドの模式図である。

【図２９】本発明による電子素子の製造工程を示す模式
図である。

【図３０】本発明による電子素子の製造工程を示す模式
図である。

【図３１】本発明の半導体素子を用いたＬＥＤプリンタ
ーの模式図である。

【図３２】本発明の半導体素子を用いたＬＥＤディスプ
レイの模式図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｂ４１Ｊ 2/44 2/45 2/455 Ｇ０９Ｆ 9/33 Ｒ 7926−5ＧＨ０１Ｌ 21/205 7739−4Ｍ 33/00 Ｋ 8934−4Ｍ

Claims

【特許請求の範囲】

【請求項１】平均粒径０．６μｍ以上の多結晶構造を
有するＩＩＩ−Ｖ族化合物半導体を用いたことを特徴と
するＩＩＩ−Ｖ族化合物半導体素子。
【請求項２】前記ＩＩＩ−Ｖ族化合物半導体素子は発
光素子である請求項１に記載の半導体素子。
【請求項３】前記ＩＩＩ−Ｖ族化合物はＧａＡｓ、Ｇ
ａＡｌＡｓ、ＧａＡｓＰから選ばれる請求項１に記載の
半導体素子。
【請求項４】請求項２に記載の発光素子を複数個並べ
たＬＥＤアレイを用いたＬＥＤ光プリンターヘッド、感
光体ドラム、現像機、転写機、クリーナー、前露光用ラ
ンプ、帯電用ローラー及び定着機を有することを特徴と
するＬＥＤプリンター。
【請求項５】請求項２に記載のＬＥＤ素子を複数個並
べ、マトリックス配線により該ＬＥＤを独立に駆動でき
るようにしたことを特徴とするＬＥＤディスプレイ。
【請求項６】核形成密度の小さい非核形成面と、該非
核形成面の核形成密度よりも大きい核形成密度を有し、
結晶成長して複数の核が発生し、その結晶の平均粒径が
０．６μｍ以上になるような面積にパターニングされた
核形成面とが隣接して配された自由表面を有する基体に
結晶形成処理を施し、前記核を起点に平均粒径が０．６
μｍ以上の多結晶構造を有するＩＩＩ−Ｖ族化合物半導
体を形成することを特徴とするＩＩＩ−Ｖ族化合物半導
体素子の製造方法。
【請求項７】前記核形成面は一辺が１〜８μｍの正方
形、長方形又は帯状の微細な面積を有することを特徴と
する請求項６に記載のＩＩＩ−Ｖ族化合物半導体素子の
製造方法。
【請求項８】前記ＩＩＩ−Ｖ族化合物多結晶は、結晶
形成処理時にドーピング原料を適宜に添加することによ
り、内部にＰＮ接合を有する請求項６に記載のＩＩＩ−
Ｖ族化合物半導体素子の製造方法。
【請求項９】前記結晶形成処理法は、有機金属化学輸
送法（ＭＯＣＶＤ法）である請求項８に記載のＩＩＩ−
Ｖ族化合物半導体素子の製造方法。
【請求項１０】前記有機金属輸送法は、エッチング性
を有する物質を添加した気相中で行う請求項９に記載の
ＩＩＩ−Ｖ族化合物半導体素子の製造方法。
【請求項１１】前記エッチング性を有する物質は、塩
化水素（ＨＣｌ）である請求項１０に記載のＩＩＩ−Ｖ
族化合物半導体素子の製造方法。
【請求項１２】前記核形成面上に自己整合的に素子分
離された結晶を形成する請求項６に記載のＩＩＩ−Ｖ族
化合物半導体素子の製造方法。