JPH0532918B2 - - Google Patents
Info
- Publication number
- JPH0532918B2 JPH0532918B2 JP19816587A JP19816587A JPH0532918B2 JP H0532918 B2 JPH0532918 B2 JP H0532918B2 JP 19816587 A JP19816587 A JP 19816587A JP 19816587 A JP19816587 A JP 19816587A JP H0532918 B2 JPH0532918 B2 JP H0532918B2
- Authority
- JP
- Japan
- Prior art keywords
- inner layer
- circuit board
- layer circuit
- circuit boards
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 238000003466 welding Methods 0.000 claims description 10
- 239000011888 foil Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000465 moulding Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 6
- 238000003475 lamination Methods 0.000 description 4
- 229910000906 Bronze Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000010974 bronze Substances 0.000 description 3
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層プリント回路板の製造方法に関
し、内層回路板の位置ずれ等による成形不良の少
ない多層プリント回路板の製造方法に関する。
し、内層回路板の位置ずれ等による成形不良の少
ない多層プリント回路板の製造方法に関する。
多層プリント回路板は、両面又は片面に回路を
有する内層用のプリント回路板の両面又は片面に
プリプレグ及び回路用金属箔を重ね合わせ、積層
成形することにより得られている。
有する内層用のプリント回路板の両面又は片面に
プリプレグ及び回路用金属箔を重ね合わせ、積層
成形することにより得られている。
内層回路板は、その製造工程、特に回路形成工
程において、エツチング装置の大きさにより、そ
の大きさに制限を受ける。
程において、エツチング装置の大きさにより、そ
の大きさに制限を受ける。
一方、多層化積層成形においては、できるだけ
大きな装置で多層プリント回路板を成形する方が
生産性の向上のために望ましい。
大きな装置で多層プリント回路板を成形する方が
生産性の向上のために望ましい。
従つて、複数の内層回路板を水平方向に(重ね
合わせないで)配置し、その内面又は片面にプリ
プレグ及び回路用金属箔を重ね合わせて、内層回
路板の数倍の大きさの多層プリント板を製造する
ことがしばしば行われている。
合わせないで)配置し、その内面又は片面にプリ
プレグ及び回路用金属箔を重ね合わせて、内層回
路板の数倍の大きさの多層プリント板を製造する
ことがしばしば行われている。
ところが、この場合、積層成形時にプリプレグ
に含浸されている樹脂が溶融し、成形圧力により
外周方向に流れ、それにより内層回路板が外周方
向に移動するという欠点がある。
に含浸されている樹脂が溶融し、成形圧力により
外周方向に流れ、それにより内層回路板が外周方
向に移動するという欠点がある。
内層回路板が移動すると、内層回路、特に細線
回路を傷つける恐れがあると共に、内層回路板間
に隙間が生じ、そこに樹脂が流れ込むため、その
付近のプリプレグ中の樹脂分が小さくなり、成形
後の回路基板の厚み精度の不足、反りの発生等、
種々の欠点が現われてくる。
回路を傷つける恐れがあると共に、内層回路板間
に隙間が生じ、そこに樹脂が流れ込むため、その
付近のプリプレグ中の樹脂分が小さくなり、成形
後の回路基板の厚み精度の不足、反りの発生等、
種々の欠点が現われてくる。
かかる内層回路板の移動を防止するために、積
層素材の外周側面に枠を設ける等の方法が検討さ
れたが、十分な効果は得られていない。
層素材の外周側面に枠を設ける等の方法が検討さ
れたが、十分な効果は得られていない。
本発明は、上記の如き多層プリント回路板の製
造方法において、積層成形時の内層回路板の移動
を防止することを目的とするものである。
造方法において、積層成形時の内層回路板の移動
を防止することを目的とするものである。
本発明は、複数の内層回路板を水平方向に配置
し、その片面又は両面にプリプレグ及び回路用金
属箔を重ね合わせ、積層成形するにあたり、予め
前記複数の内層回路板同士を、その回路金属と溶
接可能な金属により溶接して固定しておくことを
特徴とする多層プリント回路板の製造方法であ
る。
し、その片面又は両面にプリプレグ及び回路用金
属箔を重ね合わせ、積層成形するにあたり、予め
前記複数の内層回路板同士を、その回路金属と溶
接可能な金属により溶接して固定しておくことを
特徴とする多層プリント回路板の製造方法であ
る。
回路金属は銅箔が一般的である。従つて、内層
回路板を固定するために用いる溶接金属としては
リン青銅が好ましい。また、溶接金属は、できる
限り薄くするのが好ましいが、回路金属の厚さと
同程度でも差しつかえない。
回路板を固定するために用いる溶接金属としては
リン青銅が好ましい。また、溶接金属は、できる
限り薄くするのが好ましいが、回路金属の厚さと
同程度でも差しつかえない。
次に、本発明を図面に基づいて詳細に説明す
る。
る。
第1図は接合された2枚の内層回路板を示す。
1は絶縁基板、2は銅箔回路、3は内層回路板端
部に形成された溶接用銅箔、4はリン青銅箔であ
る。リン青銅箔4は銅箔3と溶接される。5はそ
の溶接部である。溶接はスポツト溶接が適当であ
る。
1は絶縁基板、2は銅箔回路、3は内層回路板端
部に形成された溶接用銅箔、4はリン青銅箔であ
る。リン青銅箔4は銅箔3と溶接される。5はそ
の溶接部である。溶接はスポツト溶接が適当であ
る。
第2図は多層化成形前で各素材が重ね合わされ
た状態を示す。接合された2枚の内層回路板Aの
両面(又は片面)にプリプレグ6と銅箔7を重ね
合わせ、積層成形する。
た状態を示す。接合された2枚の内層回路板Aの
両面(又は片面)にプリプレグ6と銅箔7を重ね
合わせ、積層成形する。
第3図は得られた多層プリント回路板用基板B
である。この基板は所定の大きさに切断される。
通常溶接部分は切断除去される。
である。この基板は所定の大きさに切断される。
通常溶接部分は切断除去される。
表面の銅箔は回路に加工され、所望の多層プリ
ント回路板が得られる。
ント回路板が得られる。
本発明の方法によれば、複数の内層回路板が溶
接により互いに強固に固定されているので、多層
化成形時に内層回路板の移動がない。
接により互いに強固に固定されているので、多層
化成形時に内層回路板の移動がない。
従つて、得られた多層プリント回路板は内層回
路が傷つくことはなく、厚みが均一で、反り等も
なく、安定した諸特性を有している。
路が傷つくことはなく、厚みが均一で、反り等も
なく、安定した諸特性を有している。
溶接にスポツト溶接を用いれば、簡単に溶接が
でき、積層工程中に組み込んで、自動化すること
が可能である。
でき、積層工程中に組み込んで、自動化すること
が可能である。
第1図は、2枚の内層回路板を溶接により接合
した状態の断面図、第2図は多層化成形する前の
状態の断面図、第3図は成形された多層プリント
回路用基板の断面図である。
した状態の断面図、第2図は多層化成形する前の
状態の断面図、第3図は成形された多層プリント
回路用基板の断面図である。
Claims (1)
- 1 複数の内層回路板を水平方向に配置し、その
片面又は両面にプリプレグ及び回路用金属箔を重
ね合わせ、積層成形するにあたり、予め前記複数
の内層回路板同士を、その回路金属と溶接可能な
金属により溶接して固定しておくことを特徴とす
る多層プリント回路板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19816587A JPS6442198A (en) | 1987-08-10 | 1987-08-10 | Manufacture of multilayer printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19816587A JPS6442198A (en) | 1987-08-10 | 1987-08-10 | Manufacture of multilayer printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6442198A JPS6442198A (en) | 1989-02-14 |
JPH0532918B2 true JPH0532918B2 (ja) | 1993-05-18 |
Family
ID=16386546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19816587A Granted JPS6442198A (en) | 1987-08-10 | 1987-08-10 | Manufacture of multilayer printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6442198A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1252950B (it) * | 1991-09-30 | 1995-07-06 | Gisulfo Baccini | Procedimento di bloccaggio fogli per circuiti green-tape |
-
1987
- 1987-08-10 JP JP19816587A patent/JPS6442198A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6442198A (en) | 1989-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0411142B1 (en) | Outer layer material of multilayer printed wiring board and production thereof | |
US7685707B2 (en) | Method for manufacturing circuit forming substrate | |
US9743511B1 (en) | Rigid flex circuit board | |
JP2007095927A (ja) | 配線基板およびその製造方法 | |
JP2011228617A (ja) | 回路基板とその製造方法 | |
JPH0532918B2 (ja) | ||
JP2008300658A (ja) | フレキシブルリジッド多層プリント配線板およびその製造方法 | |
JPH04117153A (ja) | 積層鉄心の製造方法 | |
JPH05229059A (ja) | 金属張積層板 | |
JPH0321095A (ja) | 大電流回路基板の製造方法 | |
JP5175694B2 (ja) | 多層板の製造方法および多層プリント配線板の製造方法 | |
JP2000269639A (ja) | 多層プリント配線板の製造方法 | |
JPH02241089A (ja) | 銅板内蔵多層プリント基板の製造方法 | |
JP2749685B2 (ja) | 回路基板の製造方法 | |
JP3749201B2 (ja) | プリント配線板の製造方法 | |
JPH05138442A (ja) | センダスト合金薄板の積層体の形状加工法および積層体部品 | |
JPS63305594A (ja) | 多層プリント回路板の製造方法 | |
KR20160139829A (ko) | 다층 fpcb 및 그 제조 방법 | |
JPH071827B2 (ja) | 多層配線板の製造方法 | |
JPS6125547B2 (ja) | ||
JP3266986B2 (ja) | セラミック多層基板の製造方法 | |
JP3078566B2 (ja) | 多層プリント配線板の製造方法 | |
US6290802B1 (en) | Method of manufacturing laminate and grommet used for the method | |
JPH04260392A (ja) | 多層プリント配線板の製造方法 | |
JPH03165587A (ja) | 分割プリント基板 |