JPH053271A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH053271A JPH053271A JP15363591A JP15363591A JPH053271A JP H053271 A JPH053271 A JP H053271A JP 15363591 A JP15363591 A JP 15363591A JP 15363591 A JP15363591 A JP 15363591A JP H053271 A JPH053271 A JP H053271A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- cavity
- semiconductor device
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 低熱抵抗の高消費電力半導体装置の提供。
【構成】 半導体チップ１の回路機能を有する拡散配線
層３以外の基板部分には空洞部２が設けられ、空洞部２
は、半導体素子がＳi ウェハー上に形成された後、ダイ
シング等により半導体チップ１として切断される前に、
Ｓi ウェハーの拡散配線層３をレジスト等により保護し
て、裏面からダイサー等により溝部を形成した後、レー
ザー・ビーム等により空洞部として形成される。その
後、レジストは剥離され、通常のダイシング工程を経
て、半導体チップ１が形成される。この半導体チップ１
は、空洞部２を設けることにより、半導体素子の発熱部
であるジャンクション部により近い位置まで、空冷また
は水冷等により冷却することが可能となる。
層３以外の基板部分には空洞部２が設けられ、空洞部２
は、半導体素子がＳi ウェハー上に形成された後、ダイ
シング等により半導体チップ１として切断される前に、
Ｓi ウェハーの拡散配線層３をレジスト等により保護し
て、裏面からダイサー等により溝部を形成した後、レー
ザー・ビーム等により空洞部として形成される。その
後、レジストは剥離され、通常のダイシング工程を経
て、半導体チップ１が形成される。この半導体チップ１
は、空洞部２を設けることにより、半導体素子の発熱部
であるジャンクション部により近い位置まで、空冷また
は水冷等により冷却することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、図４（ａ）および
（ｂ）に、それぞれ半導体装置の断面図および斜視図が
示されるように、半導体チップ１、拡散配線層３、ボン
ディングパッド４、パシベーション膜５、バンプ６、プ
リント基板配線７、プリント基板８および半導体チップ
基板部９等を備えて構成されており、搭載される半導体
素子チップ１は、その表面に回路機能を有する拡散配線
層３が設けられており、ウェハー状態からダイシングソ
ー等により切断されて形成される特定の厚さの矩形状を
呈している。その拡散配線層３以外の半導体チップ基板
部９は、３００〜５００μｍ程度の厚さまでエッチング
または機械研磨等により、その裏面から研削されるだけ
で、裏面は表面粗さ２〜３μｍ程度の平坦度を有してい
るのが一般である。この半導体チップ１が高消費電力の
製品で、セラミック・パッケージ等に搭載される半導体
装置の場合には、その熱抵抗を低減するために、ヒート
シンクを装着し、更に風冷する等の対応処置がとられて
いる。
（ｂ）に、それぞれ半導体装置の断面図および斜視図が
示されるように、半導体チップ１、拡散配線層３、ボン
ディングパッド４、パシベーション膜５、バンプ６、プ
リント基板配線７、プリント基板８および半導体チップ
基板部９等を備えて構成されており、搭載される半導体
素子チップ１は、その表面に回路機能を有する拡散配線
層３が設けられており、ウェハー状態からダイシングソ
ー等により切断されて形成される特定の厚さの矩形状を
呈している。その拡散配線層３以外の半導体チップ基板
部９は、３００〜５００μｍ程度の厚さまでエッチング
または機械研磨等により、その裏面から研削されるだけ
で、裏面は表面粗さ２〜３μｍ程度の平坦度を有してい
るのが一般である。この半導体チップ１が高消費電力の
製品で、セラミック・パッケージ等に搭載される半導体
装置の場合には、その熱抵抗を低減するために、ヒート
シンクを装着し、更に風冷する等の対応処置がとられて
いる。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
装置においては、半導体チップの回路機能を有する拡散
配線層３の回路素子のジャンクション部において発生す
る熱が、半導体チップ基板部９から、当該半導体チップ
をパッケージに搭載するために使用されるＡg ペースト
またはＡu −Ｓi 共晶合金部、パッケージの半導体搭載
台部、そして更にヒートシンクへと逃げてゆく経路に多
くの接続部を有している。このため、バッケージを含め
た半導体装置の熱抵抗を、一定値以下に抑制するのが極
めて困難であるという欠点がある。
装置においては、半導体チップの回路機能を有する拡散
配線層３の回路素子のジャンクション部において発生す
る熱が、半導体チップ基板部９から、当該半導体チップ
をパッケージに搭載するために使用されるＡg ペースト
またはＡu −Ｓi 共晶合金部、パッケージの半導体搭載
台部、そして更にヒートシンクへと逃げてゆく経路に多
くの接続部を有している。このため、バッケージを含め
た半導体装置の熱抵抗を、一定値以下に抑制するのが極
めて困難であるという欠点がある。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップを搭載して形成される半導体装置におい
て、前記半導体チップの回路機能を有する拡散配線層以
外の半導体チップ基板部分に、溝等の凹部を含む空洞部
を形成して構成される。
半導体チップを搭載して形成される半導体装置におい
て、前記半導体チップの回路機能を有する拡散配線層以
外の半導体チップ基板部分に、溝等の凹部を含む空洞部
を形成して構成される。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１（ａ）および（ｂ）は、それぞれ本発
明の第１の実施例の断面図および斜視図である。図１
（ａ）および（ｂ）に示されるように、本実施例は、半
導体チップ１と、空洞部２と、拡散配線層３と、ボンデ
ィングパッド４と、パシベーション膜５と、バンプ６
と、プリント基板配線７と、プリント基板８とを備えて
構成される。
明の第１の実施例の断面図および斜視図である。図１
（ａ）および（ｂ）に示されるように、本実施例は、半
導体チップ１と、空洞部２と、拡散配線層３と、ボンデ
ィングパッド４と、パシベーション膜５と、バンプ６
と、プリント基板配線７と、プリント基板８とを備えて
構成される。
【０００７】図１（ａ）および（ｂ）において、半導体
チップ１の回路機能を有する拡散配線層３以外の基板部
分には空洞部２が設けられており、この空洞部２は、半
導体素子がＳi ウェハー上に形成された後、ダイシング
等により半導体チップ１に切断される以前の段階におい
て、Ｓi ウェハーの拡散配線層３をレジスト等により保
護し、反対の面（裏面）からダイサー等により溝部を形
成した後、レーザー・ビーム等により空洞部として形成
されている。その後の段階において、レジストは剥離さ
れ、通常のダイシング工程を経て、本発明の半導体装置
用としての半導体チップ１が形成される。この半導体チ
ップ１は、空洞部２を設けることにより、半導体素子の
発熱部であるジャンクション部により近い位置まで、空
冷または水冷等により冷却することが可能となる。従っ
て、半導体装置としての熱抵抗分としては、熱伝導率が
７２ｋｃａｌ／ｈｒ・°Ｃ・ｍ、或いは、０．８４Ｗ／
°Ｃ・ｍであるＳi の影響分のみとなり、従来、高熱伝
導のヒートシンクを取付けることにより得られていた１
〜２°Ｃ／Ｗの熱抵抗値を、更に１°Ｃ／Ｗ以下にする
ことが可能となる。
チップ１の回路機能を有する拡散配線層３以外の基板部
分には空洞部２が設けられており、この空洞部２は、半
導体素子がＳi ウェハー上に形成された後、ダイシング
等により半導体チップ１に切断される以前の段階におい
て、Ｓi ウェハーの拡散配線層３をレジスト等により保
護し、反対の面（裏面）からダイサー等により溝部を形
成した後、レーザー・ビーム等により空洞部として形成
されている。その後の段階において、レジストは剥離さ
れ、通常のダイシング工程を経て、本発明の半導体装置
用としての半導体チップ１が形成される。この半導体チ
ップ１は、空洞部２を設けることにより、半導体素子の
発熱部であるジャンクション部により近い位置まで、空
冷または水冷等により冷却することが可能となる。従っ
て、半導体装置としての熱抵抗分としては、熱伝導率が
７２ｋｃａｌ／ｈｒ・°Ｃ・ｍ、或いは、０．８４Ｗ／
°Ｃ・ｍであるＳi の影響分のみとなり、従来、高熱伝
導のヒートシンクを取付けることにより得られていた１
〜２°Ｃ／Ｗの熱抵抗値を、更に１°Ｃ／Ｗ以下にする
ことが可能となる。
【０００８】図２に示されるのは、本発明の第２の実施
例の断面図である。図２に示されるように、本実施例
は、半導体チップ１と、空洞部２と、ボンディングパッ
ド４と、プリント基板配線７と、プリント基板８と、樹
脂コーティング１０とを備えて構成される。本実施例に
おいては、半導体チップ１がプリント基板８の空洞部２
に設置されているために、半導体装置としての取付け高
さを低く抑えることができ、また、空冷時における空気
の流れを妨害することなく、プリント基板８上の各半導
体装置を効率的に冷却することを可能としている。更
に、半導体素子１の厚さを薄くすることにより、ＩＣカ
ード等に対する応用も可能となる。
例の断面図である。図２に示されるように、本実施例
は、半導体チップ１と、空洞部２と、ボンディングパッ
ド４と、プリント基板配線７と、プリント基板８と、樹
脂コーティング１０とを備えて構成される。本実施例に
おいては、半導体チップ１がプリント基板８の空洞部２
に設置されているために、半導体装置としての取付け高
さを低く抑えることができ、また、空冷時における空気
の流れを妨害することなく、プリント基板８上の各半導
体装置を効率的に冷却することを可能としている。更
に、半導体素子１の厚さを薄くすることにより、ＩＣカ
ード等に対する応用も可能となる。
【０００９】図３は、本発明の第３の実施例の断面図で
ある。図３に示されるように、本実施例は、半導体チッ
プ１と、空洞部２と、拡散配線層３と、ボンディングパ
ッド４と、パシベーション膜５と、バンプ６と、プリン
ト基板８と、高熱伝導率金属１１とを備えて構成され
る。本実施例においては、半導体チップ１の裏面側に、
Ａ１Ｎ、Ｍ0 およびＷ等の高熱伝導率金属１１を装着す
ることにより、風冷等による冷却効率を更に向上させて
いる。
ある。図３に示されるように、本実施例は、半導体チッ
プ１と、空洞部２と、拡散配線層３と、ボンディングパ
ッド４と、パシベーション膜５と、バンプ６と、プリン
ト基板８と、高熱伝導率金属１１とを備えて構成され
る。本実施例においては、半導体チップ１の裏面側に、
Ａ１Ｎ、Ｍ0 およびＷ等の高熱伝導率金属１１を装着す
ることにより、風冷等による冷却効率を更に向上させて
いる。
【００１０】
【発明の効果】以上説明したように、本発明は、回路機
能を有する拡散配線層以外の半導体チップ基板部に、溝
等の凹部を含む空洞部を設けることにより、半導体素子
の発熱部を形成するジャンクション部に近接する部位に
対しても、空冷および水冷等により強制冷却することが
可能となり、半導体装置の熱抵抗を１°Ｃ／Ｗ以下に低
減して、より一層高消費電力の半導体装置に対応するこ
とができるという効果がある。
能を有する拡散配線層以外の半導体チップ基板部に、溝
等の凹部を含む空洞部を設けることにより、半導体素子
の発熱部を形成するジャンクション部に近接する部位に
対しても、空冷および水冷等により強制冷却することが
可能となり、半導体装置の熱抵抗を１°Ｃ／Ｗ以下に低
減して、より一層高消費電力の半導体装置に対応するこ
とができるという効果がある。
【図１】本発明の第１の実施例の断面図および斜視図で
ある。
ある。
【図２】本実施例の第２の実施例の断面図である。
【図３】本実施例の第３の実施例の断面図である。
【図４】従来例の断面図および斜視図である。
【符号の説明】 １ 半導体チップ ２ 空洞部 ３ 拡散配線層 ４ ボンディングパッド ５ パシベーション膜 ６ バンプ ７ プリント基板配線 ８ プリント基板 ９ 半導体チップ基板部 １０ 樹脂コーティング １１ 高熱伝導率金属
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体チップを搭載して形成される半導
体装置において、前記半導体チップの回路機能を有する
拡散配線層以外の半導体チップ基板部分に、溝等の凹部
を含む空洞部を形成して備えることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15363591A JPH053271A (ja) | 1991-06-26 | 1991-06-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15363591A JPH053271A (ja) | 1991-06-26 | 1991-06-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053271A true JPH053271A (ja) | 1993-01-08 |
Family
ID=15566826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15363591A Pending JPH053271A (ja) | 1991-06-26 | 1991-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053271A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9463490B2 (en) | 2013-03-20 | 2016-10-11 | Eurodrill Gmbh | Vibration exciter, in particular for a construction machine |
-
1991
- 1991-06-26 JP JP15363591A patent/JPH053271A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9463490B2 (en) | 2013-03-20 | 2016-10-11 | Eurodrill Gmbh | Vibration exciter, in particular for a construction machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225695B1 (en) | Grooved semiconductor die for flip-chip heat sink attachment | |
| US8012808B2 (en) | Integrated micro-channels for 3D through silicon architectures | |
| US5352926A (en) | Flip chip package and method of making | |
| CA2002213A1 (en) | High Performance Integrated Circuit Chip Package and Method of Making Same | |
| JPH05206338A (ja) | ヒートシンクを備えた半導体装置アセンブリ | |
| JP3070579B2 (ja) | 半導体装置の実装構造および実装方法 | |
| US20060209514A1 (en) | Semiconductor device and manufacturing method therefor | |
| US7268427B2 (en) | Semiconductor package, printed board mounted with the same, and electronic apparatus having the printed board | |
| JP3063299B2 (ja) | 半導体装置実装用基板 | |
| US6770513B1 (en) | Thermally enhanced flip chip packaging arrangement | |
| JPH10335521A (ja) | 半導体装置 | |
| JPH053271A (ja) | 半導体装置 | |
| JPH07321257A (ja) | マルチチップモジュール | |
| JP2003204021A (ja) | 半導体モジュール用基板 | |
| JPH03257953A (ja) | 半導体素子 | |
| JPH03195053A (ja) | インバータ装置 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JPS63271944A (ja) | 半導体装置 | |
| Gupta | A novel active area bumped flip chip technology for convergent heat transfer from gallium arsenide power devices | |
| JP2004158739A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2007243104A (ja) | 半導体ウェハ | |
| JPH08222668A (ja) | Ｉｃパッケージ | |
| JPH07235633A (ja) | マルチチップモジュール | |
| JPH0448740A (ja) | Ｔａｂ半導体装置 | |
| JP2002203929A (ja) | 半導体装置及びその製造方法 |