JPH05326395A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05326395A JPH05326395A JP12835692A JP12835692A JPH05326395A JP H05326395 A JPH05326395 A JP H05326395A JP 12835692 A JP12835692 A JP 12835692A JP 12835692 A JP12835692 A JP 12835692A JP H05326395 A JPH05326395 A JP H05326395A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- semiconductor device
- wafer
- polishing
- unevenness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】転写誤差を最小限に止め、短時間でできるフォ
トレジストの平坦化工程を有する半導体装置の製造方法
を提供することを目的とする。 【構成】まず、ウエハ上にフォトレジストを塗布する工
程８を行なう。次に、塗布されたフォトレジストを研磨
する工程９を行なう。続いて、露光工程１０を行なう。 【効果】多層構造にせずにフォトレジストを平坦化で
き、転写誤差を最小限に止め、短時間で半導体装置を製
造することができる。さらに、フォトレジストの凹凸を
打ち消すためのフォトマスクの加工も必要なくなる。
トレジストの平坦化工程を有する半導体装置の製造方法
を提供することを目的とする。 【構成】まず、ウエハ上にフォトレジストを塗布する工
程８を行なう。次に、塗布されたフォトレジストを研磨
する工程９を行なう。続いて、露光工程１０を行なう。 【効果】多層構造にせずにフォトレジストを平坦化で
き、転写誤差を最小限に止め、短時間で半導体装置を製
造することができる。さらに、フォトレジストの凹凸を
打ち消すためのフォトマスクの加工も必要なくなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にフォトレジストの平坦化に関する。
に関し、特にフォトレジストの平坦化に関する。
【０００２】
【従来の技術】従来技術を［図６］乃至［図１０］を参
照して説明する。
照して説明する。
【０００３】露光時のマスクパタ−ン転写精度を上げる
ため、ウエハ上に塗布されたフォトレジストの平坦化が
必要となる。フォトレジストが平坦でないと、露光時の
焦点がフォトレジスト最表面にある箇所や、フォトレジ
スト内部にある箇所、フォトレジストから離れた所にあ
る箇所などと、フォトレジスト表面の凹凸によりばらつ
いてしまい、マスクパタ−ンの忠実な転写は難しい。
ため、ウエハ上に塗布されたフォトレジストの平坦化が
必要となる。フォトレジストが平坦でないと、露光時の
焦点がフォトレジスト最表面にある箇所や、フォトレジ
スト内部にある箇所、フォトレジストから離れた所にあ
る箇所などと、フォトレジスト表面の凹凸によりばらつ
いてしまい、マスクパタ−ンの忠実な転写は難しい。
【０００４】そこで、例えば、第１の従来技術として３
層レジスト法が用いられている（特許公告公報 昭６１
−５２５６７号参照）。［図６］乃至［図８］は、この
３層レジスト法を用いた製造工程の一部を示す断面図で
ある。まず、ウエハ１上に順に、第１層のフォトレジス
ト２、例えばスピンオンガラスを用いた第２層の平坦化
層３、第３層のフォトレジスト４を形成する（［図
６］）。第１層のフォトレジスト２はウエハ１との密着
性を重視し、第２層の平坦化層３で平坦化を図り、第３
層のフォトレジスト４でパタ−ニングする。露光時の焦
点は、第３層のフォトレジスト４最表面に設定し露光す
る。続いて、第３層のフォトレジスト４のみを現像し
（［図７］）、このパタ−ニングされた第３層のフォト
レジスト４をマスクとして第１層のフォトレジスト２、
第２層の平坦化層３をパタ−ニングする（［図８］）。
層レジスト法が用いられている（特許公告公報 昭６１
−５２５６７号参照）。［図６］乃至［図８］は、この
３層レジスト法を用いた製造工程の一部を示す断面図で
ある。まず、ウエハ１上に順に、第１層のフォトレジス
ト２、例えばスピンオンガラスを用いた第２層の平坦化
層３、第３層のフォトレジスト４を形成する（［図
６］）。第１層のフォトレジスト２はウエハ１との密着
性を重視し、第２層の平坦化層３で平坦化を図り、第３
層のフォトレジスト４でパタ−ニングする。露光時の焦
点は、第３層のフォトレジスト４最表面に設定し露光す
る。続いて、第３層のフォトレジスト４のみを現像し
（［図７］）、このパタ−ニングされた第３層のフォト
レジスト４をマスクとして第１層のフォトレジスト２、
第２層の平坦化層３をパタ−ニングする（［図８］）。
【０００５】また、第２の従来技術として、フォトレジ
スト２の平坦化をある程度軽減し、フォトレジスト２の
凹凸を打ち消すためにフォトマスク５自体にリサイズを
掛けるという手段がある。［図９］はこの手段を用いた
場合のフォトマスク５とウエハ１、フォトレジスト２の
関係を示す平面図及びＡ−Ａ′断面図である。フォトマ
スク５のパタ−ン６は、仕上り幅一定の細長いパタ−ン
を作るためのものである。すなわち、ウエハ１の表面の
凹凸によりフォトレジスト２の表面に凹凸ができること
を予め計算し、フォトレジスト２の凹部に対応するフォ
トマスク５のパタ−ン６の部分は幅を太くリサイズして
いる。これは、露光時の焦点をフォトレジスト２の最表
面にするため、フォトレジスト２の凹部では、焦点から
ずれフォトマスク５のパタ−ン幅と、仕上がり幅が異な
ってしまうことの補正である。
スト２の平坦化をある程度軽減し、フォトレジスト２の
凹凸を打ち消すためにフォトマスク５自体にリサイズを
掛けるという手段がある。［図９］はこの手段を用いた
場合のフォトマスク５とウエハ１、フォトレジスト２の
関係を示す平面図及びＡ−Ａ′断面図である。フォトマ
スク５のパタ−ン６は、仕上り幅一定の細長いパタ−ン
を作るためのものである。すなわち、ウエハ１の表面の
凹凸によりフォトレジスト２の表面に凹凸ができること
を予め計算し、フォトレジスト２の凹部に対応するフォ
トマスク５のパタ−ン６の部分は幅を太くリサイズして
いる。これは、露光時の焦点をフォトレジスト２の最表
面にするため、フォトレジスト２の凹部では、焦点から
ずれフォトマスク５のパタ−ン幅と、仕上がり幅が異な
ってしまうことの補正である。
【０００６】なお、フォトレジスト２を単に厚く塗布す
るだけでは、露光エリア全域に渡る平坦性は得られな
い。［図１０］はフォトレジスト２を厚く塗布した例を
示す断面図である。ウエハ１上にＡｌ−Ｓｉ−Ｃｕで幅
１．０μｍ厚さ１．０μｍのパタ−ンが形成されてい
る。その上に、フォトレジスト２を厚く回転塗布したも
のである。パタ−ン間隔の狭い部分ａでは、フォトレジ
スト２は平坦であるが、間隔が５μｍ程度に広くなった
部分ｂでは、フォトレジスト２は０．７μｍから０．８
μｍ程度凹になり、さらに間隔が広がった部分ｃでは、
フォトレジスト２は１．０μｍ凹になる。
るだけでは、露光エリア全域に渡る平坦性は得られな
い。［図１０］はフォトレジスト２を厚く塗布した例を
示す断面図である。ウエハ１上にＡｌ−Ｓｉ−Ｃｕで幅
１．０μｍ厚さ１．０μｍのパタ−ンが形成されてい
る。その上に、フォトレジスト２を厚く回転塗布したも
のである。パタ−ン間隔の狭い部分ａでは、フォトレジ
スト２は平坦であるが、間隔が５μｍ程度に広くなった
部分ｂでは、フォトレジスト２は０．７μｍから０．８
μｍ程度凹になり、さらに間隔が広がった部分ｃでは、
フォトレジスト２は１．０μｍ凹になる。
【０００７】
【発明が解決しようとする課題】第１の従来技術の様
に、フォトレジストを平坦化するために多層構造にする
ことは、マスクパタ−ンの複数回の転写を伴なうことに
なる。転写は誤差を含むものであり、転写を繰り返すこ
とは、それだけこの誤差が大きくなるということを意味
する。従って、平坦化による転写誤差の軽減効果が、複
数回の転写に起因する転写誤差の蓄積により十分生かさ
れていなかった。また、フォトレジストを多層構造にし
たり、転写を繰り返したりすることで、必然的に半導体
装置の製造に要する時間が増大している。
に、フォトレジストを平坦化するために多層構造にする
ことは、マスクパタ−ンの複数回の転写を伴なうことに
なる。転写は誤差を含むものであり、転写を繰り返すこ
とは、それだけこの誤差が大きくなるということを意味
する。従って、平坦化による転写誤差の軽減効果が、複
数回の転写に起因する転写誤差の蓄積により十分生かさ
れていなかった。また、フォトレジストを多層構造にし
たり、転写を繰り返したりすることで、必然的に半導体
装置の製造に要する時間が増大している。
【０００８】第２の従来技術の様に、フォトマスクを加
工する対策は、半導体装置の製造工程におけるウエハの
凹凸のばらつきに対応することが難しい。すなわち、膜
厚のばらつきやウエハ自体の厚さのばらつきがあり、ま
た、製造時の温度、気圧、湿度、塗布条件などのばらつ
きにより、フォトレジストの凹凸はばらついてしまう。
そのため、ウエハ毎はもちろんウエハ内の同一パタ−ン
箇所であってもフォトレジストの凹凸は異なり、例え製
造ライン毎にフォトマスクを変えても完全に対応するこ
とはできない。
工する対策は、半導体装置の製造工程におけるウエハの
凹凸のばらつきに対応することが難しい。すなわち、膜
厚のばらつきやウエハ自体の厚さのばらつきがあり、ま
た、製造時の温度、気圧、湿度、塗布条件などのばらつ
きにより、フォトレジストの凹凸はばらついてしまう。
そのため、ウエハ毎はもちろんウエハ内の同一パタ−ン
箇所であってもフォトレジストの凹凸は異なり、例え製
造ライン毎にフォトマスクを変えても完全に対応するこ
とはできない。
【０００９】また、フォトマスクの加工にも問題があ
る。パタ−ンのどの箇所がウエハ上の凹凸に対応するの
か精密に予測することはかなり困難である。その上、リ
サイズする上での最適値を求めることもまた困難であ
る。
る。パタ−ンのどの箇所がウエハ上の凹凸に対応するの
か精密に予測することはかなり困難である。その上、リ
サイズする上での最適値を求めることもまた困難であ
る。
【００１０】上記したようにフォトレジストの平坦化に
伴う転写誤差の積み重ねと半導体装置の製造に要する時
間の増大という問題があった。また、フォトマスクの加
工では、フォトレジストの凹凸に追従しきれないという
問題があった。
伴う転写誤差の積み重ねと半導体装置の製造に要する時
間の増大という問題があった。また、フォトマスクの加
工では、フォトレジストの凹凸に追従しきれないという
問題があった。
【００１１】そこで、本発明は上記欠点を除去し、転写
誤差を最小限に止め、短時間でできるフォトレジストの
平坦化工程を有する半導体装置の製造方法を提供するこ
とを目的とする。
誤差を最小限に止め、短時間でできるフォトレジストの
平坦化工程を有する半導体装置の製造方法を提供するこ
とを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、ウエハ上にフォトレジストを塗
布する工程と、塗布されたフォトレジストを研磨する工
程と、研磨されたフォトレジストを露光する工程とを備
えた半導体装置の製造方法を提供する。さらに、前記研
磨工程において削除するフォトレジストの厚さが１μｍ
以下である半導体装置の製造方法を提供する。
に、本発明においては、ウエハ上にフォトレジストを塗
布する工程と、塗布されたフォトレジストを研磨する工
程と、研磨されたフォトレジストを露光する工程とを備
えた半導体装置の製造方法を提供する。さらに、前記研
磨工程において削除するフォトレジストの厚さが１μｍ
以下である半導体装置の製造方法を提供する。
【００１３】
【作用】このように構成された本発明に係わる半導体装
置の製造方法においては、フォトレジストを多層構造に
しなくても平坦化でき、そのため、パタ−ン転写を繰り
返さずに済み、転写誤差は最小になる。また、同様に製
造に要する時間も短くすることができる。
置の製造方法においては、フォトレジストを多層構造に
しなくても平坦化でき、そのため、パタ−ン転写を繰り
返さずに済み、転写誤差は最小になる。また、同様に製
造に要する時間も短くすることができる。
【００１４】
【実施例】以下、本発明の実施例を［図１］乃至［図
５］を参照して説明する。
５］を参照して説明する。
【００１５】［図１］は、本発明の一実施例の製造工程
の一部を流れ図で示したものである。［図２］並びに
［図３］は、本発明の一実施例の製造工程を示す断面図
である。まず、ウエハ１上にフォトレジスト２を塗布す
る工程８を行なう（［図２］）。次に、塗布されたフォ
トレジスト２を研磨する工程９を行なう（［図３］）。
続いて、露光工程１０を行なう。
の一部を流れ図で示したものである。［図２］並びに
［図３］は、本発明の一実施例の製造工程を示す断面図
である。まず、ウエハ１上にフォトレジスト２を塗布す
る工程８を行なう（［図２］）。次に、塗布されたフォ
トレジスト２を研磨する工程９を行なう（［図３］）。
続いて、露光工程１０を行なう。
【００１６】［図４］を参照して本発明の一実施例の具
体例を説明する。ウエハ１上の段差が３０００堯ある場
合、フォトレジスト２は広く平坦な部分で２．７μｍの
厚さになるように回転塗布する。次に、研磨装置を用い
ウエハ１上に塗布されたフォトレジスト２を研磨する。
研磨剤として径が２００堯以下のシリカ粒子を用いた。
研磨は、フォトレジスト２が前記２．７μｍの厚さをも
つ部分で１．２μｍ削除される如く行なう。平坦化の効
果を示すため、［図４］の露光時間をパラメ−タとした
ベストフォ−カスからの距離と転写誤差、すなわち、フ
ォトマスクとフォトレジスト２とのパタ−ン寸法の差と
の関係を示すグラフを参照する。グラフより、ベストフ
ォ−カスからの距離、すなわち、フォトレジスト２の凹
凸の値が０．２５μｍあると、フォトレジスト２のパタ
−ン寸法が、０．０２μｍから０．０３μｍ変化するこ
とが判る。ウエハ１上の段差が３０００堯であるので、
フォトレジスト２の凹凸の値は、少なくとも０．２５μ
ｍはある。従って、最小線幅０．５μｍのポリシリコン
のパタ−ンを形成した場合、フォトレジスト２の研磨を
行なわずに形成すると、ポリシリコンのパタ−ン寸法の
ばらつきは、０．０２μｍから０．０３μｍであった
が、前述の如くフォトレジスト２を研磨した場合は、
０．００３μｍ以下であった。この事から、本発明によ
れば、フォトレジスト２が平坦化され、フォ−カス面と
フォトレジスト２の表面が合致していることが判る。
体例を説明する。ウエハ１上の段差が３０００堯ある場
合、フォトレジスト２は広く平坦な部分で２．７μｍの
厚さになるように回転塗布する。次に、研磨装置を用い
ウエハ１上に塗布されたフォトレジスト２を研磨する。
研磨剤として径が２００堯以下のシリカ粒子を用いた。
研磨は、フォトレジスト２が前記２．７μｍの厚さをも
つ部分で１．２μｍ削除される如く行なう。平坦化の効
果を示すため、［図４］の露光時間をパラメ−タとした
ベストフォ−カスからの距離と転写誤差、すなわち、フ
ォトマスクとフォトレジスト２とのパタ−ン寸法の差と
の関係を示すグラフを参照する。グラフより、ベストフ
ォ−カスからの距離、すなわち、フォトレジスト２の凹
凸の値が０．２５μｍあると、フォトレジスト２のパタ
−ン寸法が、０．０２μｍから０．０３μｍ変化するこ
とが判る。ウエハ１上の段差が３０００堯であるので、
フォトレジスト２の凹凸の値は、少なくとも０．２５μ
ｍはある。従って、最小線幅０．５μｍのポリシリコン
のパタ−ンを形成した場合、フォトレジスト２の研磨を
行なわずに形成すると、ポリシリコンのパタ−ン寸法の
ばらつきは、０．０２μｍから０．０３μｍであった
が、前述の如くフォトレジスト２を研磨した場合は、
０．００３μｍ以下であった。この事から、本発明によ
れば、フォトレジスト２が平坦化され、フォ−カス面と
フォトレジスト２の表面が合致していることが判る。
【００１７】本発明のフォトレジストを研磨する工程に
おいて、どの程度の厚さだけ研磨してフォトレジストを
削除することが最適であるのかという問題がある。すな
わち、この研削量と研磨後のフォトレジスト表面の凹凸
の関係が問題となる。露光時のフォトレジストの厚さの
最適値は、露光工程の条件により求めることができる。
すなわち、薄くなればマスク材としての信頼性が小さく
なり、逆に厚くなれば露光時の光の回析等による誤差が
増え、また、エッチング誤差も増える。この様に研磨後
のフォトレジストの厚さは決まった値にすることが望ま
しく、フォトレジストの研削量は、塗布時の厚さにより
制限される。［図５］は、フォトレジストの研削量と研
磨後の表面の凹凸との関係を示すグラフである。これよ
り、研削量が多すぎるとフォトレジスト表面のばらつき
が大きくなることが判る。これは、研磨時にフォトレジ
ストに物理的な力が加わるためダメ−ジを与えるからで
あると考えられる。研削量が少なすぎると、塗布時のフ
ォトレジストの凹凸に追従できず、凹凸がそのまま残っ
てしまう。現在の半導体装置の製造工程におけるウエハ
表面の凹凸は、各工程により異なり、０．５μｍから
１．２μｍの値をとっている。そこで、研削量は１．０
μｍを越えるとダメ−ジが大きくなるため、１．０μｍ
以下とし、各々の工程におけるウエハ表面の段差に合わ
せた値とする。
おいて、どの程度の厚さだけ研磨してフォトレジストを
削除することが最適であるのかという問題がある。すな
わち、この研削量と研磨後のフォトレジスト表面の凹凸
の関係が問題となる。露光時のフォトレジストの厚さの
最適値は、露光工程の条件により求めることができる。
すなわち、薄くなればマスク材としての信頼性が小さく
なり、逆に厚くなれば露光時の光の回析等による誤差が
増え、また、エッチング誤差も増える。この様に研磨後
のフォトレジストの厚さは決まった値にすることが望ま
しく、フォトレジストの研削量は、塗布時の厚さにより
制限される。［図５］は、フォトレジストの研削量と研
磨後の表面の凹凸との関係を示すグラフである。これよ
り、研削量が多すぎるとフォトレジスト表面のばらつき
が大きくなることが判る。これは、研磨時にフォトレジ
ストに物理的な力が加わるためダメ−ジを与えるからで
あると考えられる。研削量が少なすぎると、塗布時のフ
ォトレジストの凹凸に追従できず、凹凸がそのまま残っ
てしまう。現在の半導体装置の製造工程におけるウエハ
表面の凹凸は、各工程により異なり、０．５μｍから
１．２μｍの値をとっている。そこで、研削量は１．０
μｍを越えるとダメ−ジが大きくなるため、１．０μｍ
以下とし、各々の工程におけるウエハ表面の段差に合わ
せた値とする。
【００１８】なお、以上の説明では、研磨剤としてシリ
カ粒子を用いたが、酸化セリウムなどを用いても構わな
い。また、径が２００堯以下としたが、この値に限定す
るものではない。
カ粒子を用いたが、酸化セリウムなどを用いても構わな
い。また、径が２００堯以下としたが、この値に限定す
るものではない。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
多層構造にせずにフォトレジストを平坦化でき、転写誤
差を最小限に止め、短時間で半導体装置を製造すること
ができる。さらに、フォトレジストの凹凸を打ち消すた
めのフォトマスクの加工も必要なくなる。
多層構造にせずにフォトレジストを平坦化でき、転写誤
差を最小限に止め、短時間で半導体装置を製造すること
ができる。さらに、フォトレジストの凹凸を打ち消すた
めのフォトマスクの加工も必要なくなる。
【図１】本発明の一実施例の製造工程の一部を示す流れ
図
図
【図２】本発明の一実施例の製造工程を示す断面図
【図３】本発明の一実施例の製造工程を示す断面図
【図４】ベストフォ−カスからの距離と転写誤差との関
係を示すグラフ
係を示すグラフ
【図５】フォトレジストの研削量と研磨後の表面の凹凸
との関係を示すグラフ
との関係を示すグラフ
【図６】第１の従来技術の製造工程の一部を示す断面図
【図７】第１の従来技術の製造工程の一部を示す断面図
【図８】第１の従来技術の製造工程の一部を示す断面図
【図９】第２の従来技術の製造工程の一部を示す平面図
及びＡ−Ａ′断面図
及びＡ−Ａ′断面図
【図１０】従来技術を示す断面図
８ フォトレジスト塗布工程 ９ フォトレジスト研磨工程 １０ 露光工程
Claims (2)
- 【請求項１】 ウエハ上にフォトレジストを塗布する工
程と、塗布されたフォトレジストを研磨する工程と、研
磨されたフォトレジストを露光する工程とを具備するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記研磨工程において削除するフォトレ
ジストの厚さが１μｍ以下であることを特徴とする請求
項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12835692A JPH05326395A (ja) | 1992-05-21 | 1992-05-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12835692A JPH05326395A (ja) | 1992-05-21 | 1992-05-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326395A true JPH05326395A (ja) | 1993-12-10 |
Family
ID=14982800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12835692A Pending JPH05326395A (ja) | 1992-05-21 | 1992-05-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326395A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012529377A (ja) * | 2009-06-12 | 2012-11-22 | ニヴァロックス−ファー ソシエテ アノニム | 金属小型構造体を製造する方法、およびその方法で製造した小型構造体 |
| JP2018170505A (ja) * | 2017-03-29 | 2018-11-01 | ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド | カチオン性粒子含有スラリー及びスピンオン炭素膜のｃｍｐのためのその使用方法 |
-
1992
- 1992-05-21 JP JP12835692A patent/JPH05326395A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012529377A (ja) * | 2009-06-12 | 2012-11-22 | ニヴァロックス−ファー ソシエテ アノニム | 金属小型構造体を製造する方法、およびその方法で製造した小型構造体 |
| JP2018170505A (ja) * | 2017-03-29 | 2018-11-01 | ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド | カチオン性粒子含有スラリー及びスピンオン炭素膜のｃｍｐのためのその使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383952B1 (en) | RELACS process to double the frequency or pitch of small feature formation | |
| JP2872647B2 (ja) | 半導体素子の配線形成方法 | |
| KR0145369B1 (ko) | 반도체 장치의 제조방법 | |
| JPH05326395A (ja) | 半導体装置の製造方法 | |
| JP2004134749A (ja) | 半導体ウェーハの表面を平坦化する方法 | |
| JP3484548B2 (ja) | 上シフター型位相シフトフオトマスク用ブランクス及び上シフター型位相シフトフオトマスクとそれらの製造方法 | |
| JPH0458167B2 (ja) | ||
| JP2001077021A (ja) | 電子回路基板表面への位相幾何学的影響の補正方法 | |
| JP4258158B2 (ja) | 平坦化処理方法及び半導体装置の製造方法 | |
| KR100629604B1 (ko) | 반도체 소자의 게이트 라인 형성 방법 | |
| JPH06224118A (ja) | 微細パターン形成方法 | |
| JPH08195393A (ja) | メタル配線形成方法 | |
| JP2000117618A (ja) | 研磨パッドとその製造方法 | |
| KR20020071896A (ko) | 반도체 장치의 제조 방법 및 처리 조건 설정 장치 | |
| JPH03265121A (ja) | 半導体装置の製造方法 | |
| JPS62250507A (ja) | 磁気テ−プ用薄膜磁気ヘツドの製造方法 | |
| JPH0982669A (ja) | 半導体装置の製造方法 | |
| JP2564331B2 (ja) | 基板処理方法 | |
| JPS5893330A (ja) | 半導体装置の製造方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JP2003007656A (ja) | 半導体装置の製造方法 | |
| JPH0822971A (ja) | 半導体装置の製造方法 | |
| JP2006093214A (ja) | 半導体装置の製造方法 | |
| JPH0388333A (ja) | 半導体装置およびその製造方法 | |
| JPH05267253A (ja) | 半導体装置の製造方法 |