JPH05324197A - 入力装置およびバス駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 持上げた後、再び降ろすまでの期間、直前の
移動量情報を入力するマウスを提供する。また、不要な
バスの電位変化を抑え、バスからの高周波電波の輻射を
低減するバス駆動回路を提供する。 【構成】 縦移動量検出ローラ３ａは縦方向へのマウス
移動量を検出し、横移動量検出ローラ３ｂは横方向への
マウス移動量を検出し、持上検出ローラ４はマウスと面
６との当接状態を検出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入力装置およびバス駆動
回路に関し、例えば、コンピユータなどに接続されるマ
ウスなどの入力装置や、コンピユータとその周辺機器間
などでデータのやり取りを行うバスのバス駆動回路に関
するものである。

【０００２】

【従来の技術】コンピユータなどの入力装置として用い
られている従来のマウスは、机の上などの平面上を移動
させて、縦横２方向の移動量に対応したパルス列を出力
するものであつた。また、マウス上には、１つ以上の押
しボタンスイツチが設けられているものもあるが、これ
らスイツチもマウスを平面上に置いて操作するものであ
つた。

【０００３】また、移動量と移動量に対応したパルス列
との関係は、固定または予め設定されているので、マウ
スの感度（例えばパルス数／移動量）を、マウスの移動
中に変更することはできなかつた。次に、接続された複
数の機器などのデータのやり取りを担う従来のバスにお
いて、バスに接続されたすべてのデータ出力機器の出力
が途絶えた場合に、バス上のデータが不定になるのを防
ぐ目的で、バスの各ラインと固定電位（電源電位または
接地電位）とをレジスタを介して接続していた。さら
に、前記のバス電位不定に対する処置を怠つて、バスの
電位が長時間不定になると、入力回路に貫通電流が流れ
たり、バスに接続された回路の発振を引き起こしたりす
ることもあつた。

【０００４】

【発明が決しようとする課題】しかし、上記従来例にお
いては、次のような問題点があつた。すなわち、従来の
マウスにおいては、低感度に設定されている場合は、移
動量に比べて出力されるパルスの数が少なくなるので、
例えばスクリーン上のマウスカーソルの動きは緩やかに
なり、マウスによる細かな指示がやり易くなる。反面、
机上のスペースなどからマウスを移動できる距離には制
限があるので、スクリーン上のマウスカーソルを大きく
移動したい場合は、マウスを移動できる領域の端近くま
で移動した後、一旦マウスを移動できる領域の反対端近
くまで机上から持上げた状態で移動し、再びマウスを移
動させる手順を必要なだけ繰返さなければならなかつ
た。

【０００５】また、従来のマウスにおいては、高感度に
設定されている場合は、説明は省略するが、上記と逆の
メリツト／デメリツトとなつた。次に、従来のバスにお
いては、バスに接続されたデータ出力機器の出力がＯＮ
／ＯＦＦを繰返すと、バスの各ラインの電位は、固定電
位とデータ‘１’または‘０’に相当する電位との間
で、データ出力機器の出力がＯＮ／ＯＦＦする度に変化
することになる。この電位の変化は、バスから高周波電
波を輻射させる欠点があつた。

【０００６】また、従来のバスに接続された機器など
は、バスの各ラインと固定電位との間に接続されたレジ
スタに流れる電流までもドライブする必要があり、バス
に接続された機器などのインタフエイスは、より大きな
電流駆動能力を必要とした。

【０００７】

【課題を解決するための手段】本発明は、前記の課題を
解決することを目的としたもので、前記の課題を解決す
る一手段として、以下の構成を備える。すなわち、面上
を移動させることによつて移動量情報を入力する入力装
置であつて、第１の方向への移動量を検出する第１の検
出手段と、第２の方向への移動量を検出する第２の検出
手段と、装置自体と前記面上との当接状態を検出する第
３の検出手段とを備えた入力装置とする。

【０００８】また、バスの状態を記憶する記憶手段と、
前記記憶手段に記憶された状態を前記バスへ出力する出
力手段と前記バスへのデータ出力状態を監視して検出し
たデータ出力状態に応じて前記出力手段の出力を制御す
る制御手段とを備えたバス駆動回路とする。

【０００９】

【作用】以上の構成によれば、装置自体と面上との当接
状態を検出できる入力装置を提供できる。例えば、以上
の構成によつて、マウスを移動しながら面から持上げた
後、再びマウスを面へ降ろすまでの期間、直前の移動量
情報を入力できるマウスを提供できる。従つて、マウス
を移動できる領域の端近くまで移動した後、一旦マウス
を移動できる領域の反対端近くまで机上から持上げた状
態で移動し、再びマウスを移動させる手順を必要なだけ
繰返すといつた従来のマウスの操作は不要になる。

【００１０】また、以上の構成によれば、バスへのデー
タ出力状態に応じて、記憶手段に記憶された状態をバス
へ出力するバス駆動回路を提供できる。例えば、以上の
構成によつて、不要なバスの電位変化を抑え、バスから
の高周波電波の輻射を低減でき、かつ、バスに接続され
た機器や回路などのインタフエイスを、必要最小限の電
流駆動能力とすることができる。

【００１１】

【実施例】以下、図面を参照して本発明に係る一実施例
を詳細に説明する。

【００１２】

【第１実施例】図１は本発明に係る一実施例のマウスの
構成例を示す要部断面図である。図１において、１はマ
ウスの本体、２はボール、９は略リング状の押え板であ
る。平面６上で本体１を動かすと、平面６との摩擦によ
つてボール２は回転する。ボール２は、本体１が平面６
上にある場合は、見掛け上本体１に押込まれた状態にな
り、また、本体１が平面６から浮いてた場合は、ボール
２の外形より小さい内径の押え板９によつて、ボール２
が本体１から抜け落ちることはない。

【００１３】３は略車輪状の移動量検出ローラで、ボー
ル２の縦方向の回転を検出し、縦方向の移動量検出ロー
ラ３ａと直交する向きに取付けられた横方向の移動量検
出ローラ３ｂとの組合せによつて、本体１の縦横方向そ
れぞれの移動量を検出する。すなわち、平面６上に置か
れた本体１を動かすと、ボール２が回転して両移動量検
出ローラ３ａ，３ｂを回転させることによつて、本体１
の縦横方向それぞれの移動量が検出される。

【００１４】４は略車輪状の持上検出ローラで、その中
心から伸びたアーム４ａの先端を支点として、上下に揺
動自在に支持されている。また、アーム４ａは、揺動す
ることによつて、スイツチＳＷ５をＯＮ／ＯＦＦする。
例えば、本体１が平面６上に置かれた場合、ボール２に
よつて持上検出ローラ４は押圧されるので、アーム４ａ
は上方向へ揺動してＳＷ５をＯＦＦにする。また、本体
１が平面６から持上げられると、ボール２によつて持上
検出ローラ４は押圧されなくなるので、アーム４ａは下
方向へ揺動してＳＷ５をＯＮにする。なお、持上検出ロ
ーラ４は、ボール２を滑らかに回転される補助機能も有
している。

【００１５】７はボタンで、ユーザによつてイベントの
入力などに使用される。８はケーブルで、後述する図２
に示す回路から出力されたパルス信号Ｓｏ、ボタン７に
よつて入力されたイベント信号などを伝送する信号線な
どを包含している。なお、ケーブル８の一端は、コンピ
ユータなどのインタフエイスへ接続されていて、コンピ
ユータなどからは、ケーブル８を通して、後述する図２
に示す回路を動作させる電圧＋Ｖが供給されている。

【００１６】図２は本実施例の回路構成例を示すブロツ
ク図、図３は本実施例の動作の一例を示すタイミングチ
ヤートである。なお、図２は縦または横の一方の移動量
を検出する回路構成を示していて、本実施例には図２の
回路が２組備わつている。図２において、１７はワンシ
ヨツトマルチバイブレータで、縦移動量検出ローラ３ａ
（または横移動量検出ローラ３ｂ）から図３（ａ）に示
す本体１の移動量に応じたパルス信号Ｓｉが入力され、
パルス信号Ｓｉの立下がりで、図３（ｂ）に示すパルス
幅の狭いパルス信号Ｓｓを出力する。

【００１７】１８はキヤパシタで、ワンシヨツトマルチ
バイブレータ１７から出力されたパルス信号ＳｓがＨレ
ベルの期間、スイツチ１３が閉じて、電源電圧＋Ｖで充
電される。１９は定電流回路で、スイツチ１３が開の期
間、キヤパシタ１８を一定電流ｉcで放電させる。従つ
て、図３（ｃ）に示すキヤパシタ１８の端子電圧Ｖｃ
は、ワンシヨツトマルチバイブレータ１７からパルス信
号Ｓｓが出力されると、急激に電源電圧＋Ｖまで立上
り、スイツチ１３が開の期間に、一定の傾きで徐々に低
下する。

【００１８】１０はサンプルアンドホールド回路Ｓ＆Ｈ
で、パルス信号Ｓｉの立上りで、入力されたキヤパシタ
１８の端子電圧Ｖｃをホールドして、図３（ｄ）に示す
ホールドした電圧に略等しいホールド電圧Ｖｈを出力す
る。１１は電圧制御発振器ＶＣＯで、Ｓ＆Ｈ１０から入
力されたホールド電圧Ｖｈに応じた図３（ｅ）に示す周
波数のパルス信号Ｆｏを出力する。なお、ＶＣＯ１１の
発振条件は、パルス信号Ｆｏのパルス幅は、パルス信号
Ｓｉのパルス幅に略一致するように、また、パルス信号
Ｆｏの周波数は、直前のパルス信号Ｓｉの周波数に略一
致するように設定されている。

【００１９】ＶＣＯ１１から出力されたパルス信号Ｆｏ
は、ＳＷ５を介して、ＯＲゲート１２の一方の入力端子
へ入力される。ＯＲゲート１２の他方の入力端子へは、
パルス信号Ｓｉが入力される。本体１が平面６上にある
場合は、ＳＷ５は開いているので、ＯＲゲート１２から
出力されるパルス信号Ｓｏは、図３（ｆ）に示すように
パルス信号Ｓｉと略同等である。

【００２０】さて、図３に示す時間ｔ１において、本体
１が持上げられると、ＳＷ５はＯＮし、パルス信号Ｓｉ
は無くなる。しかし、ホールド電圧Ｖｈは直前の値に維
持されるので、パルス信号Ｆｏも直前のパルス信号Ｓｉ
と略同一周波数で維持される。この場合、図２に示すＳ
Ｗ５は閉じているので、パルス信号ＦｏはＯＲゲート１
２へ入力され、ＯＲゲート１２から出力されるパルス信
号Ｓｏは、図３（ｆ）に示すようにパルス信号Ｆｏと略
同等である。

【００２１】すなわち、本体１を持上げている期間、そ
の直前のパルス信号Ｓｏと略同等の周波数のパルス信号
Ｓｏが引続き出力されることになる。以上説明したよう
に、本実施例によれば、マウスの感度を低く設定して、
マウスによる細かな指示がやり易い状態で、スクリーン
上のマウスカーソルを大きく移動したい場合は、本体１
を移動させながら持上げて、スクリーン上のマウスカー
ソルが目標の近傍に達したところで、再び、本体１を平
面６へ降ろせばよい。

【００２２】なお、前記の説明および図においては、本
体１を持上げることによつてＳＷ５がＯＮ（閉）すると
説明したが、本実施例はこれに限定されるものではな
く、例えば、本体１を平面６へ押し付ける、あるいは本
体１の表面へ新たにボタンを設けて、これらによつてＳ
Ｗ５をＯＮ／ＯＦＦしてもよい。なお、前記の説明にお
いては、図２に示した回路が本体１内に組込まれる例を
説明したが、本実施例はこれに限定されるものではな
く、例えば、ケーブル８の一端が接続される本実施例の
インタフエイス内に組込んでもよい。

【００２３】

【第２実施例】第１実施例においては、本体１が持上げ
られた場合、図２に示した電子回路でパルス信号Ｓｏを
出力させる例を説明したが、第２実施例においては、ソ
フトウエアによつてパルス信号Ｓｏを出力させる例を説
明する。なお、第２実施例のマウスの構成は、図１に示
した第１実施例のマウスの構成例と略同様であり、同一
符号を付して詳細説明を省略する。

【００２４】本実施例のケーブル８は、縦および横移動
量検出ローラ３ａ，３ｂから出力されたパルス信号Ｓ
ｉ、ボタン７によつて入力されたイベント信号、ＳＷ５
から出力されたＯＮ／ＯＦＦ信号などを伝送する信号線
などを包含している。また、本実施例は、ケーブル８の
一端が接続される本実施例のインタフエイス内で信号処
理を行うものである。

【００２５】図４は本実施例の動作の一例を示すフロー
チヤートである。図４において、本実施例は、例えば装
置がＯＮされると、ステツプＳ４１でタイマをスタート
させる。続いて、本実施例は、ステツプＳ４２で、ケー
ブル８を介して、パルス信号Ｓｉが入力されるのを待
つ。

【００２６】パルス信号Ｓｉが入力されると、本実施例
は、ステツプＳ４３でタイマをストツプし、ステツプＳ
４４でタイマ値をメモリなどへ保存し、ステツプＳ４５
で入力処理を実行し、ステツプＳ４６で再びタイマをス
タートする。なお、本実施例は、タイマをストツプさせ
たところで、検出された位置に移動が発生する処理を行
う。

【００２７】続いて、本実施例は、ステツプＳ４７で、
ＳＷ５からの信号によつて、マウス（本体１）が持上げ
られているか否かを判断して、マウスが持上げられてい
ない場合はステツプＳ４２へ戻り、また、マウスが持上
げられている場合はステツプＳ４８へ進む。続いて、本
実施例は、ステツプＳ４８で、タイマ値がステツプＳ４
４で保存した値を超えるのを待つ。

【００２８】タイマ値がステツプＳ４４で保存した値を
超えると、本実施例は、ステツプＳ４９でタイマをスト
ツプした後、ステツプＳ４５へ戻る。すなわち、本実施
例は、タイマ値が保存値を超えた時点で、ステツプＳ４
５で入力処理を実行することによつて、マウスからパル
ス信号Ｓｉが入力されたのと略同様の状態をつくり出す
ことができる。

【００２９】以上説明したように、本実施例によれば、
第１実施例と同様の効果があるほか、ソフトウエアによ
つて信号処理を行うので、信号処理の自由度が高いとい
う効果がある。さらに、本実施例は、マウス（本体１）
を持上げることで、イベントの入力を行うこともでき
る。例えば、マウスを動かすことはできるが、図１に示
したボタン７を押すことができない身体障害者の場合、
ボタン７の代わりに、マウス（本体１）を持上げること
で、イベント入力を行うことができる。

【００３０】

【第３実施例】図５は本発明に係る第３実施例のバス駆
動回路の構成例を示すブロツク図である。図５におい
て、１０１はバス、１０２と１０３は任意のデータ出力
回路で、ともにバス１０１へ接続されている。また、１
０２ａはデータ出力回路ａ１０２に接続された出力イネ
イブル信号線、１０３ａはデータ出力回路ｂ１０３に接
続された出力イネイブル信号線で、データ出力回路ａ１
０２とデータ出力回路ｂ１０３は、それぞれに接続され
た出力イネイブル信号線上のデータが‘１’の場合、デ
ータをバス１０１へ出力する。

【００３１】１０４は本実施例のバス駆動回路で、ｎ個
のバス駆動部で構成される。例えば、バス１０１のデー
タ幅が８ビツトならば、バス駆動回路１０４は８個のバ
ス駆動部で構成される。詳細は後述するが、バス駆動回
路１０４は、出力イネイブル信号線を介して、各データ
出力回路の出力イネイブル信号が入力して、入力した出
力イネイブル信号に応じた信号をバス１０１へ出力す
る。

【００３２】なお、前述の説明および図１においては、
データ出力回路が２つの例を説明したが、本実施例はこ
れに限定されるものではなく、図５に示すバス１０１に
は、任意個のデータ出力回路などを接続することができ
るほか、当然、データ入力回路なども接続される。図６
はバス駆動部の詳細構成例を示す回路図である。

【００３３】図６において、２０１はＮＯＲゲートで、
入力した各データ出力回路の出力イネイブル信号を否定
論理和して出力する。２０２はデータフリツプフロツプ
Ｆ／Ｆで、クロツク端子はＮＯＲゲート２０１の出力
へ、データ入力端子Ｄはバス駆動部の出力、すなわちバ
ス１０１の所定ラインへ接続されている。

【００３４】２０３はデイレイラインで、ＮＯＲゲート
２０１から入力された信号を、所定時間遅延して出力す
る。２０４はＮＡＮＤゲートで、Ｆ／Ｆ２０２のデータ
出力端子Ｑからの信号と、デイレイライン２０３からの
信号とを否定論理積する。２０５はＡＮＤゲートで、Ｆ
／Ｆ２０２のデータ出力端子Ｑ’からの信号と、デイレ
イライン２０３からの信号とを論理積する。なお、Ｆ／
Ｆ２０２のデータ出力端子Ｑの信号を否定したものが、
Ｆ／Ｆ２０２のデータ出力端子Ｑ’の信号である。

【００３５】２０６はトランジスタａ、２０８はトラン
ジスタｂで、両トランジスタはコレクタフオロワ型のコ
ンプリメンタリ出力回路を形成している。トランジスタ
ａ２０６のベース端子はＮＡＮＤゲート２０４の出力端
子へ、エミツタ端子は電源電圧Ｖｃｃへ、コレクタ端子
はレジスタ２０７を介してバス１０１の所定ラインへ、
それぞれ接続されている。従つて、トランジスタａ２０
６は、ＮＡＮＤゲート２０４の出力が‘０’の場合、レ
ジスタ２０７で制限された電流をバス１０１の所定ライ
ンへソースする。

【００３６】また、トランジスタｂ２０８のベース端子
はＡＮＤゲート２０５の出力端子へ、エミツタ端子は接
地電圧ＧＮＤへ、コレクタ端子はレジスタ２０９を介し
てバス１０１の所定ラインへ、それぞれ接続されてい
る。従つて、トランジスタｂ２０８は、ＡＮＤゲート２
０５の出力が‘１’の場合、レジスタ２０９で制限され
た電流をバス１０１の所定ラインからシンクする。

【００３７】図７はバス駆動部の動作の一例を示すタイ
ミングチヤートである。図７において、（ａ）は出力イ
ネイブル信号線１０２ａ上の信号、（ｂ）は出力イネイ
ブル信号線１０３ａ上の信号、（ｃ）はＮＯＲゲート２
０１の出力、（ｄ）はＦ／Ｆ２０２のデータ出力端子Ｑ
の出力、（ｅ）はＦ／Ｆ２０２のデータ出力端子Ｑ’の
出力、（ｆ）はデイレイライン２０３の出力、（ｇ）は
ＮＡＮＤゲート２０４の出力、（ｈ）はＡＮＤゲート２
０５の出力、（ｊ）はバス１０１の所定ライン上の信号
を表している。

【００３８】図７において、イネイブル信号（ａ）が
‘０’で、イネイブル信号（ｂ）が‘１’の場合、デー
タ出力回路１０３はバス１０１へデータを出力してい
る。続いて、同図に示すタイミング７０１で、イネイブ
ル信号（ｂ）が‘１’から‘０’になると、ＮＯＲゲー
ト２０１の出力（ｃ）は‘１’になり、Ｆ／Ｆ２０２
は、ＮＯＲゲート２０１の出力（ｃ）の立上りで、バス
１０１の所定ライン上のデータ（ｊ）をラツチして、ラ
ツチしたデータに応じた信号を出力する（同図では
‘１’をラツチ）。

【００３９】すなわち、Ｆ／Ｆ２０２は、データ‘１’
をラツチしたので、データ出力端子Ｑの出力（ｄ）を
‘１’に、データ出力端子Ｑ’の出力（ｅ）を‘０’に
する。一方、ＮＯＲゲート２０１の出力（ｃ）は、デイ
レイライン２０３で所定時間ＴD遅延され、ＮＡＮＤゲ
ート２０４とＡＮＤゲート２０５へ入力される。両ゲー
トの一方の入力端子へ入力される信号（ｆ）は‘１’で
あり、ＮＡＮＤゲート２０４の他方の端子へ入力される
信号（ｄ）も‘１’であるから、ＮＡＮＤゲート２０４
は‘０’を出力（ｇ）して、トランジスタａ２０６はバ
ス１０１の所定ラインへ電流をソースする。また、ＡＮ
Ｄゲート２０５の他方の端子へ入力される信号（ｅ）は
‘０’であるから、ＡＮＤゲート２０５も‘０’を出力
（ｈ）して、トランジスタａ２０８のコレクタ−エミツ
タ間はオープン状態になる。

【００４０】従つて、同図に７０２で示すように、デー
タ出力イネイブル信号（ｂ）が‘０’になつて、データ
出力回路１０３の出力が途絶えても、バス駆動回路１０
４によつて、バス１０１の電位は直前の状態に保たれ
る。続いて、同図に示すタイミング７０３で、イネイブ
ル信号（ａ）が‘０’から‘１’になると、ＮＯＲゲー
ト２０１の出力（ｃ）は、‘０’になり、デイレイライ
ン２０３で所定時間ＴD遅延され、ＮＡＮＤゲート２０
４とＡＮＤゲート２０５へ入力される。両ゲートの一方
の入力端子へ入力される信号（ｆ）は‘０’であるか
ら、ＮＡＮＤゲート２０４は‘１’を出力（ｇ）し、Ａ
ＮＤゲート２０５は‘０’を出力（ｈ）して、両トラン
ジスタのコレクタ−エミツタ間はオープン状態になる。

【００４１】従つて、同図に７０４で示すように、バス
１０１の電位はデータ出力回路１０２の出力によつて決
定される。続いて、同図に示すタイミング７０５で、イ
ネイブル信号（ａ）が‘１’から‘０’になると、ＮＯ
Ｒゲート２０１の出力（ｃ）は‘１’になり、Ｆ／Ｆ２
０２は、ＮＯＲゲート２０１の出力（ｃ）の立上りで、
バス１０１の所定ライン上のデータ（ｊ）をラツチし
て、ラツチしたデータに応じた信号を出力する（同図で
は‘０’をラツチ）。

【００４２】すなわち、Ｆ／Ｆ２０２は、データ‘０’
をラツチしたので、データ出力端子Ｑの出力（ｄ）を
‘０’に、データ出力端子Ｑ’の出力（ｅ）を‘１’に
する。一方、ＮＯＲゲート２０１の出力（ｃ）は、デイ
レイライン２０３で所定時間ＴD遅延され、ＮＡＮＤゲ
ート２０４とＡＮＤゲート２０５へ入力される。両ゲー
トの一方の入力端子へ入力される信号（ｆ）は‘１’で
あり、ＮＡＮＤゲート２０４の他方の端子へ入力される
信号（ｄ）は‘０’であるから、ＮＡＮＤゲート２０４
は‘１’を出力（ｇ）して、トランジスタａ２０６のコ
レクタ−エミツタ間はオープン状態になる。また、ＡＮ
Ｄゲート２０５の他方の端子へ入力される信号（ｅ）は
‘１’であるから、ＡＮＤゲート２０５は‘１’を出力
（ｈ）して、トランジスタａ２０８はバス１０１の所定
ラインから電流をシンクする。

【００４３】従つて、同図に７０６で示すように、デー
タ出力イネイブル信号（ａ）が‘０’になつて、データ
出力回路１０２の出力が途絶えても、バス駆動回路１０
４によつて、バス１０１の電位は直前の状態に保たれ
る。以上説明したように、本実施例によれば、バス１０
１上のデータを、出力イネイブル信号によつて、データ
出力回路の出力が途絶える直前の状態に保持する。従つ
て、本実施例によれば、バス１０１の不要な電位変動を
除去することができるので、高周波電波の輻射を低減す
ることができる。

【００４４】さらに、本実施例によれば、バス１０１に
接続される機器や回路などは、バスの各ラインと固定電
位との間に接続されたレジスタに流れる電流をドライブ
する必要が無くなり、バス１０１に接続された機器や回
路などのインタフエイスは、必要最小限の電流駆動能力
とすることができる。

【００４５】

【第４実施例】図８は本発明に係る第４実施例のバス駆
動部の詳細構成例を示す回路図である。なお、図８に示
す第４実施例のバス駆動部は、図６に示した第３実施例
のバス駆動部のデイレイライン２０３を、デイレイライ
ン４０３，４０５とゲート４０５，４０６とに置換えた
ものであり、他の構成は第３実施例と略同様であるの
で、同一符号を付して詳細説明を省略する。また、第４
実施例のバス駆動部は、図５に示した第３実施例のバス
駆動回路１０４と略同様の構成によつて、バス１０１と
接続するものである。

【００４６】図８において、４０４はＡＮＤゲートで、
ＮＯＲゲート２０１の出力を、一方の入力端子へ直接入
力し、他方の入力端子へデイレイライン４０３を経て入
力する。ＡＮＤゲート４０４は、両入力を論理積して出
力する。４０６はＯＲゲートで、ＡＮＤゲート４０４の
出力を、一方の入力端子へ直接入力し、他方の入力端子
へデイレイライン４０５を経て入力する。ＯＲゲート４
０６は、両入力を論理和して、ＮＡＮＤゲート２０４と
ＡＮＤゲート２０５へ出力する。

【００４７】図９はバス駆動部の動作の一例を示すタイ
ミングチヤートである。図９において、（ａ）は出力イ
ネイブル信号線１０２ａ上の信号、（ｂ）は出力イネイ
ブル信号線１０３ａ上の信号、（ｃ）はＮＯＲゲート２
０１の出力、（ｄ）はＦ／Ｆ２０２のデータ出力端子Ｑ
の出力、（ｅ）はＦ／Ｆ２０２のデータ出力端子Ｑ’の
出力、（ｆ）はＡＮＤゲート４０４の出力、（ｆ’）は
ＯＲゲート４０６の出力、（ｇ）はＮＡＮＤゲート２０
４の出力、（ｈ）はＡＮＤゲート２０５の出力、（ｊ）
はバス１０１の所定ライン上の信号を表している。

【００４８】図９において、イネイブル信号（ａ）が
‘０’で、イネイブル信号（ｂ）が‘１’の場合、デー
タ出力回路１０３はバス１０１へデータを出力してい
る。続いて、同図に示すタイミング９０１で、イネイブ
ル信号（ｂ）が‘１’から‘０’になると、ＮＯＲゲー
ト２０１の出力（ｃ）は‘１’になり、Ｆ／Ｆ２０２
は、ＮＯＲゲート２０１の出力（ｃ）の立上りで、バス
１０１の所定ライン上のデータ（ｊ）をラツチして、ラ
ツチしたデータに応じた信号を出力する（同図では
‘１’をラツチ）。

【００４９】すなわち、Ｆ／Ｆ２０２は、データ‘１’
をラツチしたので、データ出力端子Ｑの出力（ｄ）を
‘１’に、データ出力端子Ｑ’の出力（ｅ）を‘０’に
する。一方、ＡＮＤゲート４０４は、ＮＯＲゲート２０
１の出力（ｃ）を、一方の入力端子へ直接入力し、他方
の入力端子へデイレイライン４０３を介して入力する。
従つて、ＡＮＤゲート４０４の出力（ｆ）は、デイレイ
ライン４０３に設定された遅延時間ＴD1だけ遅れて立上
がる。また、ＯＲゲート４０６は、ＡＮＤゲート４０４
の出力（ｆ）を、一方の入力端子へ直接入力し、他方の
入力端子へデイレイライン４０５を介して入力する。従
つて、ＯＲゲート４０６の出力（ｆ’）は、ＮＯＲゲー
ト２０１の出力（ｃ）に比べて、デイレイライン４０３
に設定された遅延時間ＴD1だけ遅れて立上がる。

【００５０】続いて、ＯＲゲート４０６の出力（ｆ’）
は、ＮＡＮＤゲート２０４とＡＮＤゲート２０５へ入力
される。両ゲートの一方の入力端子へ入力される信号
（ｆ’）は‘１’であり、ＮＡＮＤゲート２０４の他方
の端子へ入力される信号（ｄ）も‘１’であるから、Ｎ
ＡＮＤゲート２０４は‘０’を出力（ｇ）して、トラン
ジスタａ２０６はバス１０１の所定ラインへ電流をソー
スする。また、ＡＮＤゲート２０５の他方の端子へ入力
される信号（ｅ）は‘０’であるから、ＡＮＤゲート２
０５も‘０’を出力（ｈ）して、トランジスタａ２０８
のコレクタ−エミツタ間はオープン状態になる。

【００５１】従つて、同図に９０２で示すように、デー
タ出力イネイブル信号（ｂ）が‘０’になつて、データ
出力回路１０３の出力が途絶えても、バス駆動回路１０
４によつて、バス１０１の電位は直前の状態に保たれ
る。続いて、同図に示すタイミング９０３で、イネイブ
ル信号（ａ）が‘０’から‘１’になると、ＮＯＲゲー
ト２０１の出力（ｃ）は‘０’に、ＡＮＤゲート４０４
の出力（ｆ）も‘０’になる。しかし、ＯＲゲート４０
６は、ＡＮＤゲート４０４の出力（ｆ）を、一方の入力
端子へ直接入力し、他方の入力端子へデイレイライン４
０５を介して入力するので、ＯＲゲート４０６の出力
（ｆ’）は、ＮＯＲゲート２０１の出力（ｃ）に比べ
て、デイレイライン４０５に設定された遅延時間ＴD2だ
け遅れて立下がる。

【００５２】続いて、ＯＲゲート４０６の出力（ｆ’）
は、ＮＡＮＤゲート２０４とＡＮＤゲート２０５へ入力
される。両ゲートの一方の入力端子へ入力される信号
（ｆ’）は‘０’であるから、ＮＡＮＤゲート２０４は
‘１’を出力（ｇ）し、ＡＮＤゲート２０５は‘０’を
出力（ｈ）して、両トランジスタのコレクタ−エミツタ
間はオープン状態になる。

【００５３】従つて、同図に９０４で示すように、バス
１０１の電位はデータ出力回路１０２の出力によつて決
定される。続いて、同図に示すタイミング９０５で、イ
ネイブル信号（ａ）が‘１’から‘０’になると、ＮＯ
Ｒゲート２０１の出力（ｃ）は‘１’になり、Ｆ／Ｆ２
０２は、ＮＯＲゲート２０１の出力（ｃ）の立上りで、
バス１０１の所定ライン上のデータ（ｊ）をラツチし
て、ラツチしたデータに応じた信号を出力する（同図で
は‘０’をラツチ）。

【００５４】すなわち、Ｆ／Ｆ２０２は、データ‘０’
をラツチしたので、データ出力端子Ｑの出力（ｄ）を
‘０’に、データ出力端子Ｑ’の出力（ｅ）を‘１’に
する。一方、ＡＮＤゲート４０４は、ＮＯＲゲート２０
１の出力（ｃ）を、一方の入力端子へ直接入力し、他方
の入力端子へデイレイライン４０３を介して入力する。
従つて、ＡＮＤゲート４０４の出力（ｆ）は、デイレイ
ライン４０３に設定された遅延時間ＴD1だけ遅れて立上
がる。また、ＯＲゲート４０６は、ＡＮＤゲート４０４
の出力（ｆ）を、一方の入力端子へ直接入力し、他方の
入力端子へデイレイライン４０５を介して入力する。従
つて、ＯＲゲート４０６の出力（ｆ’）は、ＮＯＲゲー
ト２０１の出力（ｃ）に比べて、デイレイライン４０３
に設定された遅延時間ＴD1だけ遅れて立上がる。

【００５５】続いて、ＯＲゲート４０６の出力（ｆ’）
は、ＮＡＮＤゲート２０４とＡＮＤゲート２０５へ入力
される。両ゲートの一方の入力端子へ入力される信号
（ｆ’）は‘１’であり、ＮＡＮＤゲート２０４の他方
の端子へ入力される信号（ｄ）は‘０’であるから、Ｎ
ＡＮＤゲート２０４は‘１’を出力（ｇ）して、トラン
ジスタａ２０６のコレクタ−エミツタ間はオープン状態
になる。また、ＡＮＤゲート２０５の他方の端子へ入力
される信号（ｅ）は‘１’であるから、ＡＮＤゲート２
０５は‘１’を出力（ｈ）して、トランジスタａ２０８
はバス１０１の所定ラインから電流をシンクする。

【００５６】従つて、同図に９０６で示すように、デー
タ出力イネイブル信号（ａ）が‘０’になつて、データ
出力回路１０２の出力が途絶えても、バス駆動回路１０
４によつて、バス１０１の電位は直前の状態に保たれ
る。以上説明したように、本実施例によれば、第３実施
例と略同様の効果が得られるほか、データ出力装置１０
２，１０３などの出力の遅れに合わせて、ＯＲゲート４
０６の出力（ｆ’）の立上り／立下がりタイミングを、
デイレイライン４０３とデイレイライン４０５によつ
て、それぞれ設定することができる。従つて、本実施例
によれば、最適なバス駆動タイミングを得ることができ
る。

【００５７】なお、本発明は、複数の機器から構成され
るシステムに適用しても、１つの機器からなる装置に適
用してもよい。また、本発明は、システムあるいは装置
にプログラムを供給することによつて達成される場合に
も適用できることはいうまでもない。

【００５８】

【発明の効果】以上、本発明によれば、装置自体と面上
との当接状態を検出できる入力装置を提供できる。ま
た、本発明によれば、バスのデータ出力状態に応じて、
記憶手段に記憶された状態をバスへ出力するバス駆動回
路を提供できる。

【図面の簡単な説明】

【図１】本発明に係る一実施例のマウスの構成例を示す
要部断面図である。

【図２】本実施例の回路構成例を示すブロツク図であ
る。

【図３】本実施例の動作の一例を示すタイミングチヤー
トである。

【図４】本発明に係る第２実施例の動作の一例を示すフ
ローチヤートである。

【図５】本発明に係る第３実施例のバス駆動回路の構成
例を示すブロツク図である。

【図６】本実施例のバス駆動部の詳細構成例を示す回路
図である。

【図７】本実施例のバス駆動部の動作の一例を示すタイ
ミングチヤートである。

【図８】本発明に係る第４実施例のバス駆動部の詳細構
成例を示す回路図である。

【図９】本実施例のバス駆動部の動作の一例を示すタイ
ミングチヤートである。

【符号の説明】

１ マウスの本体 ２ ボール ３ 移動量検出ローラ ４ 持上検出ローラ ５ スイツチＳＷ ７ ボタン ８ ケーブル １０ サンプルアンドホールド回路Ｓ＆Ｈ １１ 電圧制御発振器ＶＣＯ １７ ワンシヨツトマルチバイブレータ １８ キヤパシタ １９ 定電流回路 １０１ バス １０２，１０３ データ出力回路 １０４ バス駆動回路 ２０１ ＮＯＲゲート ２０２ データフリツプフロツプＦ／Ｆ ２０３ デイレイライン ２０４ ＮＡＮＤゲート ２０５ ＡＮＤゲート ２０６，２０８ トランジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 面上を移動させることによつて移動量情
   報を入力する入力装置であつて、 第１の方向への移動量を検出する第１の検出手段と、 第２の方向への移動量を検出する第２の検出手段と、 装置自体と前記面上との当接状態を検出する第３の検出
   手段とを有することを特徴とする入力装置。
2. 【請求項２】 面上を移動させることによつて移動量情
   報を入力する入力装置であつて、 第１の方向への移動量を検出する第１の検出手段と、 第２の方向への移動量を検出する第２の検出手段と、 前記第１の検出手段によつて検出された移動量情報と前
   記第２の検出手段によつて検出された移動量情報とを記
   憶する記憶手段と、 装置自体と前記面上との当接状態を検出する第３の検出
   手段とを備え、 前記第３の検出手段は検出した当接状態に応じて前記記
   憶手段に記憶された移動情報量を入力することを特徴と
   する入力装置。
3. 【請求項３】 バスの状態を記憶する記憶手段と、 前記記憶手段に記憶された状態を前記バスへ出力する出
   力手段と、 前記バスへのデータ出力状態を監視して検出したデータ
   出力状態に応じて前記出力手段の出力を制御する制御手
   段とを有することを特徴とするバス駆動回路。