JPH053212A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 多結晶シリコンの薄膜化、および、結晶粒径
の拡大を図り、特性を向上させる薄膜トランジスタの製
造方法を提供する。 【構成】 石英基板１上に厚さ６０００オングストロー
ムの非晶質シリコンを形成する。非晶質シリコンを６０
０℃でアニールし、結晶粒径５μｍ以上の大粒径の多結
晶シリコン２を得る。多結晶シリコン２の表面を熱酸化
処理し、多結晶シリコン２の表面を酸化膜に変化させ
る。酸化膜を除去し、多結晶シリコン２の膜厚を１５０
０オングストロームの厚さにし、パターニングする。多
結晶シリコン２の表面に、ゲート酸化膜３およびゲート
電極４を配設し、ソース・ドレイン領域にイオン注入す
る。層間絶縁膜５を形成し、石英基板１に連通するコン
タクトホール６，６を２つ形成する。コンタクトホール
６，６に金属配線して、ソース電極７およびドレイン電
極８を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、素子特性を向上すると
ともに特性ばらつきを抑えた薄膜トランジスタの製造方
法に関する。

【０００２】

【従来の技術】近年、活性層に多結晶シリコンを使用し
た薄膜トランジスタは高速応答が可能であることから開
発が盛んに行なわれている。この薄膜トランジスタは、
イメージセンサ、感熱ヘッド等の駆動回路部にまた液晶
ディスプレイなどの駆動回路部あるいはスイッチング素
子部に応用されている。

【０００３】従来薄膜トランジスタの活性層に使用され
る多結晶シリコンは、例えば次のようにして形成されて
いた。石英基板またはガラス基板に、低温で減圧ＣＶＤ
法、プラズマＣＶＤ法あるいは蒸着法などによって、非
晶質シリコンを形成する。この非結晶シリコンをアニー
ルして多結晶化させ、島状にパターニングして、ゲート
絶縁膜、ゲート電極形成、層間絶縁層形成、ソース・ド
レイン電極を形成し薄膜トランジスタを形成している。
ところで、このようにして成る多結晶シリコンの膜厚
は、製造条件にもよるが５００〜２０００オングストロ
ームである。しかし、活性層にこのような膜厚の多結晶
シリコンを用いると活性層中のトラップ密度が大きいた
めに閾値が大きくなるため、好ましくない。

【０００４】そこで、活性層の膜厚を低減することによ
って、高移動度、低閾値、低電流を達成させることが、
たとえば特開昭６０−１３６２６２号公報に記載されて
いる。

【０００５】一方、非結晶質シリコンをアニールして、
多結晶化する固相成長法においては、結晶粒径が大きい
ほど高移動度が得られることが知られている。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
薄膜トランジスタのように、非晶質シリコンを固相成長
させて多結晶シリコンを得る場合、非晶質シリコンの膜
厚を薄く形成すると結晶粒径が大きくなりにくく、高移
動度が得られなくなるため薄膜トランジスタの特性を向
上させることが困難となってしまう。

【０００７】本発明は、上記問題点に鑑みなされたもの
で、多結晶シリコンの薄膜化、および、結晶粒径の拡大
を図り、低閾値電圧駆動、高速応答を可能ならしめる薄
膜トランジスタの製造方法を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、基板上に４０００オングストロ−ム以
上の非晶質シリコンを形成し、この非晶質シリコンをア
ニールして多結晶シリコンとし、多結晶シリコンを２０
００オングストローム以下に薄膜化し、多結晶シリコン
をパターニングし、この薄膜化されパターニングされた
多結晶シリコンにゲート酸化膜を形成し、このゲート酸
化膜にゲート電極を形成し、前記ゲート酸化膜上に層間
絶縁層を形成し、この層間絶縁層に前記多結晶シリコン
に連通するスルーホールを形成し、このスルーホールに
前記多結晶シリコンに接続されるソース電極およびドレ
イン電極を形成するものである。

【０００９】

【作用】本発明は、基板上に４０００オングストロ−ム
以上の非晶質シリコンを形成し、この非晶質シリコンを
アニールして多結晶シリコンとし、多結晶シリコンを２
０００オングストローム以下に薄膜化することにより、
非晶質シリコンがアニールによる多結晶化を起こす際
に、非晶質シリコンの膜厚方向の中央から結晶の核を発
生させ、非晶質シリコンの水平方向への結晶方向への結
晶成長を促し、大粒径の多結晶シリコンを得るととも
に、多結晶化した後に２０００オングストローム以下に
薄膜化するので、多結晶シリコンの薄膜化および多結晶
シリコンの大粒径化を達成することができる。固相成長
させる非晶質シリコンの膜厚が特に４０００オングスト
ロームよりも小さいと結晶粒径が十分に大きくならない
ため、特に４０００オングストローム以上とする必要が
ある。また固相成長の際の温度としては５５０〜６５０
℃が好適である。このような温度範囲でアニールするこ
とで膜中央部分から結晶核は良好に発生する。

【００１０】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。

【００１１】薄膜トランジスタは、たとえば図１に示す
ように形成されている。

【００１２】図１に示すように、基板としての石英基板
１上には、島状の多結晶シリコン２が形成され、この多
結晶シリコン２の表面には、酸化シリコンのゲート酸化
膜３が形成され、このゲート酸化膜３には、ゲート電極
４が形成されている。また、ゲート酸化膜３およびゲー
ト電極４上には、層間絶縁層５が形成されている。さら
に、層間絶縁層５には、多結晶シリコン２にまで連通さ
れるスルーホール６が形成され、このスルーホール６に
は、金属性のソース電極７およびドレイン電極８が形成
されている。

【００１３】次に、上記薄膜トランジスタの製造方法
を、図１ないし図８を参照して説明する。

【００１４】まず、図２に示すように、石英基板１上に
減圧ＣＶＤ法で圧力１torr、成膜温度６００℃、１００
％のシランガスを用いて、厚さ６０００オングストロー
ムの非晶質シリコンを形成する。この非晶質シリコンを
窒素雰囲気中６００℃でアニールすることにより固相成
長させ、結晶粒径５μｍ以上の大粒径の多結晶シリコン
２を得る。

【００１５】すなわち、アニールにより、非晶質シリコ
ンの多結晶化が起こるとき、まず、結晶の核が発生し、
この結晶の核が成長することにより粒径が成長する。こ
のとき、結晶の核が多数発生すると、一つ一つの結晶が
大きくなる前に、新しくできた結晶と衝突して粒径が大
きくなることができない。そこで、非晶質シリコンを基
板上に形成して固相成長させる場合、結晶の核の発生を
基板界面からではなく、非晶質シリコンの膜厚方向の真
中付近から発生させ石英基板１に対して水平方向へ促す
ことにより大粒径の多結晶シリコン２が得られる。この
ため、固相成長する非晶質シリコンの膜厚を４０００オ
ングストローム以上にする。

【００１６】次に、多結晶シリコン２の表面を熱酸化処
理し、図３に示すように多結晶シリコン２の表面を酸化
膜2aに変化させる。

【００１７】そして、ウェットエッチングすることによ
りこの酸化膜2aを除去し、図４に示すように多結晶シリ
コン２の膜厚を１５００オングストロームの厚さにす
る。

【００１８】さらに、図５に示すように、多結晶シリコ
ン２を所定形状で所定の大きさに島状にパターニングす
る。

【００１９】そして、この多結晶シリコン２の表面に、
図６に示すように、熱酸化によるゲート酸化膜３を形成
し、このゲート酸化膜３上に、ゲート電極４を配設し、
さらに、ソース・ドレイン領域にイオン注入を行なう。

【００２０】また、図７に示すように、石英基板１、多
結晶シリコン２およびゲート酸化膜３上に層間絶縁膜５
を形成し、この層間絶縁膜５の表面から、石英基板１に
連通するスルーホールとしてのコンタクトホール６，６
を２つ形成する。

【００２１】そうして、図１に示すように、それぞれの
コンタクトホール６，６に金属配線を形成して、ソース
電極７およびドレイン電極８を形成する。

【００２２】なお、最終的な多結晶シリコン２の膜厚は
１０００オングストロームで、ゲート酸化膜３の膜厚は
７００オングストロームである。

【００２３】また、固相成長前の非晶質シリコンの膜厚
と、固相成長後の多結晶シリコン２の結晶粒径との関係
は、図８に示すような相関関係を有している。すなわ
ち、固相成長前の非晶質シリコンの膜厚が厚いほど固相
成長後の結晶粒径が大きくなる。したがって、固相成長
する非晶質シリコンの膜厚が、最終の薄膜トランジスタ
の活性層の膜厚より厚くすることによって、高移動度、
高性能の薄膜トランジスタを形成することができる。そ
して、固相成長後の結晶粒径の大きさのばらつきも低減
できる。高性能を得ることができる４μｍ以上の粒径を
得るには、非晶質シリコンの膜厚を４０００オングスト
ローム以上にすればよい。

【００２４】さらに、多結晶シリコン膜２を有する薄膜
トランジスタの場合、ゲート酸化膜３は、通常、多結晶
シリコン膜２を熱酸化して形成するために、多結晶シリ
コン膜２の膜厚を５００〜２０００オングストロームに
薄くすることにより、当初の多結晶シリコン膜２の凹凸
は軽減される作用と表面の浄化を行なえる作用を有して
いる。

【００２５】また、酸化膜2aを除去するためにウェット
エッチングを施しているが、ドライエッチングでエッチ
ングバックしてもよく、さらには、ウェットエッチング
およびドライエッチングの双方を併用してもよい。

【００２６】なお、この酸化膜2aを除去するのは、上述
のように多結晶シリコン２をパターニングする前でもよ
く、あるいは、パターニングした後でもよい。

【００２７】また、上記実施例により形成した薄膜トラ
ンジスタと、多結晶シリコン膜２を形成する非晶質シリ
コンの膜厚を比較のために１５００オングストロ−ムに
して形成した薄膜トランジスタとを、実験により比較す
ると、比較例では、結晶粒径が１．６μｍであり、移動
度３０ｃｍ² ／Ｖ・Ｓ、閾値電圧６．５Ｖに対し、上記
実施例の場合は１２０ｃｍ² ／Ｖ・Ｓ、閾値電圧３．５
Ｖと著しい向上が得られた。

【００２８】移動度の向上のみならず、閾値電圧の低下
は、結晶性の向上に加えて、多結晶シリコン膜２の表面
の清浄化の効果も寄与していると考えられる。

【００２９】

【発明の効果】本発明の薄膜トランジスタの製造方法に
よれば、基板上に４０００オングストロ−ム以上の非晶
質シリコンを形成し、この非晶質シリコンをアニールし
て多結晶シリコンとし、多結晶シリコンを２０００オン
グストローム以下に薄膜化することにより、非晶質シリ
コンがアニールによる多結晶化を起こす際に、非晶質シ
リコンの膜厚方向の中央から結晶の核を発生させ、非晶
質シリコンの水平方向への結晶方向への結晶成長を促
し、大粒径の多結晶シリコンを得るとともに、多結晶化
した後に２０００オングストローム以下にするので、多
結晶シリコンの薄膜化、結晶粒径の拡大を図ることがで
き、低閾値電圧駆動、高速応答を達成することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例の薄膜トランジスタを示す断
面図である。

【図２】同上薄膜トランジスタの一製造工程を示す断面
図である。

【図３】同上薄膜トランジスタの図２に示す製造工程の
次の工程を示す断面図である。

【図４】同上薄膜トランジスタの図３に示す製造工程の
次の工程を示す断面図である。

【図５】同上薄膜トランジスタの図４に示す製造工程の
次の工程を示す断面図である。

【図６】同上薄膜トランジスタの図５に示す製造工程の
次の工程を示す断面図である。

【図７】同上薄膜トランジスタの図６に示す製造工程の
次の工程を示す断面図である。

【図８】結晶粒径と固相成長前の非晶質シリコンの膜厚
との関係を示すグラフである。

【符号の説明】

１ 石英基板 ２ 多結晶シリコン ３ ゲート酸化膜 ４ ゲート電極 ５ 相関絶縁層 ６ コンタクトホールとしてのスルーホール ７ ソース電極 ８ ドレイン電極

Claims (1)

1. 【特許請求の範囲】 【請求項１】 基板上に４０００オングストロ−ム以上
   の非晶質シリコンを形成し、この非晶質シリコンをアニ
   ールして多結晶シリコンとし、多結晶シリコンを２００
   ０オングストローム以下に薄膜化し、多結晶シリコンを
   パターニングし、この薄膜化されパターニングされた多
   結晶シリコンにゲート酸化膜を形成し、このゲート酸化
   膜にゲート電極を形成し、前記ゲート酸化膜上に層間絶
   縁層を形成し、この層間絶縁層に前記多結晶シリコンに
   連通するスルーホールを形成し、このスルーホールに前
   記多結晶シリコンに接続されるソース電極およびドレイ ン電極を形成する ことを特徴とする薄膜トランジスタの製造方法。