JPH053212A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH053212A JPH053212A JP15329191A JP15329191A JPH053212A JP H053212 A JPH053212 A JP H053212A JP 15329191 A JP15329191 A JP 15329191A JP 15329191 A JP15329191 A JP 15329191A JP H053212 A JPH053212 A JP H053212A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- amorphous silicon
- film transistor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 多結晶シリコンの薄膜化、および、結晶粒径
の拡大を図り、特性を向上させる薄膜トランジスタの製
造方法を提供する。 【構成】 石英基板1上に厚さ6000オングストロー
ムの非晶質シリコンを形成する。非晶質シリコンを60
0℃でアニールし、結晶粒径5μm以上の大粒径の多結
晶シリコン2を得る。多結晶シリコン2の表面を熱酸化
処理し、多結晶シリコン2の表面を酸化膜に変化させ
る。酸化膜を除去し、多結晶シリコン2の膜厚を150
0オングストロームの厚さにし、パターニングする。多
結晶シリコン2の表面に、ゲート酸化膜3およびゲート
電極4を配設し、ソース・ドレイン領域にイオン注入す
る。層間絶縁膜5を形成し、石英基板1に連通するコン
タクトホール6,6を2つ形成する。コンタクトホール
6,6に金属配線して、ソース電極7およびドレイン電
極8を形成する。
の拡大を図り、特性を向上させる薄膜トランジスタの製
造方法を提供する。 【構成】 石英基板1上に厚さ6000オングストロー
ムの非晶質シリコンを形成する。非晶質シリコンを60
0℃でアニールし、結晶粒径5μm以上の大粒径の多結
晶シリコン2を得る。多結晶シリコン2の表面を熱酸化
処理し、多結晶シリコン2の表面を酸化膜に変化させ
る。酸化膜を除去し、多結晶シリコン2の膜厚を150
0オングストロームの厚さにし、パターニングする。多
結晶シリコン2の表面に、ゲート酸化膜3およびゲート
電極4を配設し、ソース・ドレイン領域にイオン注入す
る。層間絶縁膜5を形成し、石英基板1に連通するコン
タクトホール6,6を2つ形成する。コンタクトホール
6,6に金属配線して、ソース電極7およびドレイン電
極8を形成する。
Description
【0001】
【産業上の利用分野】本発明は、素子特性を向上すると
ともに特性ばらつきを抑えた薄膜トランジスタの製造方
法に関する。
ともに特性ばらつきを抑えた薄膜トランジスタの製造方
法に関する。
【0002】
【従来の技術】近年、活性層に多結晶シリコンを使用し
た薄膜トランジスタは高速応答が可能であることから開
発が盛んに行なわれている。この薄膜トランジスタは、
イメージセンサ、感熱ヘッド等の駆動回路部にまた液晶
ディスプレイなどの駆動回路部あるいはスイッチング素
子部に応用されている。
た薄膜トランジスタは高速応答が可能であることから開
発が盛んに行なわれている。この薄膜トランジスタは、
イメージセンサ、感熱ヘッド等の駆動回路部にまた液晶
ディスプレイなどの駆動回路部あるいはスイッチング素
子部に応用されている。
【0003】従来薄膜トランジスタの活性層に使用され
る多結晶シリコンは、例えば次のようにして形成されて
いた。石英基板またはガラス基板に、低温で減圧CVD
法、プラズマCVD法あるいは蒸着法などによって、非
晶質シリコンを形成する。この非結晶シリコンをアニー
ルして多結晶化させ、島状にパターニングして、ゲート
絶縁膜、ゲート電極形成、層間絶縁層形成、ソース・ド
レイン電極を形成し薄膜トランジスタを形成している。
ところで、このようにして成る多結晶シリコンの膜厚
は、製造条件にもよるが500〜2000オングストロ
ームである。しかし、活性層にこのような膜厚の多結晶
シリコンを用いると活性層中のトラップ密度が大きいた
めに閾値が大きくなるため、好ましくない。
る多結晶シリコンは、例えば次のようにして形成されて
いた。石英基板またはガラス基板に、低温で減圧CVD
法、プラズマCVD法あるいは蒸着法などによって、非
晶質シリコンを形成する。この非結晶シリコンをアニー
ルして多結晶化させ、島状にパターニングして、ゲート
絶縁膜、ゲート電極形成、層間絶縁層形成、ソース・ド
レイン電極を形成し薄膜トランジスタを形成している。
ところで、このようにして成る多結晶シリコンの膜厚
は、製造条件にもよるが500〜2000オングストロ
ームである。しかし、活性層にこのような膜厚の多結晶
シリコンを用いると活性層中のトラップ密度が大きいた
めに閾値が大きくなるため、好ましくない。
【0004】そこで、活性層の膜厚を低減することによ
って、高移動度、低閾値、低電流を達成させることが、
たとえば特開昭60−136262号公報に記載されて
いる。
って、高移動度、低閾値、低電流を達成させることが、
たとえば特開昭60−136262号公報に記載されて
いる。
【0005】一方、非結晶質シリコンをアニールして、
多結晶化する固相成長法においては、結晶粒径が大きい
ほど高移動度が得られることが知られている。
多結晶化する固相成長法においては、結晶粒径が大きい
ほど高移動度が得られることが知られている。
【0006】
【発明が解決しようとする課題】しかしながら、従来の
薄膜トランジスタのように、非晶質シリコンを固相成長
させて多結晶シリコンを得る場合、非晶質シリコンの膜
厚を薄く形成すると結晶粒径が大きくなりにくく、高移
動度が得られなくなるため薄膜トランジスタの特性を向
上させることが困難となってしまう。
薄膜トランジスタのように、非晶質シリコンを固相成長
させて多結晶シリコンを得る場合、非晶質シリコンの膜
厚を薄く形成すると結晶粒径が大きくなりにくく、高移
動度が得られなくなるため薄膜トランジスタの特性を向
上させることが困難となってしまう。
【0007】本発明は、上記問題点に鑑みなされたもの
で、多結晶シリコンの薄膜化、および、結晶粒径の拡大
を図り、低閾値電圧駆動、高速応答を可能ならしめる薄
膜トランジスタの製造方法を提供することを目的とす
る。
で、多結晶シリコンの薄膜化、および、結晶粒径の拡大
を図り、低閾値電圧駆動、高速応答を可能ならしめる薄
膜トランジスタの製造方法を提供することを目的とす
る。
【0008】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、基板上に4000オングストロ−ム以
上の非晶質シリコンを形成し、この非晶質シリコンをア
ニールして多結晶シリコンとし、多結晶シリコンを20
00オングストローム以下に薄膜化し、多結晶シリコン
をパターニングし、この薄膜化されパターニングされた
多結晶シリコンにゲート酸化膜を形成し、このゲート酸
化膜にゲート電極を形成し、前記ゲート酸化膜上に層間
絶縁層を形成し、この層間絶縁層に前記多結晶シリコン
に連通するスルーホールを形成し、このスルーホールに
前記多結晶シリコンに接続されるソース電極およびドレ
イン電極を形成するものである。
タの製造方法は、基板上に4000オングストロ−ム以
上の非晶質シリコンを形成し、この非晶質シリコンをア
ニールして多結晶シリコンとし、多結晶シリコンを20
00オングストローム以下に薄膜化し、多結晶シリコン
をパターニングし、この薄膜化されパターニングされた
多結晶シリコンにゲート酸化膜を形成し、このゲート酸
化膜にゲート電極を形成し、前記ゲート酸化膜上に層間
絶縁層を形成し、この層間絶縁層に前記多結晶シリコン
に連通するスルーホールを形成し、このスルーホールに
前記多結晶シリコンに接続されるソース電極およびドレ
イン電極を形成するものである。
【0009】
【作用】本発明は、基板上に4000オングストロ−ム
以上の非晶質シリコンを形成し、この非晶質シリコンを
アニールして多結晶シリコンとし、多結晶シリコンを2
000オングストローム以下に薄膜化することにより、
非晶質シリコンがアニールによる多結晶化を起こす際
に、非晶質シリコンの膜厚方向の中央から結晶の核を発
生させ、非晶質シリコンの水平方向への結晶方向への結
晶成長を促し、大粒径の多結晶シリコンを得るととも
に、多結晶化した後に2000オングストローム以下に
薄膜化するので、多結晶シリコンの薄膜化および多結晶
シリコンの大粒径化を達成することができる。固相成長
させる非晶質シリコンの膜厚が特に4000オングスト
ロームよりも小さいと結晶粒径が十分に大きくならない
ため、特に4000オングストローム以上とする必要が
ある。また固相成長の際の温度としては550〜650
℃が好適である。このような温度範囲でアニールするこ
とで膜中央部分から結晶核は良好に発生する。
以上の非晶質シリコンを形成し、この非晶質シリコンを
アニールして多結晶シリコンとし、多結晶シリコンを2
000オングストローム以下に薄膜化することにより、
非晶質シリコンがアニールによる多結晶化を起こす際
に、非晶質シリコンの膜厚方向の中央から結晶の核を発
生させ、非晶質シリコンの水平方向への結晶方向への結
晶成長を促し、大粒径の多結晶シリコンを得るととも
に、多結晶化した後に2000オングストローム以下に
薄膜化するので、多結晶シリコンの薄膜化および多結晶
シリコンの大粒径化を達成することができる。固相成長
させる非晶質シリコンの膜厚が特に4000オングスト
ロームよりも小さいと結晶粒径が十分に大きくならない
ため、特に4000オングストローム以上とする必要が
ある。また固相成長の際の温度としては550〜650
℃が好適である。このような温度範囲でアニールするこ
とで膜中央部分から結晶核は良好に発生する。
【0010】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。
明する。
【0011】薄膜トランジスタは、たとえば図1に示す
ように形成されている。
ように形成されている。
【0012】図1に示すように、基板としての石英基板
1上には、島状の多結晶シリコン2が形成され、この多
結晶シリコン2の表面には、酸化シリコンのゲート酸化
膜3が形成され、このゲート酸化膜3には、ゲート電極
4が形成されている。また、ゲート酸化膜3およびゲー
ト電極4上には、層間絶縁層5が形成されている。さら
に、層間絶縁層5には、多結晶シリコン2にまで連通さ
れるスルーホール6が形成され、このスルーホール6に
は、金属性のソース電極7およびドレイン電極8が形成
されている。
1上には、島状の多結晶シリコン2が形成され、この多
結晶シリコン2の表面には、酸化シリコンのゲート酸化
膜3が形成され、このゲート酸化膜3には、ゲート電極
4が形成されている。また、ゲート酸化膜3およびゲー
ト電極4上には、層間絶縁層5が形成されている。さら
に、層間絶縁層5には、多結晶シリコン2にまで連通さ
れるスルーホール6が形成され、このスルーホール6に
は、金属性のソース電極7およびドレイン電極8が形成
されている。
【0013】次に、上記薄膜トランジスタの製造方法
を、図1ないし図8を参照して説明する。
を、図1ないし図8を参照して説明する。
【0014】まず、図2に示すように、石英基板1上に
減圧CVD法で圧力1torr、成膜温度600℃、100
%のシランガスを用いて、厚さ6000オングストロー
ムの非晶質シリコンを形成する。この非晶質シリコンを
窒素雰囲気中600℃でアニールすることにより固相成
長させ、結晶粒径5μm以上の大粒径の多結晶シリコン
2を得る。
減圧CVD法で圧力1torr、成膜温度600℃、100
%のシランガスを用いて、厚さ6000オングストロー
ムの非晶質シリコンを形成する。この非晶質シリコンを
窒素雰囲気中600℃でアニールすることにより固相成
長させ、結晶粒径5μm以上の大粒径の多結晶シリコン
2を得る。
【0015】すなわち、アニールにより、非晶質シリコ
ンの多結晶化が起こるとき、まず、結晶の核が発生し、
この結晶の核が成長することにより粒径が成長する。こ
のとき、結晶の核が多数発生すると、一つ一つの結晶が
大きくなる前に、新しくできた結晶と衝突して粒径が大
きくなることができない。そこで、非晶質シリコンを基
板上に形成して固相成長させる場合、結晶の核の発生を
基板界面からではなく、非晶質シリコンの膜厚方向の真
中付近から発生させ石英基板1に対して水平方向へ促す
ことにより大粒径の多結晶シリコン2が得られる。この
ため、固相成長する非晶質シリコンの膜厚を4000オ
ングストローム以上にする。
ンの多結晶化が起こるとき、まず、結晶の核が発生し、
この結晶の核が成長することにより粒径が成長する。こ
のとき、結晶の核が多数発生すると、一つ一つの結晶が
大きくなる前に、新しくできた結晶と衝突して粒径が大
きくなることができない。そこで、非晶質シリコンを基
板上に形成して固相成長させる場合、結晶の核の発生を
基板界面からではなく、非晶質シリコンの膜厚方向の真
中付近から発生させ石英基板1に対して水平方向へ促す
ことにより大粒径の多結晶シリコン2が得られる。この
ため、固相成長する非晶質シリコンの膜厚を4000オ
ングストローム以上にする。
【0016】次に、多結晶シリコン2の表面を熱酸化処
理し、図3に示すように多結晶シリコン2の表面を酸化
膜2aに変化させる。
理し、図3に示すように多結晶シリコン2の表面を酸化
膜2aに変化させる。
【0017】そして、ウェットエッチングすることによ
りこの酸化膜2aを除去し、図4に示すように多結晶シリ
コン2の膜厚を1500オングストロームの厚さにす
る。
りこの酸化膜2aを除去し、図4に示すように多結晶シリ
コン2の膜厚を1500オングストロームの厚さにす
る。
【0018】さらに、図5に示すように、多結晶シリコ
ン2を所定形状で所定の大きさに島状にパターニングす
る。
ン2を所定形状で所定の大きさに島状にパターニングす
る。
【0019】そして、この多結晶シリコン2の表面に、
図6に示すように、熱酸化によるゲート酸化膜3を形成
し、このゲート酸化膜3上に、ゲート電極4を配設し、
さらに、ソース・ドレイン領域にイオン注入を行なう。
図6に示すように、熱酸化によるゲート酸化膜3を形成
し、このゲート酸化膜3上に、ゲート電極4を配設し、
さらに、ソース・ドレイン領域にイオン注入を行なう。
【0020】また、図7に示すように、石英基板1、多
結晶シリコン2およびゲート酸化膜3上に層間絶縁膜5
を形成し、この層間絶縁膜5の表面から、石英基板1に
連通するスルーホールとしてのコンタクトホール6,6
を2つ形成する。
結晶シリコン2およびゲート酸化膜3上に層間絶縁膜5
を形成し、この層間絶縁膜5の表面から、石英基板1に
連通するスルーホールとしてのコンタクトホール6,6
を2つ形成する。
【0021】そうして、図1に示すように、それぞれの
コンタクトホール6,6に金属配線を形成して、ソース
電極7およびドレイン電極8を形成する。
コンタクトホール6,6に金属配線を形成して、ソース
電極7およびドレイン電極8を形成する。
【0022】なお、最終的な多結晶シリコン2の膜厚は
1000オングストロームで、ゲート酸化膜3の膜厚は
700オングストロームである。
1000オングストロームで、ゲート酸化膜3の膜厚は
700オングストロームである。
【0023】また、固相成長前の非晶質シリコンの膜厚
と、固相成長後の多結晶シリコン2の結晶粒径との関係
は、図8に示すような相関関係を有している。すなわ
ち、固相成長前の非晶質シリコンの膜厚が厚いほど固相
成長後の結晶粒径が大きくなる。したがって、固相成長
する非晶質シリコンの膜厚が、最終の薄膜トランジスタ
の活性層の膜厚より厚くすることによって、高移動度、
高性能の薄膜トランジスタを形成することができる。そ
して、固相成長後の結晶粒径の大きさのばらつきも低減
できる。高性能を得ることができる4μm以上の粒径を
得るには、非晶質シリコンの膜厚を4000オングスト
ローム以上にすればよい。
と、固相成長後の多結晶シリコン2の結晶粒径との関係
は、図8に示すような相関関係を有している。すなわ
ち、固相成長前の非晶質シリコンの膜厚が厚いほど固相
成長後の結晶粒径が大きくなる。したがって、固相成長
する非晶質シリコンの膜厚が、最終の薄膜トランジスタ
の活性層の膜厚より厚くすることによって、高移動度、
高性能の薄膜トランジスタを形成することができる。そ
して、固相成長後の結晶粒径の大きさのばらつきも低減
できる。高性能を得ることができる4μm以上の粒径を
得るには、非晶質シリコンの膜厚を4000オングスト
ローム以上にすればよい。
【0024】さらに、多結晶シリコン膜2を有する薄膜
トランジスタの場合、ゲート酸化膜3は、通常、多結晶
シリコン膜2を熱酸化して形成するために、多結晶シリ
コン膜2の膜厚を500〜2000オングストロームに
薄くすることにより、当初の多結晶シリコン膜2の凹凸
は軽減される作用と表面の浄化を行なえる作用を有して
いる。
トランジスタの場合、ゲート酸化膜3は、通常、多結晶
シリコン膜2を熱酸化して形成するために、多結晶シリ
コン膜2の膜厚を500〜2000オングストロームに
薄くすることにより、当初の多結晶シリコン膜2の凹凸
は軽減される作用と表面の浄化を行なえる作用を有して
いる。
【0025】また、酸化膜2aを除去するためにウェット
エッチングを施しているが、ドライエッチングでエッチ
ングバックしてもよく、さらには、ウェットエッチング
およびドライエッチングの双方を併用してもよい。
エッチングを施しているが、ドライエッチングでエッチ
ングバックしてもよく、さらには、ウェットエッチング
およびドライエッチングの双方を併用してもよい。
【0026】なお、この酸化膜2aを除去するのは、上述
のように多結晶シリコン2をパターニングする前でもよ
く、あるいは、パターニングした後でもよい。
のように多結晶シリコン2をパターニングする前でもよ
く、あるいは、パターニングした後でもよい。
【0027】また、上記実施例により形成した薄膜トラ
ンジスタと、多結晶シリコン膜2を形成する非晶質シリ
コンの膜厚を比較のために1500オングストロ−ムに
して形成した薄膜トランジスタとを、実験により比較す
ると、比較例では、結晶粒径が1.6μmであり、移動
度30cm2 /V・S、閾値電圧6.5Vに対し、上記
実施例の場合は120cm2 /V・S、閾値電圧3.5
Vと著しい向上が得られた。
ンジスタと、多結晶シリコン膜2を形成する非晶質シリ
コンの膜厚を比較のために1500オングストロ−ムに
して形成した薄膜トランジスタとを、実験により比較す
ると、比較例では、結晶粒径が1.6μmであり、移動
度30cm2 /V・S、閾値電圧6.5Vに対し、上記
実施例の場合は120cm2 /V・S、閾値電圧3.5
Vと著しい向上が得られた。
【0028】移動度の向上のみならず、閾値電圧の低下
は、結晶性の向上に加えて、多結晶シリコン膜2の表面
の清浄化の効果も寄与していると考えられる。
は、結晶性の向上に加えて、多結晶シリコン膜2の表面
の清浄化の効果も寄与していると考えられる。
【0029】
【発明の効果】本発明の薄膜トランジスタの製造方法に
よれば、基板上に4000オングストロ−ム以上の非晶
質シリコンを形成し、この非晶質シリコンをアニールし
て多結晶シリコンとし、多結晶シリコンを2000オン
グストローム以下に薄膜化することにより、非晶質シリ
コンがアニールによる多結晶化を起こす際に、非晶質シ
リコンの膜厚方向の中央から結晶の核を発生させ、非晶
質シリコンの水平方向への結晶方向への結晶成長を促
し、大粒径の多結晶シリコンを得るとともに、多結晶化
した後に2000オングストローム以下にするので、多
結晶シリコンの薄膜化、結晶粒径の拡大を図ることがで
き、低閾値電圧駆動、高速応答を達成することができ
る。
よれば、基板上に4000オングストロ−ム以上の非晶
質シリコンを形成し、この非晶質シリコンをアニールし
て多結晶シリコンとし、多結晶シリコンを2000オン
グストローム以下に薄膜化することにより、非晶質シリ
コンがアニールによる多結晶化を起こす際に、非晶質シ
リコンの膜厚方向の中央から結晶の核を発生させ、非晶
質シリコンの水平方向への結晶方向への結晶成長を促
し、大粒径の多結晶シリコンを得るとともに、多結晶化
した後に2000オングストローム以下にするので、多
結晶シリコンの薄膜化、結晶粒径の拡大を図ることがで
き、低閾値電圧駆動、高速応答を達成することができ
る。
【図1】本発明の一実施例の薄膜トランジスタを示す断
面図である。
面図である。
【図2】同上薄膜トランジスタの一製造工程を示す断面
図である。
図である。
【図3】同上薄膜トランジスタの図2に示す製造工程の
次の工程を示す断面図である。
次の工程を示す断面図である。
【図4】同上薄膜トランジスタの図3に示す製造工程の
次の工程を示す断面図である。
次の工程を示す断面図である。
【図5】同上薄膜トランジスタの図4に示す製造工程の
次の工程を示す断面図である。
次の工程を示す断面図である。
【図6】同上薄膜トランジスタの図5に示す製造工程の
次の工程を示す断面図である。
次の工程を示す断面図である。
【図7】同上薄膜トランジスタの図6に示す製造工程の
次の工程を示す断面図である。
次の工程を示す断面図である。
【図8】結晶粒径と固相成長前の非晶質シリコンの膜厚
との関係を示すグラフである。
との関係を示すグラフである。
1 石英基板 2 多結晶シリコン 3 ゲート酸化膜 4 ゲート電極 5 相関絶縁層 6 コンタクトホールとしてのスルーホール 7 ソース電極 8 ドレイン電極
Claims (1)
- 【特許請求の範囲】 【請求項1】 基板上に4000オングストロ−ム以上
の非晶質シリコンを形成し、この非晶質シリコンをアニ
ールして多結晶シリコンとし、多結晶シリコンを200
0オングストローム以下に薄膜化し、多結晶シリコンを
パターニングし、この薄膜化されパターニングされた多
結晶シリコンにゲート酸化膜を形成し、このゲート酸化
膜にゲート電極を形成し、前記ゲート酸化膜上に層間絶
縁層を形成し、この層間絶縁層に前記多結晶シリコンに
連通するスルーホールを形成し、このスルーホールに前
記多結晶シリコンに接続されるソース電極およびドレイ ン電極を形成する ことを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15329191A JPH053212A (ja) | 1991-06-25 | 1991-06-25 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15329191A JPH053212A (ja) | 1991-06-25 | 1991-06-25 | 薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH053212A true JPH053212A (ja) | 1993-01-08 |
Family
ID=15559270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15329191A Pending JPH053212A (ja) | 1991-06-25 | 1991-06-25 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH053212A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9355908B2 (en) | 2012-10-31 | 2016-05-31 | Kabushiki Kaisha Toshiba | Semiconductor pillar transistors having channels with different crystal orientations |
-
1991
- 1991-06-25 JP JP15329191A patent/JPH053212A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9355908B2 (en) | 2012-10-31 | 2016-05-31 | Kabushiki Kaisha Toshiba | Semiconductor pillar transistors having channels with different crystal orientations |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03173480A (ja) | 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法 | |
JPH05243579A (ja) | 半導体装置 | |
JP3494304B2 (ja) | 薄膜半導体装置の製造方法 | |
JP2830705B2 (ja) | 半導体装置の製造方法 | |
US5827772A (en) | Fabrication process for thin film transistor | |
JPH06260644A (ja) | 半導体装置の製造方法 | |
JPH053212A (ja) | 薄膜トランジスタの製造方法 | |
US5874333A (en) | Process for forming a polysilicon layer having improved roughness after POCL3 doping | |
KR20030074108A (ko) | 반도체 장치 및 그 제조 방법 | |
JP3156001B2 (ja) | 半導体装置の製造方法 | |
US5776809A (en) | Method for forming a capacitor | |
JPH03104209A (ja) | 半導体装置の製造方法 | |
JP2630296B2 (ja) | 半導体装置の製造方法 | |
JPH034564A (ja) | 半導体装置の製造方法 | |
JP2001110782A (ja) | 半導体装置の製造方法 | |
JPH0888363A (ja) | 半導体装置及びその製造方法 | |
JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
JP3127866B2 (ja) | 半導体素子の製造方法 | |
JP2000223712A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH04328872A (ja) | 多結晶薄膜トランジスタの製造方法及び多結晶薄膜トランジスタ | |
JP2689865B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH06132292A (ja) | 半導体装置及びその製造方法 | |
JPH03108319A (ja) | 半導体装置の製造方法 | |
JPH08255880A (ja) | キャパシタの製造方法 |