JPH05316391A - 波形等化装置 - Google Patents
波形等化装置Info
- Publication number
- JPH05316391A JPH05316391A JP4121679A JP12167992A JPH05316391A JP H05316391 A JPH05316391 A JP H05316391A JP 4121679 A JP4121679 A JP 4121679A JP 12167992 A JP12167992 A JP 12167992A JP H05316391 A JPH05316391 A JP H05316391A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- signal
- input
- waveform equalization
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 本発明は、サンプル値伝送されたテレビジョ
ン信号に重畳されたＶＩＴＳ信号を用いて波形等化を行
う波形等化装置に関するもので、波形等化後の残留誤差
量を出来る限り低減し、併せて波形等化時の安定性を向
上させる事の出来る波形等化装置を提供するものであ
る。 【構成】 波形等化回路３の入力を入力テレビジョン信
号とＶＩＴＳ信号保持回路１の出力信号とに切り替える
切替回路２と、波形等化回路３の入力信号、出力信号を
取り込むメモリ４と、メモリ４の信号を取り込み波形等
化演算が可能なようにＶＩＴＳ信号の同期加算、ＤＣオ
フセット除去処理、波形等化演算を行いかつ波形等化回
路３と等価なデジタルフィルタを有するＣＰＵ５とから
構成される。
ン信号に重畳されたＶＩＴＳ信号を用いて波形等化を行
う波形等化装置に関するもので、波形等化後の残留誤差
量を出来る限り低減し、併せて波形等化時の安定性を向
上させる事の出来る波形等化装置を提供するものであ
る。 【構成】 波形等化回路３の入力を入力テレビジョン信
号とＶＩＴＳ信号保持回路１の出力信号とに切り替える
切替回路２と、波形等化回路３の入力信号、出力信号を
取り込むメモリ４と、メモリ４の信号を取り込み波形等
化演算が可能なようにＶＩＴＳ信号の同期加算、ＤＣオ
フセット除去処理、波形等化演算を行いかつ波形等化回
路３と等価なデジタルフィルタを有するＣＰＵ５とから
構成される。
Description
【０００１】
【産業上の利用分野】本発明は、サンプル値伝送された
テレビジョン信号に重畳されたＶＩＴＳ信号を用いて波
形等化を行う波形等化装置に関するものである。
テレビジョン信号に重畳されたＶＩＴＳ信号を用いて波
形等化を行う波形等化装置に関するものである。
【０００２】
【従来の技術】ハイビジョン伝送方式として開発された
ＭＵＳＥ方式（Multiple Sub-nyquistSampling Encodin
g）はサンプル値伝送であり、１６．２ＭＨｚでサンプ
リングされたアナログサンプル値として伝送される。送
出系から受信系までを含む伝送系全体の特性がナイキス
トの無歪伝送条件を満たしていれば、受信側で正しくリ
サンプリングする事によってデータを歪なく再生する事
が出来る。しかし、伝送路特性がこのナイキストの無歪
伝送条件からズレた場合には、正しいタイミングでリサ
ンプリングを行ったとしても正しくデータを再生する事
が出来ない。このため、受信側で伝送路特性を補正して
ナイキストの無歪伝送条件を満足するように波形等化を
行う事が必要となってくる。この波形等化を行うため
に、すでにいくつかの波形等化装置が開発されている。
この方式には大きく分けて伝送レートと等しいサンプリ
ングレートで波形等化するものと２倍のサンプリングレ
ートで動作する波形等化装置とがある。
ＭＵＳＥ方式（Multiple Sub-nyquistSampling Encodin
g）はサンプル値伝送であり、１６．２ＭＨｚでサンプ
リングされたアナログサンプル値として伝送される。送
出系から受信系までを含む伝送系全体の特性がナイキス
トの無歪伝送条件を満たしていれば、受信側で正しくリ
サンプリングする事によってデータを歪なく再生する事
が出来る。しかし、伝送路特性がこのナイキストの無歪
伝送条件からズレた場合には、正しいタイミングでリサ
ンプリングを行ったとしても正しくデータを再生する事
が出来ない。このため、受信側で伝送路特性を補正して
ナイキストの無歪伝送条件を満足するように波形等化を
行う事が必要となってくる。この波形等化を行うため
に、すでにいくつかの波形等化装置が開発されている。
この方式には大きく分けて伝送レートと等しいサンプリ
ングレートで波形等化するものと２倍のサンプリングレ
ートで動作する波形等化装置とがある。
【０００３】前者には、例えば電子情報通信学会春季全
国大会、Ｂ−５８４、中村他：『ハイビジョン受信機用
波形等化器』（１９８９年）がある。また、後者には、
テレビジョン学会全国大会１６−５岩館他：『ＭＵＳＥ
デコーダ内蔵型波形等化器』（１９８８年）、さらに
は、「アイ・イー・イー・イー・トランザクションズ」
（IEEE Transactions on Consumer Electronics, Vol.3
6, No.3, AUGUST 1990Noboru Kojima,et al.;『A WAVEF
ORM EQUALIZERFOR THE MUSE TRANSMISSION SYSTEM』）
がある。
国大会、Ｂ−５８４、中村他：『ハイビジョン受信機用
波形等化器』（１９８９年）がある。また、後者には、
テレビジョン学会全国大会１６−５岩館他：『ＭＵＳＥ
デコーダ内蔵型波形等化器』（１９８８年）、さらに
は、「アイ・イー・イー・イー・トランザクションズ」
（IEEE Transactions on Consumer Electronics, Vol.3
6, No.3, AUGUST 1990Noboru Kojima,et al.;『A WAVEF
ORM EQUALIZERFOR THE MUSE TRANSMISSION SYSTEM』）
がある。
【０００４】前者は伝送レートに等しい１６ＭＨｚ動作
のトランスバーサルフィルタを用いて、１６ＭＨｚでリ
サンプリングしたデータを用いて波形等化を行う。サン
プル値伝送でナイキストの無歪伝送条件を満たしていれ
ば受信されたＶＩＴＳ信号はセンター値以外全て０とな
る。これが無歪条件から少しでもズレればセンター以外
の位置で一定の信号が検出される。
のトランスバーサルフィルタを用いて、１６ＭＨｚでリ
サンプリングしたデータを用いて波形等化を行う。サン
プル値伝送でナイキストの無歪伝送条件を満たしていれ
ば受信されたＶＩＴＳ信号はセンター値以外全て０とな
る。これが無歪条件から少しでもズレればセンター以外
の位置で一定の信号が検出される。
【０００５】これがすなわち波形歪そのものである。こ
の様子を図２に示す。図２（ａ）は理想ＶＩＴＳ信号波
形であり、”○”印は１６ＭＨｚでのリサンプリング位
相、”×”印は３２ＭＨｚ１クロックオフセットしたリ
サンプリング位相を表している。図２（ｂ）は正しい位
相でリサンプリングした場合の再生データ、図２（ｃ）
はΔτだけリサンプリング位相がズレた場合の再生デー
タである。これをＭＳＥ（Ｍｅａｎ Ｓｑｕａｒｅ Ｅ
ｒｒｏｒ）法やＺＦ（Ｚｅｒｏ Ｆｏｒｃｉｎｇ）法等
の一定のアルゴリズムにより時間軸上で演算を行い、タ
ップ係数を逐次修正して最終的に最適なタップ係数を求
め、センター以外の値が０になるようにトランスバーサ
ルフィルタの係数を制御するものである。トランスバー
サルフィルタの出力信号を｛Ｙｋ｝、基準信号を｛Ｒ
ｋ｝、トランスバーサルフィルタの出力信号と基準信号
との差分信号を｛Ｅｋ｝、タップ総数をＭ＋Ｎ＋１とす
れば、トランスバーサルフィルタのｎ回目のタップ係数
｛Ｃｉ｝(n)はＭＳＥ法では、以下（数１）、ＺＦ法で
は（数２）に基づいて修正される。ただし、α、βは修
正量を決めるための係数である。ここで｛Ｅｋ｝は残留
誤差である。
の様子を図２に示す。図２（ａ）は理想ＶＩＴＳ信号波
形であり、”○”印は１６ＭＨｚでのリサンプリング位
相、”×”印は３２ＭＨｚ１クロックオフセットしたリ
サンプリング位相を表している。図２（ｂ）は正しい位
相でリサンプリングした場合の再生データ、図２（ｃ）
はΔτだけリサンプリング位相がズレた場合の再生デー
タである。これをＭＳＥ（Ｍｅａｎ Ｓｑｕａｒｅ Ｅ
ｒｒｏｒ）法やＺＦ（Ｚｅｒｏ Ｆｏｒｃｉｎｇ）法等
の一定のアルゴリズムにより時間軸上で演算を行い、タ
ップ係数を逐次修正して最終的に最適なタップ係数を求
め、センター以外の値が０になるようにトランスバーサ
ルフィルタの係数を制御するものである。トランスバー
サルフィルタの出力信号を｛Ｙｋ｝、基準信号を｛Ｒ
ｋ｝、トランスバーサルフィルタの出力信号と基準信号
との差分信号を｛Ｅｋ｝、タップ総数をＭ＋Ｎ＋１とす
れば、トランスバーサルフィルタのｎ回目のタップ係数
｛Ｃｉ｝(n)はＭＳＥ法では、以下（数１）、ＺＦ法で
は（数２）に基づいて修正される。ただし、α、βは修
正量を決めるための係数である。ここで｛Ｅｋ｝は残留
誤差である。
【０００６】
【数１】
【０００７】
【数２】
【０００８】一方、伝送レートの２倍の３２ＭＨｚでサ
ンプリングする方式では３２ＭＨｚで動作するトランス
バーサルフィルタを用い、３２ＭＨｚレートに補間した
理想ＶＩＴＳ信号との誤差が最小になるようにトランス
バーサルフィルタの制御を行う。
ンプリングする方式では３２ＭＨｚで動作するトランス
バーサルフィルタを用い、３２ＭＨｚレートに補間した
理想ＶＩＴＳ信号との誤差が最小になるようにトランス
バーサルフィルタの制御を行う。
【０００９】以下図面を参照しながら従来の波形等化器
の動作を説明する。図４は従来の波形等化装置の一例で
ある。図４において、１０はＡ／Ｄ変換器、１１はトラ
ンスバーサルフィルタ、５はＣＰＵ、１３は波形メモリ
である。
の動作を説明する。図４は従来の波形等化装置の一例で
ある。図４において、１０はＡ／Ｄ変換器、１１はトラ
ンスバーサルフィルタ、５はＣＰＵ、１３は波形メモリ
である。
【００１０】入力されたＭＵＳＥ信号は、Ａ／Ｄ変換器
１０により１６．２ＭＨｚでサンプリングされる。この
ＭＵＳＥ信号の各フレームの１、２ラインの２１６〜３
１６サンプルに挿入されているＶＩＴＳ信号を波形メモ
リ１３に取り込む。このＶＩＴＳ信号より波形歪を検出
し、以下（数２）のＺＦアルゴリズムに基づいてＣＰＵ
５でトランスバーサルフィルタ１１のタップ係数が計算
され、修正される。そして、この残留波形歪があらかじ
め設定した値より十分小さくなるまで演算を繰り返す。
この残留波形歪は、アルゴリズムの演算式においては残
留誤差として扱われる。
１０により１６．２ＭＨｚでサンプリングされる。この
ＭＵＳＥ信号の各フレームの１、２ラインの２１６〜３
１６サンプルに挿入されているＶＩＴＳ信号を波形メモ
リ１３に取り込む。このＶＩＴＳ信号より波形歪を検出
し、以下（数２）のＺＦアルゴリズムに基づいてＣＰＵ
５でトランスバーサルフィルタ１１のタップ係数が計算
され、修正される。そして、この残留波形歪があらかじ
め設定した値より十分小さくなるまで演算を繰り返す。
この残留波形歪は、アルゴリズムの演算式においては残
留誤差として扱われる。
【００１１】残留誤差｛Ｅｋ｝が検出されれば、（数
２）に基づいて｛Ｃｉ｝が更新される。したがって、
｛Ｅｋ｝の検出精度をいかに高めるかが波形等化性能を
大きく左右する。このために、ＶＩＴＳ信号を十分な回
数同期加算してＳ／Ｎを改善する事が必要となる。これ
ら一連の処理のフローチャートを図５に示す。
２）に基づいて｛Ｃｉ｝が更新される。したがって、
｛Ｅｋ｝の検出精度をいかに高めるかが波形等化性能を
大きく左右する。このために、ＶＩＴＳ信号を十分な回
数同期加算してＳ／Ｎを改善する事が必要となる。これ
ら一連の処理のフローチャートを図５に示す。
【００１２】一般に入力テレビジョン信号のＳ／Ｎが低
い場合には、同期加算回数が不十分だと残留誤差が十分
低減しないうちに、ノイズ信号レベル以下となってしま
う。こうなると残留誤差とノイズとの判別が不可能とな
り、結果としてこのレベルが波形等化限界となる。従っ
て、残留誤差量をさらに低減させるためには、上記の理
由より、十分同期加算を行ってＳ／Ｎを改善しておかな
ければならない。ところが、当然の事ながらこの同期加
算の回数に比例して処理時間が増加し、結果として波形
等化時間が長くなる。さらに、毎回タップ係数の修正を
行う度に、テレビジョン信号をＣＰＵに取り込み直して
いるために、発散等システムを不安定にさせる要因の影
響を受ける可能性が増大してくる。
い場合には、同期加算回数が不十分だと残留誤差が十分
低減しないうちに、ノイズ信号レベル以下となってしま
う。こうなると残留誤差とノイズとの判別が不可能とな
り、結果としてこのレベルが波形等化限界となる。従っ
て、残留誤差量をさらに低減させるためには、上記の理
由より、十分同期加算を行ってＳ／Ｎを改善しておかな
ければならない。ところが、当然の事ながらこの同期加
算の回数に比例して処理時間が増加し、結果として波形
等化時間が長くなる。さらに、毎回タップ係数の修正を
行う度に、テレビジョン信号をＣＰＵに取り込み直して
いるために、発散等システムを不安定にさせる要因の影
響を受ける可能性が増大してくる。
【００１３】時間軸上で逐次修正により最適なタップ係
数を求める場合には、一定の手順に従ってはいるもの
の、ノイズの影響やその他の外乱によりタップ係数は振
動して、タップ係数の組み合わせによっては最悪トラン
スバーサルフィルタ１１が発散してしまう。
数を求める場合には、一定の手順に従ってはいるもの
の、ノイズの影響やその他の外乱によりタップ係数は振
動して、タップ係数の組み合わせによっては最悪トラン
スバーサルフィルタ１１が発散してしまう。
【００１４】これに対し、発明者らは先に特願平２−３
００３２０号において、波形等化手段の入・出力波形メ
モリとは別に、同期加算、ＤＣオフセット除去処理を行
ったＶＩＴＳ信号を保持させ、波形等化演算に用いるた
めの別なメモリを付加する事により、除去時間、安定性
の問題を格段に改善する事が可能である事を示した。こ
の発明の詳細は省略するとして、要点についてのみ説明
する。
００３２０号において、波形等化手段の入・出力波形メ
モリとは別に、同期加算、ＤＣオフセット除去処理を行
ったＶＩＴＳ信号を保持させ、波形等化演算に用いるた
めの別なメモリを付加する事により、除去時間、安定性
の問題を格段に改善する事が可能である事を示した。こ
の発明の詳細は省略するとして、要点についてのみ説明
する。
【００１５】まず、同期加算、ＤＣオフセット除去処理
を行ったＶＩＴＳ信号をメモリに記憶する。ここで波形
等化手段への入力信号を入力テレビジョン信号からこの
メモリの出力信号に切り替える。以後、波形等化手段に
は、このメモリから読み出されたＶＩＴＳ信号が繰り返
し入力される。ＣＰＵはＶＩＴＳ信号より波形歪を検出
し、波形歪を低減するように波形等化手段を制御する。
そして、十分残留歪が小さくなった時点で波形等化手段
に入力テレビジョン信号を入力する。こうして波形歪の
低減されたテレビジョン信号が波形等化手段より出力さ
れる。
を行ったＶＩＴＳ信号をメモリに記憶する。ここで波形
等化手段への入力信号を入力テレビジョン信号からこの
メモリの出力信号に切り替える。以後、波形等化手段に
は、このメモリから読み出されたＶＩＴＳ信号が繰り返
し入力される。ＣＰＵはＶＩＴＳ信号より波形歪を検出
し、波形歪を低減するように波形等化手段を制御する。
そして、十分残留歪が小さくなった時点で波形等化手段
に入力テレビジョン信号を入力する。こうして波形歪の
低減されたテレビジョン信号が波形等化手段より出力さ
れる。
【００１６】この場合に入力テレビジョン信号に替えて
ＲＡＭに記憶したＶＩＴＳ信号を用いる利点は、フレー
ム間隔でしか伝送されないＶＩＴＳの取り込みに起因す
る待ち時間を解消し、かつメモリに記憶する事により以
後ノイズ等の外乱を全く受けない事である。こうする事
により、特に波形等化開始時に最重要な収束時間の短縮
を実現する事が出来る。しかし、一般的には入力テレビ
ジョン信号の状態は変動しており、少なくともこの変動
には追従するように波形等化を継続して行う必要があ
る。この変動が微少である場合には時間をかけて波形等
化を行えばよい。
ＲＡＭに記憶したＶＩＴＳ信号を用いる利点は、フレー
ム間隔でしか伝送されないＶＩＴＳの取り込みに起因す
る待ち時間を解消し、かつメモリに記憶する事により以
後ノイズ等の外乱を全く受けない事である。こうする事
により、特に波形等化開始時に最重要な収束時間の短縮
を実現する事が出来る。しかし、一般的には入力テレビ
ジョン信号の状態は変動しており、少なくともこの変動
には追従するように波形等化を継続して行う必要があ
る。この変動が微少である場合には時間をかけて波形等
化を行えばよい。
【００１７】しかし、変動が比較的大きい場合には、こ
の構成では従来の波形等化器と同様となり収束までの時
間が長くかかってしまう。
の構成では従来の波形等化器と同様となり収束までの時
間が長くかかってしまう。
【００１８】
【発明が解決しようとする課題】従来の同期加算、ＤＣ
オフセット除去処理後のＶＩＴＳ信号を記憶しておくメ
モリを付加した波形等化装置の構成では、メモリに記憶
したＶＩＴＳ信号を用いて波形等化演算を終了した後、
入力テレビジョン信号が比較的大きく変動した場合に
は、メモリを持たない波形等化器と同様収束時間が長く
なり、結果として追従性が低下する。
オフセット除去処理後のＶＩＴＳ信号を記憶しておくメ
モリを付加した波形等化装置の構成では、メモリに記憶
したＶＩＴＳ信号を用いて波形等化演算を終了した後、
入力テレビジョン信号が比較的大きく変動した場合に
は、メモリを持たない波形等化器と同様収束時間が長く
なり、結果として追従性が低下する。
【００１９】本発明は上記問題に鑑み、メモリに記憶し
たＶＩＴＳ信号を用いて波形等化を行った後、入力テレ
ビジョン信号を用いて波形等化を継続している時に入力
テレビジョン信号が比較的大きく変化してもメモリに記
憶したＶＩＴＳ信号を用いて波形等化したのと等化に除
去時間を短く、併せて波形等化時の安定性を向上させる
事の出来る波形等化装置を提供するものである。
たＶＩＴＳ信号を用いて波形等化を行った後、入力テレ
ビジョン信号を用いて波形等化を継続している時に入力
テレビジョン信号が比較的大きく変化してもメモリに記
憶したＶＩＴＳ信号を用いて波形等化したのと等化に除
去時間を短く、併せて波形等化時の安定性を向上させる
事の出来る波形等化装置を提供するものである。
【００２０】
【課題を解決するための手段】この目的を達成するため
に本発明は、波形等化を行う手段と、前記波形等化手段
の入力を入力テレビジョン信号とＲＡＭの出力信号とに
切り替える手段と、前記波形等化手段の入力信号、出力
信号を取り込む入出力波形メモリと、前記入出力波形メ
モリの信号を取り込み波形等化演算が可能なようにＶＩ
ＴＳ信号の同期加算、ＤＣオフセット除去処理と波形等
化演算とを併せて行うＣＰＵとを有してなり、前記ＲＡ
Ｍに前記ＣＰＵから同期加算、ＤＣオフセット除去処理
を施した信号を送出した後、前記切り替え手段でこの信
号を前記波形等化手段に入力して波形等化演算を行い、
波形等化演算後に前記入力テレビジョン信号を波形等化
手段に入力するよう切り替えて、以後前記入力テレビジ
ョン信号を用いて波形等化演算を続け、前記入力テレビ
ジョン信号変化時には前記ＲＡＭの信号を用いて前記Ｃ
ＰＵ内にプログラムした波形等化装置と等価なデジタル
フィルタを使用して波形等化演算を行うようにした構成
したものである。
に本発明は、波形等化を行う手段と、前記波形等化手段
の入力を入力テレビジョン信号とＲＡＭの出力信号とに
切り替える手段と、前記波形等化手段の入力信号、出力
信号を取り込む入出力波形メモリと、前記入出力波形メ
モリの信号を取り込み波形等化演算が可能なようにＶＩ
ＴＳ信号の同期加算、ＤＣオフセット除去処理と波形等
化演算とを併せて行うＣＰＵとを有してなり、前記ＲＡ
Ｍに前記ＣＰＵから同期加算、ＤＣオフセット除去処理
を施した信号を送出した後、前記切り替え手段でこの信
号を前記波形等化手段に入力して波形等化演算を行い、
波形等化演算後に前記入力テレビジョン信号を波形等化
手段に入力するよう切り替えて、以後前記入力テレビジ
ョン信号を用いて波形等化演算を続け、前記入力テレビ
ジョン信号変化時には前記ＲＡＭの信号を用いて前記Ｃ
ＰＵ内にプログラムした波形等化装置と等価なデジタル
フィルタを使用して波形等化演算を行うようにした構成
したものである。
【００２１】
【作用】本発明は、上記した構成によって一度同期加
算、ＤＣオフセット除去処理した後はこの信号をＲＡＭ
で繰り返し読み出して波形等化演算を行う。これによ
り、タップ係数の逐次修正毎に信号を取り込む事なく処
理時間を大きく低減し、かつ一回の同期加算回数を十分
とる事によりＳ／Ｎを改善し、入力信号の外乱による変
動に影響されないようにする。さらに一度収束した後に
入力されたテレビジョン信号を用いて波形等化を行って
いる時に比較的大きな入力テレビジョン信号の変化があ
っても、ＲＡＭの信号を使用してＣＰＵ内にプログラム
された波形等化装置と等化なデジタルフィルタで波形等
化演算を行う事により変動に追従した波形等化が可能と
なる。
算、ＤＣオフセット除去処理した後はこの信号をＲＡＭ
で繰り返し読み出して波形等化演算を行う。これによ
り、タップ係数の逐次修正毎に信号を取り込む事なく処
理時間を大きく低減し、かつ一回の同期加算回数を十分
とる事によりＳ／Ｎを改善し、入力信号の外乱による変
動に影響されないようにする。さらに一度収束した後に
入力されたテレビジョン信号を用いて波形等化を行って
いる時に比較的大きな入力テレビジョン信号の変化があ
っても、ＲＡＭの信号を使用してＣＰＵ内にプログラム
された波形等化装置と等化なデジタルフィルタで波形等
化演算を行う事により変動に追従した波形等化が可能と
なる。
【００２２】
【実施例】以下本発明の一実施例の波形等化装置につい
て図面を参照しながら説明する。図１は本発明の一実施
例における波形等化装置の回路構成の概略ブロック図で
ある。
て図面を参照しながら説明する。図１は本発明の一実施
例における波形等化装置の回路構成の概略ブロック図で
ある。
【００２３】図１において、１はＲＡＭを有するＶＩＴ
Ｓ信号保持回路、２は切り替え回路、３は波形等化回
路、４はメモリ、５はＣＰＵである。以上のように構成
された波形等化装置について、以下その動作を説明す
る。
Ｓ信号保持回路、２は切り替え回路、３は波形等化回
路、４はメモリ、５はＣＰＵである。以上のように構成
された波形等化装置について、以下その動作を説明す
る。
【００２４】波形等化前に切替回路２はａ側が選択され
ており、波形等化回路３には入力テレビジョン信号が入
力される。波形等化回路３の入出力は波形メモリ４を介
してＣＰＵ５に取り込まれる。ＣＰＵ５は繰り返し入力
テレビジョン信号を取り込み十分同期加算を行ってＳ／
Ｎを改善する。この後ＤＣオフセット除去を行い、ＣＰ
Ｕ５からＶＩＴＳ信号保持回路１に転送する。これ以後
切り替え回路２はｂ側を選択し、ＶＩＴＳ信号保持回路
１の出力信号を繰り返し読み出す。このＶＩＴＳ信号保
持回路１の信号を最初に入力テレビジョン信号を取り込
んでいた時と同様にＣＰＵ５に取り込む。
ており、波形等化回路３には入力テレビジョン信号が入
力される。波形等化回路３の入出力は波形メモリ４を介
してＣＰＵ５に取り込まれる。ＣＰＵ５は繰り返し入力
テレビジョン信号を取り込み十分同期加算を行ってＳ／
Ｎを改善する。この後ＤＣオフセット除去を行い、ＣＰ
Ｕ５からＶＩＴＳ信号保持回路１に転送する。これ以後
切り替え回路２はｂ側を選択し、ＶＩＴＳ信号保持回路
１の出力信号を繰り返し読み出す。このＶＩＴＳ信号保
持回路１の信号を最初に入力テレビジョン信号を取り込
んでいた時と同様にＣＰＵ５に取り込む。
【００２５】ＣＰＵ５ではあらかじめ内部に持っている
基準信号との差分を行い、（数１）、（数２）で示す演
算を行って波形等化回路３を制御する。この時の処理の
フローチャートを図３に示す。ここで、同期加算をＮフ
レーム、修正回数をＭ回、残留誤差検出＋波形等化演算
＋タップ係数修正でＬフレーム要するとすれば、全て処
理を行った場合に従来方式と本発明の構成とを比較した
場合、処理時間比αは以下（数３）の通りである。
基準信号との差分を行い、（数１）、（数２）で示す演
算を行って波形等化回路３を制御する。この時の処理の
フローチャートを図３に示す。ここで、同期加算をＮフ
レーム、修正回数をＭ回、残留誤差検出＋波形等化演算
＋タップ係数修正でＬフレーム要するとすれば、全て処
理を行った場合に従来方式と本発明の構成とを比較した
場合、処理時間比αは以下（数３）の通りである。
【００２６】
【数３】
【００２７】ここで、一般的な値として同期加算を６４
フレーム、修正回数を２０回、残留誤差検出＋波形等化
演算＋タップ係数修正を１フィールドとした場合を考え
てみると、αは１／１７となり、大幅に短縮される事が
分かる。
フレーム、修正回数を２０回、残留誤差検出＋波形等化
演算＋タップ係数修正を１フィールドとした場合を考え
てみると、αは１／１７となり、大幅に短縮される事が
分かる。
【００２８】十分残留誤差が低減されたと判断した時点
で、切り替え回路２は再びａ側を選択する。こうして入
力テレビジョン信号は、波形等化回路３に入力されて波
形等化されて出力される。ところが入力テレビジョン信
号は時間的に変動する。この変動は、例えば降雨減衰に
よるＳ／Ｎの変動とか伝送路特性の変化とかがある。こ
の変動が時間的にゆっくりしたもので、かつ変動量が小
さい場合には、入力テレビジョン信号を用いて従来の波
形等化処理をおこなう。しかし、変動が早く、また変動
量が比較的大きい場合には従来例の問題点である収束時
間が長くなってしまい、波形等化回路３の出力には十分
に波形等化されない信号が出力されてる。
で、切り替え回路２は再びａ側を選択する。こうして入
力テレビジョン信号は、波形等化回路３に入力されて波
形等化されて出力される。ところが入力テレビジョン信
号は時間的に変動する。この変動は、例えば降雨減衰に
よるＳ／Ｎの変動とか伝送路特性の変化とかがある。こ
の変動が時間的にゆっくりしたもので、かつ変動量が小
さい場合には、入力テレビジョン信号を用いて従来の波
形等化処理をおこなう。しかし、変動が早く、また変動
量が比較的大きい場合には従来例の問題点である収束時
間が長くなってしまい、波形等化回路３の出力には十分
に波形等化されない信号が出力されてる。
【００２９】本実施例ではＣＰＵ５内に波形等化回路と
等化なデジタルフィルタを構成しているので，ＶＩＴＳ
信号保持回路の信号をＣＰＵ５に取り込んでフローチャ
ート図３に示す波形等化処理をおこなう。この処理中は
波形等化回路３のタップ係数は修正しない。従って波形
等化回路３の出力は影響されずに、ＣＰＵ５内のデジタ
ルフィルタを用いた波形等化処理後に再び制御される。
こうしてＶＩＴＳ保持回路を使用した収束時間を低減さ
せた波形等化が可能となり、入力テレビジョン信号の変
動にも早く追従出来る。
等化なデジタルフィルタを構成しているので，ＶＩＴＳ
信号保持回路の信号をＣＰＵ５に取り込んでフローチャ
ート図３に示す波形等化処理をおこなう。この処理中は
波形等化回路３のタップ係数は修正しない。従って波形
等化回路３の出力は影響されずに、ＣＰＵ５内のデジタ
ルフィルタを用いた波形等化処理後に再び制御される。
こうしてＶＩＴＳ保持回路を使用した収束時間を低減さ
せた波形等化が可能となり、入力テレビジョン信号の変
動にも早く追従出来る。
【００３０】
【発明の効果】以上のように本発明によれば、一度同期
加算、ＤＣオフセット除去処理をした後は、この信号を
入力テレビジョン信号と切り替えて用いる事により処理
時間を大幅に短縮し、かつ波形等化時の安定性を向上さ
せる事が出来る。かつ、ＣＰＵ内に構成した波形等化回
路と等価なデジタルフィルタを使用する事により、収束
後の入力テレビジョン信号の変動にも収束時間を犠牲に
する事なく、変動に追従出来る。
加算、ＤＣオフセット除去処理をした後は、この信号を
入力テレビジョン信号と切り替えて用いる事により処理
時間を大幅に短縮し、かつ波形等化時の安定性を向上さ
せる事が出来る。かつ、ＣＰＵ内に構成した波形等化回
路と等価なデジタルフィルタを使用する事により、収束
後の入力テレビジョン信号の変動にも収束時間を犠牲に
する事なく、変動に追従出来る。
【図１】本発明の一実施例における波形等化装置の概略
ブロック図
ブロック図
【図２】（ａ）は理想ＶＩＴＳ信号のリサンプリングの
様子を示した信号波形図 （ｂ）は正しいリサンプリング位相の場合の再生ＶＩＴ
Ｓ信号波形図 （ｃ）はズレたリサンプリング位相の場合の再生ＶＩＴ
Ｓ信号波形図
様子を示した信号波形図 （ｂ）は正しいリサンプリング位相の場合の再生ＶＩＴ
Ｓ信号波形図 （ｃ）はズレたリサンプリング位相の場合の再生ＶＩＴ
Ｓ信号波形図
【図３】本実施例のゴースト除去処理のフローチャート
【図４】従来例の波形等化装置のブロック図
【図５】従来例のゴースト除去処理のフローチャート
１ ＶＩＴＳ信号保持回路 ２ 切り替え回路 ３ 波形等化回路 ４ メモリ ５ ＣＰＵ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 隆 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (1)
- 【請求項１】サンプル値伝送されたテレビジョン信号に
重畳されたＶＩＴＳ信号を用いて波形等化を行う波形等
化装置であって、波形等化を行う手段と、前記波形等化
手段の入力を入力テレビジョン信号とＲＡＭの出力信号
とに切り替える手段と、前記波形等化手段の入力信号、
出力信号を取り込む入出力波形メモリと、前記入出力波
形メモリの信号を取り込み波形等化演算が可能なように
ＶＩＴＳ信号の同期加算、ＤＣオフセット除去処理と波
形等化演算とを併せて行うＣＰＵとを有してなり、前記
ＲＡＭに前記ＣＰＵから同期加算、ＤＣオフセット除去
処理を施した信号を送出した後、前記切り替え手段でこ
の信号を前記波形等化手段に入力して波形等化演算を行
い、波形等化演算後に前記入力テレビジョン信号を波形
等化手段に入力するよう切り替えて、以後前記入力テレ
ビジョン信号を用いて波形等化演算を続け、前記入力テ
レビジョン信号変化時には前記ＲＡＭの信号を用いて前
記ＣＰＵ内にプログラムした波形等化装置と等価なデジ
タルフィルタを使用して波形等化演算を行うようにした
事を特徴とする波形等化装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4121679A JPH05316391A (ja) | 1992-05-14 | 1992-05-14 | 波形等化装置 |
| US08/059,266 US5353069A (en) | 1992-05-14 | 1993-05-11 | Transmitted television signal waveform equalizing system |
| EP19930303627 EP0570190A3 (en) | 1992-05-14 | 1993-05-11 | Waveform equalizing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4121679A JPH05316391A (ja) | 1992-05-14 | 1992-05-14 | 波形等化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05316391A true JPH05316391A (ja) | 1993-11-26 |
Family
ID=14817198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4121679A Pending JPH05316391A (ja) | 1992-05-14 | 1992-05-14 | 波形等化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05316391A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003503961A (ja) * | 1999-07-02 | 2003-01-28 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Ｄｃオフセット補償を伴う等化 |
-
1992
- 1992-05-14 JP JP4121679A patent/JPH05316391A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003503961A (ja) * | 1999-07-02 | 2003-01-28 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Ｄｃオフセット補償を伴う等化 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03141742A (ja) | 遅延等化及び応動タイムパルス再生機能を有するデータ受信装置 | |
| JP2843690B2 (ja) | 波形等化回路 | |
| US7720139B2 (en) | Equaliser circuit | |
| JPH05316391A (ja) | 波形等化装置 | |
| JP2568765B2 (ja) | 波形等化装置 | |
| JPH06164982A (ja) | 波形等化装置 | |
| US5353069A (en) | Transmitted television signal waveform equalizing system | |
| JPH0530383A (ja) | 波形等化装置 | |
| JP2579090B2 (ja) | ハイビジョン受像機 | |
| JPH09282808A (ja) | データ処理装置およびデータ処理方法 | |
| JPH05316475A (ja) | ハイビジョン受像機 | |
| KR0134482B1 (ko) | 인터리브된 계수 갱신을 이용한 적응등화기 | |
| JPH05145793A (ja) | ハイビジヨン受像機 | |
| JP3321836B2 (ja) | 波形等化装置 | |
| JPH0530382A (ja) | 波形等化装置 | |
| JPH04172068A (ja) | 波形等化装置 | |
| JPH0888783A (ja) | 波形等化器の制御方法 | |
| JPH06315101A (ja) | 波形等化装置 | |
| JPH0446469A (ja) | ゴースト除去装置 | |
| JPH05344379A (ja) | 波形等化器 | |
| JPH0530388A (ja) | 波形等化装置 | |
| JPH05211420A (ja) | 自動等化装置 | |
| JPH0670197A (ja) | 波形等化器 | |
| JPH06315102A (ja) | 波形等化装置 | |
| JPH04322569A (ja) | 波形等化回路 |