JPH05145793A - ハイビジヨン受像機 - Google Patents
ハイビジヨン受像機Info
- Publication number
- JPH05145793A JPH05145793A JP3304402A JP30440291A JPH05145793A JP H05145793 A JPH05145793 A JP H05145793A JP 3304402 A JP3304402 A JP 3304402A JP 30440291 A JP30440291 A JP 30440291A JP H05145793 A JPH05145793 A JP H05145793A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- vits
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、サンプル値伝送されたテレビジョ
ン信号に重畳されたＶＩＴＳ信号を用いて波形等化を行
う波形等化装置に関するもので、リサンプリング位相補
正の処理時間を短縮し、かつ波形等化と併せて行う事に
より１６ＭＨｚでの波形等化の性能を向上させることを
目的とする。 【構成】 位相比較回路２、Ｄ／Ａ変換回路４、ループ
フィルタ５および電圧制御発振回路６とから構成された
位相同期ループ中の位相誤差電圧に、波形等化回路を制
御するＣＰＵ９からの制御信号と、メモリ１２に記憶さ
れた直前のＶＩＴＳ信号との相関演算結果とを切り替え
て加算するようにして、リサンプリング位相補正を行
う。
ン信号に重畳されたＶＩＴＳ信号を用いて波形等化を行
う波形等化装置に関するもので、リサンプリング位相補
正の処理時間を短縮し、かつ波形等化と併せて行う事に
より１６ＭＨｚでの波形等化の性能を向上させることを
目的とする。 【構成】 位相比較回路２、Ｄ／Ａ変換回路４、ループ
フィルタ５および電圧制御発振回路６とから構成された
位相同期ループ中の位相誤差電圧に、波形等化回路を制
御するＣＰＵ９からの制御信号と、メモリ１２に記憶さ
れた直前のＶＩＴＳ信号との相関演算結果とを切り替え
て加算するようにして、リサンプリング位相補正を行
う。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＵＳＥ信号を受信、
復調するハイビジョン受像機に関する。
復調するハイビジョン受像機に関する。
【０００２】
【従来の技術】近年ハイビジョン伝送方式として開発さ
れたＭＵＳＥ（Multiple Sub-nyquistSampling Encodin
g）方式は、サンプル値伝送であり、１６．２ＭＨｚで
サンプリングされたアナログサンプル値として伝送され
る。送出系から受信系までを含む伝送系全体の特性がナ
イキストの無歪伝送条件を満たしていれば、受信側で正
しくリサンプリングする事によってデータを歪なく再生
する事が出来る。
れたＭＵＳＥ（Multiple Sub-nyquistSampling Encodin
g）方式は、サンプル値伝送であり、１６．２ＭＨｚで
サンプリングされたアナログサンプル値として伝送され
る。送出系から受信系までを含む伝送系全体の特性がナ
イキストの無歪伝送条件を満たしていれば、受信側で正
しくリサンプリングする事によってデータを歪なく再生
する事が出来る。
【０００３】図３に、従来のハイビジョン受像機の中
で、特にリサンプリング位相に関係する同期処理部と波
形等化回路を示す。図３において、同期処理部は、リサ
ンプリング位相を正確にするために、水平同期信号の位
相誤差を最少にするように位相同期ループ（ＰＬＬ）回
路を構成している。位相比較回路２で検出された位相誤
差電圧は、Ｄ／Ａ変換回路４でＤ／Ａ変換され、ループ
フィルタ５に入力され、その出力電圧で位相誤差を低減
するようにＶＣＯ６の発振周波数を変える。
で、特にリサンプリング位相に関係する同期処理部と波
形等化回路を示す。図３において、同期処理部は、リサ
ンプリング位相を正確にするために、水平同期信号の位
相誤差を最少にするように位相同期ループ（ＰＬＬ）回
路を構成している。位相比較回路２で検出された位相誤
差電圧は、Ｄ／Ａ変換回路４でＤ／Ａ変換され、ループ
フィルタ５に入力され、その出力電圧で位相誤差を低減
するようにＶＣＯ６の発振周波数を変える。
【０００４】しかし、伝送路特性がこのナイキストの無
歪伝送条件を満たさない場合には、正しい位相でリサン
プリングを行ったとしても、正しくデータを再生する事
が出来ない。このため、受信側で伝送路特性を補正し
て、ナイキストの無歪伝送条件を満足するように波形等
化を行う事が必要となる。この波形等化を行うために、
すでにいくつかの波形等化装置が開発されている。この
方式には大きく分けて伝送レートと等しいクロックレー
トで波形等化するものと、２倍のクロックレートで動作
する波形等化装置とがある。
歪伝送条件を満たさない場合には、正しい位相でリサン
プリングを行ったとしても、正しくデータを再生する事
が出来ない。このため、受信側で伝送路特性を補正し
て、ナイキストの無歪伝送条件を満足するように波形等
化を行う事が必要となる。この波形等化を行うために、
すでにいくつかの波形等化装置が開発されている。この
方式には大きく分けて伝送レートと等しいクロックレー
トで波形等化するものと、２倍のクロックレートで動作
する波形等化装置とがある。
【０００５】前者には、その関連した文献として、例え
ば、電子情報通信学会春季全国大会、Ｂ−５８４、中村
他：『ハイビジョン受信機用波形等化器』（１９８９
年）がある。また、後者には、テレビジョン学会全国大
会１６−５岩館他：『ＭＵＳＥデコーダ内蔵型波形等化
器』（１９８８年）および、アイイーイーイー・トラン
ザクションズ・オン・コンシューマ・エレクトロニクス
（IEEETransactions onConsumer Electronics, Vol.36,
No.3, AUGUST 1990 Noboru Kojima, et al.; 『A WAV
EFORM EQUALIZERFOR THE MUSE TRANSMISSION SYSTEM』
がある。前者は伝送レートに等しい１６ＭＨｚ動作のト
ランスバーサルフィルタを用いて、１６ＭＨｚでリサン
プリングしたデータを用いて波形等化を行う。サンプル
値伝送で、ナイキストの無歪伝送条件を満たしていれ
ば、受信されたＶＩＴＳ信号はセンター値以外全て０と
なる。これが無歪条件から少しでもズレれば、センター
以外の位置で０以外の信号が検出される。
ば、電子情報通信学会春季全国大会、Ｂ−５８４、中村
他：『ハイビジョン受信機用波形等化器』（１９８９
年）がある。また、後者には、テレビジョン学会全国大
会１６−５岩館他：『ＭＵＳＥデコーダ内蔵型波形等化
器』（１９８８年）および、アイイーイーイー・トラン
ザクションズ・オン・コンシューマ・エレクトロニクス
（IEEETransactions onConsumer Electronics, Vol.36,
No.3, AUGUST 1990 Noboru Kojima, et al.; 『A WAV
EFORM EQUALIZERFOR THE MUSE TRANSMISSION SYSTEM』
がある。前者は伝送レートに等しい１６ＭＨｚ動作のト
ランスバーサルフィルタを用いて、１６ＭＨｚでリサン
プリングしたデータを用いて波形等化を行う。サンプル
値伝送で、ナイキストの無歪伝送条件を満たしていれ
ば、受信されたＶＩＴＳ信号はセンター値以外全て０と
なる。これが無歪条件から少しでもズレれば、センター
以外の位置で０以外の信号が検出される。
【０００６】これが波形歪である。この様子を図２に示
す。図２（ａ）は理想ＶＩＴＳ信号波形であり、”○”
印は１６ＭＨｚでのリサンプリング位相、”×”印は３
２ＭＨｚ１クロックオフセットしたリサンプリング位相
を表している。図２（ｂ）は正しい位相でリサンプリン
グした場合の再生データ、図２（ｃ）はΔτだけリサン
プリング位相が遅れた場合の再生データである。波形等
化器は、図２（ｃ）のような再生データよりＭＳＥ（Ｍ
ｅａｎ Ｓｑｕａｒｅ Ｅｒｒｏｒ）法とか、ＺＦ（Ｚ
ｅｒｏ Ｆｏｒｃｉｎｇ）法等の一定のアルゴリズムに
従って、時間軸上で演算を行い、タップ係数を逐次修正
して最終的に最適なタップ係数を求め、センター以外の
値が０になるようにトランスバーサルフィルタの係数を
制御する。 トランスバーサルフィルタの出力信号を
｛Ｙｋ｝、基準信号を｛Ｒｋ｝、トランスバーサルフィ
ルタの出力信号と基準信号との差分信号を｛Ｅｋ｝、タ
ップ総数をＭ＋Ｎ＋１とすれば、トランスバーサルフィ
ルタのｎ回目のタップ係数Ｃ｛ｉ｝(n)はＭＳＥ法では
以下（数１）、ＺＦ法では（数２）に基づいて修正され
る。ただし、α、βは修正量を決めるための係数であ
る。前記｛Ｅｋ｝が残留誤差となる。
す。図２（ａ）は理想ＶＩＴＳ信号波形であり、”○”
印は１６ＭＨｚでのリサンプリング位相、”×”印は３
２ＭＨｚ１クロックオフセットしたリサンプリング位相
を表している。図２（ｂ）は正しい位相でリサンプリン
グした場合の再生データ、図２（ｃ）はΔτだけリサン
プリング位相が遅れた場合の再生データである。波形等
化器は、図２（ｃ）のような再生データよりＭＳＥ（Ｍ
ｅａｎ Ｓｑｕａｒｅ Ｅｒｒｏｒ）法とか、ＺＦ（Ｚ
ｅｒｏ Ｆｏｒｃｉｎｇ）法等の一定のアルゴリズムに
従って、時間軸上で演算を行い、タップ係数を逐次修正
して最終的に最適なタップ係数を求め、センター以外の
値が０になるようにトランスバーサルフィルタの係数を
制御する。 トランスバーサルフィルタの出力信号を
｛Ｙｋ｝、基準信号を｛Ｒｋ｝、トランスバーサルフィ
ルタの出力信号と基準信号との差分信号を｛Ｅｋ｝、タ
ップ総数をＭ＋Ｎ＋１とすれば、トランスバーサルフィ
ルタのｎ回目のタップ係数Ｃ｛ｉ｝(n)はＭＳＥ法では
以下（数１）、ＺＦ法では（数２）に基づいて修正され
る。ただし、α、βは修正量を決めるための係数であ
る。前記｛Ｅｋ｝が残留誤差となる。
【０００７】
【数１】
【０００８】
【数２】
【０００９】一方、伝送レートの２倍の３２ＭＨｚで波
形等化を行う方式では３２ＭＨｚで動作するトランスバ
ーサルフィルタを用い、３２ＭＨｚレートでの理想ＶＩ
ＴＳ信号との誤差が最小になるようにトランスバーサル
フィルタの制御を行う。また、特開平２−５５４８１号
公報に示されるようにリサンプリング位相自体を補正す
る方法も提案されている。これは、ＶＩＴＳ信号の所定
の２標本間のレベル差より、このレベル差が最小になる
ようにＰＬＬループの位相誤差電圧を制御して、リサン
プリング位相を補正するものである。
形等化を行う方式では３２ＭＨｚで動作するトランスバ
ーサルフィルタを用い、３２ＭＨｚレートでの理想ＶＩ
ＴＳ信号との誤差が最小になるようにトランスバーサル
フィルタの制御を行う。また、特開平２−５５４８１号
公報に示されるようにリサンプリング位相自体を補正す
る方法も提案されている。これは、ＶＩＴＳ信号の所定
の２標本間のレベル差より、このレベル差が最小になる
ようにＰＬＬループの位相誤差電圧を制御して、リサン
プリング位相を補正するものである。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
ハイビジョン受像機では、波形等化回路に伝送レートと
同じく１６ＭＨｚで動作するトランスバーサルフィルタ
を用いた場合には、１６ＭＨｚのリサンプルデータに関
しては十分に波形等化が行われるが、３２ＭＨｚのオフ
セットデータに関しては制御していないため、波形等化
後のＶＩＴＳ信号のリサンプリング位相を示すＶＩＴＳ
信号ピーク両サイドの３２ＭＨｚオフセットデータは波
形歪が大きな場合には完全には補正されない。また、Ｖ
ＩＴＳ信号の２標本点のレベル差よりリサンプリング位
相を補正する方式では、特にＳ／Ｎ比が低い場合には平
均化処理を十分行なわないと処理を誤ってしまう事にな
る。一方、平均化処理を十分行おうとした場合には、処
理時間が長くかかってしまう事になる。特に、実際の処
理ではリサンプリング位相補正を行った後、波形等化処
理を実行する事になるので、結局、最終歪を除去したＭ
ＵＳＥ信号を出力するまでの時間が長くなってしまう。
ハイビジョン受像機では、波形等化回路に伝送レートと
同じく１６ＭＨｚで動作するトランスバーサルフィルタ
を用いた場合には、１６ＭＨｚのリサンプルデータに関
しては十分に波形等化が行われるが、３２ＭＨｚのオフ
セットデータに関しては制御していないため、波形等化
後のＶＩＴＳ信号のリサンプリング位相を示すＶＩＴＳ
信号ピーク両サイドの３２ＭＨｚオフセットデータは波
形歪が大きな場合には完全には補正されない。また、Ｖ
ＩＴＳ信号の２標本点のレベル差よりリサンプリング位
相を補正する方式では、特にＳ／Ｎ比が低い場合には平
均化処理を十分行なわないと処理を誤ってしまう事にな
る。一方、平均化処理を十分行おうとした場合には、処
理時間が長くかかってしまう事になる。特に、実際の処
理ではリサンプリング位相補正を行った後、波形等化処
理を実行する事になるので、結局、最終歪を除去したＭ
ＵＳＥ信号を出力するまでの時間が長くなってしまう。
【００１１】本発明は、リサンプリング位相補正の処理
時間を短縮し、かつ波形等化と併せて行う事により１６
ＭＨｚでの波形等化の性能を向上させるハイビジョン受
像機を提供することを目的とする。
時間を短縮し、かつ波形等化と併せて行う事により１６
ＭＨｚでの波形等化の性能を向上させるハイビジョン受
像機を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、入力ＭＵＳＥ
信号をＡ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換
器からの水平同期信号と電圧制御発振回路からの信号を
比較する位相比較回路と、前記位相比較回路からの出力
と、波形等化回路と直前に取り込んだＶＩＴＳ信号を記
憶しておくメモリからの信号とを切り替える切替回路か
らの出力信号を加算する加算回路と、前記加算回路が出
力する位相誤差信号に基づいて発振周波数および位相が
制御されてなる前記電圧制御発振回路と、前記Ａ／Ｄ変
換回路が出力するＭＵＳＥ信号に重畳されたＶＩＴＳ信
号を抜き取るＶＩＴＳ抜き取り回路と、前記ＶＩＴＳ抜
き取り回路の出力信号を入力とする前記波形等化回路
と、前記ＶＩＴＳ抜き取り回路と前記メモリの信号を相
関演算する相関回路を有してなり、前記波形等化回路が
前記Ａ／Ｄ変換器のリサンプリング位相を前記相関回路
出力により制御した後に波形等化処理を行うようにした
事を特徴とするものである。
信号をＡ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換
器からの水平同期信号と電圧制御発振回路からの信号を
比較する位相比較回路と、前記位相比較回路からの出力
と、波形等化回路と直前に取り込んだＶＩＴＳ信号を記
憶しておくメモリからの信号とを切り替える切替回路か
らの出力信号を加算する加算回路と、前記加算回路が出
力する位相誤差信号に基づいて発振周波数および位相が
制御されてなる前記電圧制御発振回路と、前記Ａ／Ｄ変
換回路が出力するＭＵＳＥ信号に重畳されたＶＩＴＳ信
号を抜き取るＶＩＴＳ抜き取り回路と、前記ＶＩＴＳ抜
き取り回路の出力信号を入力とする前記波形等化回路
と、前記ＶＩＴＳ抜き取り回路と前記メモリの信号を相
関演算する相関回路を有してなり、前記波形等化回路が
前記Ａ／Ｄ変換器のリサンプリング位相を前記相関回路
出力により制御した後に波形等化処理を行うようにした
事を特徴とするものである。
【００１３】
【作用】本発明は、上記した構成によってリサンプリン
グ位相補正を行う前に直前のＶＩＴＳ信号との相関をと
る事により、リサンプリング位相が変化していない場合
にはすぐに波形等化処理を行う事により全体の処理時間
を短縮し、かつ相関演算により低Ｓ／Ｎ時でも誤りを少
なくする事が出来る。
グ位相補正を行う前に直前のＶＩＴＳ信号との相関をと
る事により、リサンプリング位相が変化していない場合
にはすぐに波形等化処理を行う事により全体の処理時間
を短縮し、かつ相関演算により低Ｓ／Ｎ時でも誤りを少
なくする事が出来る。
【００１４】
【実施例】以下本発明の一実施例のハイビジョン受像機
について図面を参照しながら説明する。図１は本発明の
一実施例におけるハイビジョン受像機の回路構成の概略
ブロック図である。図１において、１はＡ／Ｄ変換回
路、２は位相比較回路、３は加算回路、４はＤ／Ａ変換
回路、５はループフィルタ、６は電圧制御発振回路（Ｖ
ＣＯ）、７はＶＩＴＳ抜き取り回路、８は波形等化回
路、９はＣＰＵ、１０は相関回路、１１は切替回路、１
２はメモリである。以上のように構成されたハイビジョ
ン受像機について以下その動作を説明する。
について図面を参照しながら説明する。図１は本発明の
一実施例におけるハイビジョン受像機の回路構成の概略
ブロック図である。図１において、１はＡ／Ｄ変換回
路、２は位相比較回路、３は加算回路、４はＤ／Ａ変換
回路、５はループフィルタ、６は電圧制御発振回路（Ｖ
ＣＯ）、７はＶＩＴＳ抜き取り回路、８は波形等化回
路、９はＣＰＵ、１０は相関回路、１１は切替回路、１
２はメモリである。以上のように構成されたハイビジョ
ン受像機について以下その動作を説明する。
【００１５】図１において、入力されたＭＵＳＥ信号
は、伝送レートと同じ１６．２ＭＨｚでＡ／Ｄ変換回路
１によりサンプリングされる。Ａ／Ｄ変換されたＭＵＳ
Ｅ信号は、位相比較回路２とＶＩＴＳ抜き取り回路７に
入力される。位相比較回路２はＡ／Ｄ変換回路１の出力
の水平同期信号と電圧制御発振回路６の出力との位相誤
差を検出し、位相誤差出力に応じた誤差電圧を出力す
る。波形等化回路８を制御するＣＰＵ９からの制御信号
とメモリ１２からの信号は切替回路１１で切り替えられ
て加算回路３に入力され、誤差電圧と加算されてＤ／Ａ
変換回路４でアナログ信号に変換される。この後ループ
フィルタ５を通して電圧制御発振回路６の発振周波数を
制御する。
は、伝送レートと同じ１６．２ＭＨｚでＡ／Ｄ変換回路
１によりサンプリングされる。Ａ／Ｄ変換されたＭＵＳ
Ｅ信号は、位相比較回路２とＶＩＴＳ抜き取り回路７に
入力される。位相比較回路２はＡ／Ｄ変換回路１の出力
の水平同期信号と電圧制御発振回路６の出力との位相誤
差を検出し、位相誤差出力に応じた誤差電圧を出力す
る。波形等化回路８を制御するＣＰＵ９からの制御信号
とメモリ１２からの信号は切替回路１１で切り替えられ
て加算回路３に入力され、誤差電圧と加算されてＤ／Ａ
変換回路４でアナログ信号に変換される。この後ループ
フィルタ５を通して電圧制御発振回路６の発振周波数を
制御する。
【００１６】一方、ＶＩＴＳ抜き取り回路７で抜き取ら
れたＶＩＴＳ信号は、波形等化回路８と相関回路１０と
メモリ１２へ出力されるとともに、入力デジタルＭＵＳ
Ｅ信号をそのまま波形等化回路８に出力する。メモリ１
２は抜き取られたＶＩＴＳ信号を記憶するとともに、直
前にメモリ１２に取り込んで記憶しておいたＶＩＴＳ信
号を相関回路１０に出力し、相関回路１０は、ＶＩＴＳ
抜き取り回路７で抜き取られたＶＩＴＳ信号と、直前に
メモリ１２に取り込んで記憶しておいたＶＩＴＳ信号と
で相関演算処理を行う。切替回路１１は、相関演算結果
値を直前のリサンプリング位相補正時に得られた相関値
と比較する。この値が最大値前後の値より大きい場合に
は、リサンプリング位相の変化はなかったとして、リサ
ンプリング位相補正は行わずに波形等化処理を行う。
れたＶＩＴＳ信号は、波形等化回路８と相関回路１０と
メモリ１２へ出力されるとともに、入力デジタルＭＵＳ
Ｅ信号をそのまま波形等化回路８に出力する。メモリ１
２は抜き取られたＶＩＴＳ信号を記憶するとともに、直
前にメモリ１２に取り込んで記憶しておいたＶＩＴＳ信
号を相関回路１０に出力し、相関回路１０は、ＶＩＴＳ
抜き取り回路７で抜き取られたＶＩＴＳ信号と、直前に
メモリ１２に取り込んで記憶しておいたＶＩＴＳ信号と
で相関演算処理を行う。切替回路１１は、相関演算結果
値を直前のリサンプリング位相補正時に得られた相関値
と比較する。この値が最大値前後の値より大きい場合に
は、リサンプリング位相の変化はなかったとして、リサ
ンプリング位相補正は行わずに波形等化処理を行う。
【００１７】次に、リサンプリング位相が変化している
と判定した場合を考える。まず、ＶＩＴＳ抜き取り回路
７から出力されたＶＩＴＳ信号をＣＰＵ９に取り込んで
同期加算を行う。リサンプリング位相が、図２に示すよ
うに、理想的なリサンプリング位相よりΔτ位相が遅れ
ていた場合を考える。取り込んで同期加算を行ったＶＩ
ＴＳ信号は図２（ｃ）に示したデータとなっている。例
えば、ここで制御信号１ＬＳＢに対する位相変化量が
１．５ナノ秒とする。ＣＰＵ９内部にあらかじめ１．５
ナノ秒単位の位相ずれを有する理想ＶＩＴＳ信号より求
めたＶＩＴＳ信号の理論値をテーブルとして持っておい
て、このテーブル値の全組み合わせと取り込んだＶＩＴ
Ｓ信号との相関演算を順次行う。この時、低Ｓ／Ｎでの
ノイズによる演算誤差を考えて、ＶＩＴＳ信号ピーク周
辺の何サイクルかも併せて演算に用いる。こうして全組
み合わせの中で一番大きな相関出力を示した理論ＶＩＴ
Ｓ信号の位相ずれがリサンプリング位相のずれを表して
いることになり、これと反対の値を同期処理部の加算器
に転送する。
と判定した場合を考える。まず、ＶＩＴＳ抜き取り回路
７から出力されたＶＩＴＳ信号をＣＰＵ９に取り込んで
同期加算を行う。リサンプリング位相が、図２に示すよ
うに、理想的なリサンプリング位相よりΔτ位相が遅れ
ていた場合を考える。取り込んで同期加算を行ったＶＩ
ＴＳ信号は図２（ｃ）に示したデータとなっている。例
えば、ここで制御信号１ＬＳＢに対する位相変化量が
１．５ナノ秒とする。ＣＰＵ９内部にあらかじめ１．５
ナノ秒単位の位相ずれを有する理想ＶＩＴＳ信号より求
めたＶＩＴＳ信号の理論値をテーブルとして持っておい
て、このテーブル値の全組み合わせと取り込んだＶＩＴ
Ｓ信号との相関演算を順次行う。この時、低Ｓ／Ｎでの
ノイズによる演算誤差を考えて、ＶＩＴＳ信号ピーク周
辺の何サイクルかも併せて演算に用いる。こうして全組
み合わせの中で一番大きな相関出力を示した理論ＶＩＴ
Ｓ信号の位相ずれがリサンプリング位相のずれを表して
いることになり、これと反対の値を同期処理部の加算器
に転送する。
【００１８】リサンプリング位相のずれを補正した後、
新たにＶＩＴＳ信号を取り込み直す。以下の波形等化処
理では前置処理として、処理時間を短くするためにＳ／
Ｎの検出を行う。Ｓ／Ｎに応じて同期加算回数を可変に
して、冗長な処理による処理時間の増加を防ぐためであ
る。本来この処理はリサンプリング位相ずれの補正後に
波形等化処理の前置処理として行われていたが、本実施
例の処理ではリサンプリング位相ずれ検出時のＶＩＴＳ
取り込みで同時に算出する事が可能であり、波形等化処
理では最初から本来の処理に入る事が出来る。ＣＰＵ９
は、Ｓ／Ｎの検出結果より必要最小限の回数だけＶＩＴ
Ｓ信号を取り込み、同期加算を行う。この後、ＶＩＴＳ
信号のセンター以外の信号が０になるように、前述した
（数１）、（数２）で示す演算を行って波形等化回路８
を制御する。
新たにＶＩＴＳ信号を取り込み直す。以下の波形等化処
理では前置処理として、処理時間を短くするためにＳ／
Ｎの検出を行う。Ｓ／Ｎに応じて同期加算回数を可変に
して、冗長な処理による処理時間の増加を防ぐためであ
る。本来この処理はリサンプリング位相ずれの補正後に
波形等化処理の前置処理として行われていたが、本実施
例の処理ではリサンプリング位相ずれ検出時のＶＩＴＳ
取り込みで同時に算出する事が可能であり、波形等化処
理では最初から本来の処理に入る事が出来る。ＣＰＵ９
は、Ｓ／Ｎの検出結果より必要最小限の回数だけＶＩＴ
Ｓ信号を取り込み、同期加算を行う。この後、ＶＩＴＳ
信号のセンター以外の信号が０になるように、前述した
（数１）、（数２）で示す演算を行って波形等化回路８
を制御する。
【００１９】
【発明の効果】以上のように本発明によれば、リサンプ
リング位相補正前に直前のＶＩＴＳ信号との相関演算を
行う事によりリサンプリング位相変化がない場合にはす
ぐに波形等化処理に入る事が出来、処理時間の短縮化が
可能となる。また、波形等化処理の前置処理としてリサ
ンプリング位相ずれの補正を行う事により、１６ＭＨｚ
レートの波形等化でのリサンプリング位相を最適化し、
かつ独立に制御する場合にくらべ処理時間を短縮する事
が可能となる。
リング位相補正前に直前のＶＩＴＳ信号との相関演算を
行う事によりリサンプリング位相変化がない場合にはす
ぐに波形等化処理に入る事が出来、処理時間の短縮化が
可能となる。また、波形等化処理の前置処理としてリサ
ンプリング位相ずれの補正を行う事により、１６ＭＨｚ
レートの波形等化でのリサンプリング位相を最適化し、
かつ独立に制御する場合にくらべ処理時間を短縮する事
が可能となる。
【図１】本発明の一実施例におけるハイビジョン受像機
の概略ブロック図
の概略ブロック図
【図２】（ａ）理想ＶＩＴＳ信号のリサンプリングの様
子を示した信号波形図 （ｂ）正しいリサンプリング位相の場合の再生ＶＩＴＳ
信号波形図 （ｃ）ズレたリサンプリング位相の場合の再生ＶＩＴＳ
信号波形図
子を示した信号波形図 （ｂ）正しいリサンプリング位相の場合の再生ＶＩＴＳ
信号波形図 （ｃ）ズレたリサンプリング位相の場合の再生ＶＩＴＳ
信号波形図
【図３】従来例のハイビジョン受像機のブロック図
１ Ａ／Ｄ変換回路 ２ 位相比較回路 ３ 加算回路 ４ Ｄ／Ａ変換回路 ５ ループフィルタ ６ 電圧制御発振回路 ７ ＶＩＴＳ抜き取り回路 ８ 波形等化回路 ９ ＣＰＵ １０ 相関回路 １１ 切替回路 １２ メモリ
Claims (1)
- 【請求項１】ＭＵＳＥ信号を受信、復調するハイビジョ
ン受像機であって、入力ＭＵＳＥ信号をＡ／Ｄ変換する
Ａ／Ｄ変換器と、前記Ａ／Ｄ変換器からの水平同期信号
と電圧制御発振回路からの信号を比較する位相比較回路
と、前記Ａ／Ｄ変換回路が出力するＭＵＳＥ信号に重畳
されたＶＩＴＳ信号を抜き取るＶＩＴＳ抜き取り回路
と、前記ＶＩＴＳ抜き取り回路の出力信号を入力とする
波形等化回路と、前記ＶＩＴＳ抜取り回路で抜き取られ
たＶＩＴＳ信号を記憶するメモリと、前記波形等化回路
からの出力と前記メモリからの出力とを切り替える切替
回路と、 前記位相比較回路からの出力と、前記切替回路からの出
力信号を加算する加算回路と、前記加算回路が出力する
位相誤差信号に基づいて発振周波数および位相が制御さ
れてなる前記電圧制御発振回路と、前記ＶＩＴＳ抜き取
り回路と前記メモリの信号を相関演算する相関回路とを
有してなり、前記波形等化回路が前記Ａ／Ｄ変換器のリ
サンプリング位相を前記相関回路出力により制御した後
に波形等化処理を行うようにした事を特徴とするしたハ
イビジョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304402A JPH05145793A (ja) | 1991-11-20 | 1991-11-20 | ハイビジヨン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304402A JPH05145793A (ja) | 1991-11-20 | 1991-11-20 | ハイビジヨン受像機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05145793A true JPH05145793A (ja) | 1993-06-11 |
Family
ID=17932581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3304402A Pending JPH05145793A (ja) | 1991-11-20 | 1991-11-20 | ハイビジヨン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05145793A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006093152A1 (ja) * | 2005-02-28 | 2006-09-08 | Pioneer Corporation | 特性測定装置及び特性測定プログラム |
-
1991
- 1991-11-20 JP JP3304402A patent/JPH05145793A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006093152A1 (ja) * | 2005-02-28 | 2006-09-08 | Pioneer Corporation | 特性測定装置及び特性測定プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100812554B1 (ko) | 디지탈 신호 처리기용의 타이밍 복원 회로망 | |
| US6005640A (en) | Multiple modulation format television signal receiver system | |
| KR100339110B1 (ko) | 잔류측파대신호를위한반송파회복시스템 | |
| JP3322677B2 (ja) | シンボルタイミング復旧回路及び方法 | |
| US5604541A (en) | High definition television receiver | |
| JP2001320434A (ja) | Ｖｓｂ／ｑａｍ共用受信器及び受信方法 | |
| US5524126A (en) | Symbol timing recovery using fir data interpolators | |
| JPH11136597A (ja) | シンボルタイミング回復装置及び方法 | |
| JPH05145793A (ja) | ハイビジヨン受像機 | |
| JP2579090B2 (ja) | ハイビジョン受像機 | |
| KR20040070567A (ko) | 디지털 ｔｖ 수신기 | |
| US5353069A (en) | Transmitted television signal waveform equalizing system | |
| EP0793365A2 (en) | Filter in a digital timing recovery system | |
| US7463692B2 (en) | Device and method for symbol clock recovery in digital television | |
| JPH05316475A (ja) | ハイビジョン受像機 | |
| JP2568765B2 (ja) | 波形等化装置 | |
| JPH0767167B2 (ja) | 波形等化器 | |
| KR100745382B1 (ko) | 디지탈신호처리기용의타이밍복원회로망 | |
| EP0793364A2 (en) | Oscillation network in a digital timing recovery system | |
| KR100709125B1 (ko) | 위상잡음이 낮은 적응형 주파수 위상 검출 장치 및 그 방법 | |
| JP2901646B2 (ja) | 波形等化器 | |
| KR20000044160A (ko) | 디지털 텔레비젼 수신장치의 타이밍 복원회로 | |
| CN111106925A (zh) | 一种降低稳态误差的定时同步方法 | |
| JPH05316391A (ja) | 波形等化装置 | |
| JPH06164982A (ja) | 波形等化装置 |