JPH05211420A - 自動等化装置 - Google Patents
自動等化装置Info
- Publication number
- JPH05211420A JPH05211420A JP1545092A JP1545092A JPH05211420A JP H05211420 A JPH05211420 A JP H05211420A JP 1545092 A JP1545092 A JP 1545092A JP 1545092 A JP1545092 A JP 1545092A JP H05211420 A JPH05211420 A JP H05211420A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data signal
- output
- symbol period
- reference data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】データ信号と波形信号との線形歪を同時に除去
する自動等化装置において、等化処理後に複雑な補間処
理を行なわず、線形歪が大きくても低Ｓ／Ｎ時でも、正
確なシンボル周期の等化後データを得ることを目的とす
る。 【構成】マイクロプロセッサ１１において、第１の基準
データ信号と受信側の第２の基準データ信号との間で畳
み込み演算を行い、演算結果であるインパルス信号のピ
ーク位置とシンボル周期との位相位置を検出する。この
検出結果をもとにセレクタ３３でラッチ３３，３４の出
力のうち一方を選択し、ラッチ３２とスライサ２３とに
供給する。これにより等化回路３の出力信号からシンボ
ル周期の信号が選択され、複雑な補間や低Ｓ／Ｎ時、そ
して反射等による線形歪の大きいときでも正確なシンボ
ル周期の等化後データ信号を得ることができる。
する自動等化装置において、等化処理後に複雑な補間処
理を行なわず、線形歪が大きくても低Ｓ／Ｎ時でも、正
確なシンボル周期の等化後データを得ることを目的とす
る。 【構成】マイクロプロセッサ１１において、第１の基準
データ信号と受信側の第２の基準データ信号との間で畳
み込み演算を行い、演算結果であるインパルス信号のピ
ーク位置とシンボル周期との位相位置を検出する。この
検出結果をもとにセレクタ３３でラッチ３３，３４の出
力のうち一方を選択し、ラッチ３２とスライサ２３とに
供給する。これにより等化回路３の出力信号からシンボ
ル周期の信号が選択され、複雑な補間や低Ｓ／Ｎ時、そ
して反射等による線形歪の大きいときでも正確なシンボ
ル周期の等化後データ信号を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、データ信号の線形歪と
波形信号の線形歪とを同時に除去する自動等化装置に関
する。
波形信号の線形歪とを同時に除去する自動等化装置に関
する。
【０００２】
【従来の技術】帯域制限され、伝送されたデータ信号の
線形歪を除去する従来の自動等化装置としては文献１
（R.D.Gitlin and S.B.Weinstein,“Fractionally-Spac
ed Equalization: An Improved Digital Transversal E
qualizer,”B.S.T.J. pp.275-296,Feb.1981）に示され
ている、いわゆるＴ／２等化装置がある。これはデータ
信号のシンボル周期をＴ秒としたときに、等化装置のト
ランスバーサルフィルタ（ＴＦ）のタップ間隔をＴ／２
秒としたものである。これにより等化装置におけるサン
プリング位相依存性を著しく低減することが可能となっ
た。換言すれば、１／（２Ｔ）Ｈｚ近傍における信号の
折り返しをなくすことで、低域からサンプリング位相に
敏感な１／（２Ｔ）Ｈｚまでの帯域において等しい等化
能力を与えたものである。
線形歪を除去する従来の自動等化装置としては文献１
（R.D.Gitlin and S.B.Weinstein,“Fractionally-Spac
ed Equalization: An Improved Digital Transversal E
qualizer,”B.S.T.J. pp.275-296,Feb.1981）に示され
ている、いわゆるＴ／２等化装置がある。これはデータ
信号のシンボル周期をＴ秒としたときに、等化装置のト
ランスバーサルフィルタ（ＴＦ）のタップ間隔をＴ／２
秒としたものである。これにより等化装置におけるサン
プリング位相依存性を著しく低減することが可能となっ
た。換言すれば、１／（２Ｔ）Ｈｚ近傍における信号の
折り返しをなくすことで、低域からサンプリング位相に
敏感な１／（２Ｔ）Ｈｚまでの帯域において等しい等化
能力を与えたものである。
【０００３】この等化装置はＬＭＳ（Least Mean Squar
e ）法を用いている。この方法はまず、ＴＦの出力信号
を判定し、この判定結果と出力信号との差から得る周期
Ｔの誤差信号を求める。そして誤差信号とＴＦの入力信
号との相関演算を行い、相関演算結果に基づいてＴＦの
タップ係数を修正することで線形歪の除去を行ってい
る。このような方法の場合、Ｔ間隔のデータ信号に対し
ては最適な等化処理を行うことができるが、（１／２
Ｔ）Ｈｚまでの帯域を有する波形に対しては必ずしも最
適な等化処理を行うことはできなかった。また判定結果
から誤差信号を得ているため、Ｓ／Ｎ（信号対雑音電力
比）が低下し、かつゴースト等の反射歪が大きくなった
場合にはアイパターンの開口率が低下してしまい、最終
的には完全に閉じてしまうことから判定結果の誤り率が
５０％近くとなり、等化処理が困難になる場合もあっ
た。
e ）法を用いている。この方法はまず、ＴＦの出力信号
を判定し、この判定結果と出力信号との差から得る周期
Ｔの誤差信号を求める。そして誤差信号とＴＦの入力信
号との相関演算を行い、相関演算結果に基づいてＴＦの
タップ係数を修正することで線形歪の除去を行ってい
る。このような方法の場合、Ｔ間隔のデータ信号に対し
ては最適な等化処理を行うことができるが、（１／２
Ｔ）Ｈｚまでの帯域を有する波形に対しては必ずしも最
適な等化処理を行うことはできなかった。また判定結果
から誤差信号を得ているため、Ｓ／Ｎ（信号対雑音電力
比）が低下し、かつゴースト等の反射歪が大きくなった
場合にはアイパターンの開口率が低下してしまい、最終
的には完全に閉じてしまうことから判定結果の誤り率が
５０％近くとなり、等化処理が困難になる場合もあっ
た。
【０００４】これ以外の等化方式としてはテレビジョン
信号のゴースト除去の分野で研究されている波形等化処
理がある。この方法は低Ｓ／Ｎ下においても効果的に波
形信号の等化処理を行うことができるもので、その代表
例は文献２（J.D.Wang and et. all,“Training Signal
and Reciver Design for Multipath Channel Chracter
ization for TV Broadcasting,”IEEE Trans. on CE,Vo
l.36,NO.4,pp.794-806,NOV.1990 ）に示されている。こ
の例における基本的な方法はまず、基準信号として複数
のパルス信号より構成される疑似雑音系列を伝送する。
そして受信した疑似雑音系列と、これに対応する疑似雑
音系列との畳み込み演算を行う。これにより低Ｓ／Ｎ下
でも雑音に埋もれにくい伝送系のインパルス応答を得る
というものである。
信号のゴースト除去の分野で研究されている波形等化処
理がある。この方法は低Ｓ／Ｎ下においても効果的に波
形信号の等化処理を行うことができるもので、その代表
例は文献２（J.D.Wang and et. all,“Training Signal
and Reciver Design for Multipath Channel Chracter
ization for TV Broadcasting,”IEEE Trans. on CE,Vo
l.36,NO.4,pp.794-806,NOV.1990 ）に示されている。こ
の例における基本的な方法はまず、基準信号として複数
のパルス信号より構成される疑似雑音系列を伝送する。
そして受信した疑似雑音系列と、これに対応する疑似雑
音系列との畳み込み演算を行う。これにより低Ｓ／Ｎ下
でも雑音に埋もれにくい伝送系のインパルス応答を得る
というものである。
【０００５】図４にデータ信号と波形信号との伝送歪を
同時に除去する自動等化装置の構成を示す。この図にお
いて入力端子１には、シンボル周期Ｔ秒のデータ信号と
低域から１／（２Ｔ）Ｈｚ未満までの帯域を有する波形
信号とを時間軸上で分離した形状の信号が入力される。
この入力信号にはクロック同期信号と等化用の第１の基
準データ信号とが挿入されている。第１の基準データ信
号はシンボル周期Ｔ、長さＮ−１（Ｎは２のべき乗）の
疑似雑音系列を３回繰り返したものであり、この信号の
Ｈレベルを“１”、Ｌレベルを“０”とする。
同時に除去する自動等化装置の構成を示す。この図にお
いて入力端子１には、シンボル周期Ｔ秒のデータ信号と
低域から１／（２Ｔ）Ｈｚ未満までの帯域を有する波形
信号とを時間軸上で分離した形状の信号が入力される。
この入力信号にはクロック同期信号と等化用の第１の基
準データ信号とが挿入されている。第１の基準データ信
号はシンボル周期Ｔ、長さＮ−１（Ｎは２のべき乗）の
疑似雑音系列を３回繰り返したものであり、この信号の
Ｈレベルを“１”、Ｌレベルを“０”とする。
【０００６】入力端子１に加えられた入力信号はＡ／Ｄ
変換器２とクロックタイミング回路１０とに供給され
る。クロックタイミング回路１０は自動等化装置全体の
システムクロックＣＫ（周期Ｔ／２秒）と第１の基準信
号をメモリに取り込むための取り込み信号とを発生して
いる。入力信号はＡ／Ｄ変換器２においてクロックＣＫ
のタイミングで離散値化される。以後、Ａ／Ｄ変換器２
で離散値化された入力信号系列を｛Ｘk ｝と記す。この
入力信号系列｛Ｘk ｝は等化回路３と入力波形メモリ４
とに供給される。等化回路３は伝送路における反射等で
発生した入力信号の線形歪を除去する回路であり、図４
に示した例ではトランスバーサルフィルタ（ＴＦ）のみ
で構成されている。
変換器２とクロックタイミング回路１０とに供給され
る。クロックタイミング回路１０は自動等化装置全体の
システムクロックＣＫ（周期Ｔ／２秒）と第１の基準信
号をメモリに取り込むための取り込み信号とを発生して
いる。入力信号はＡ／Ｄ変換器２においてクロックＣＫ
のタイミングで離散値化される。以後、Ａ／Ｄ変換器２
で離散値化された入力信号系列を｛Ｘk ｝と記す。この
入力信号系列｛Ｘk ｝は等化回路３と入力波形メモリ４
とに供給される。等化回路３は伝送路における反射等で
発生した入力信号の線形歪を除去する回路であり、図４
に示した例ではトランスバーサルフィルタ（ＴＦ）のみ
で構成されている。
【０００７】等化回路３で等化処理された出力信号は出
力端子２４より装置外部へ出力されるとともに出力波形
メモリ１５、補間制御回路２１、補間回路２２にも供給
される。補間制御手段２１では等化処理されたデータ信
号の最適位相点が検出される。これはＴ／２秒毎に得ら
れる等化回路３出力データ信号をＴ秒毎のデータ信号に
構成し直すためのものである。そして補間回路２２にお
いて、補間制御手段２１の制御のもとに、最適位相でシ
ンボル周期Ｔ秒毎の等化後データ信号が得られる。この
補間制御とその演算に関しては文献３（K.Kobo and et.
all,“AdaptiveEqualizer for Teretext Receiver,”IE
EE Trans.Vol.CE-32,No.3,pp.533-537）に開示されてい
る。その後、補間回路２２出力はスライサ２３に供給さ
れ、所定のＨレベルとＬレベルとに区分された後、出力
端子２５より装置外部に出力される。なお、補間制御回
路２１、補間回路２２、スライサ２３には分周器２０に
よって得られた周期Ｔ秒毎のクロックＣＫ２が供給され
ている。
力端子２４より装置外部へ出力されるとともに出力波形
メモリ１５、補間制御回路２１、補間回路２２にも供給
される。補間制御手段２１では等化処理されたデータ信
号の最適位相点が検出される。これはＴ／２秒毎に得ら
れる等化回路３出力データ信号をＴ秒毎のデータ信号に
構成し直すためのものである。そして補間回路２２にお
いて、補間制御手段２１の制御のもとに、最適位相でシ
ンボル周期Ｔ秒毎の等化後データ信号が得られる。この
補間制御とその演算に関しては文献３（K.Kobo and et.
all,“AdaptiveEqualizer for Teretext Receiver,”IE
EE Trans.Vol.CE-32,No.3,pp.533-537）に開示されてい
る。その後、補間回路２２出力はスライサ２３に供給さ
れ、所定のＨレベルとＬレベルとに区分された後、出力
端子２５より装置外部に出力される。なお、補間制御回
路２１、補間回路２２、スライサ２３には分周器２０に
よって得られた周期Ｔ秒毎のクロックＣＫ２が供給され
ている。
【０００８】前述した等化回路３はクロックＣＫの周期
（Ｔ／２秒）毎の遅延時間を有する遅延素子群６と、こ
の遅延素子群６の各タップに設けられた乗算器群７と、
この乗算器群７の各出力を合成する加算器８とより構成
されている。なお、乗算器群７の係数（Ｃ-I〜ＣJ ）は
タップ係数と呼ばれており、タップ利得メモリ９に保持
されている。ただし主信号経路を与えるメインタップだ
けには（１＋Ｃ0 ）のタップ係数が与えられる。これら
のタップ係数が適当に設定されることで、インパルス応
答において（−ＩＴ／２〜ＪＴ／２）秒の範囲に存在し
ている線形歪が除去される。
（Ｔ／２秒）毎の遅延時間を有する遅延素子群６と、こ
の遅延素子群６の各タップに設けられた乗算器群７と、
この乗算器群７の各出力を合成する加算器８とより構成
されている。なお、乗算器群７の係数（Ｃ-I〜ＣJ ）は
タップ係数と呼ばれており、タップ利得メモリ９に保持
されている。ただし主信号経路を与えるメインタップだ
けには（１＋Ｃ0 ）のタップ係数が与えられる。これら
のタップ係数が適当に設定されることで、インパルス応
答において（−ＩＴ／２〜ＪＴ／２）秒の範囲に存在し
ている線形歪が除去される。
【０００９】次に図５のフローチャートを参照してタッ
プ係数を求めるアルゴリズムを説明する。まず、電源投
入、伝送周波数選択、再動作等が行われると（Ｓ１）、
クロックタイミング回路１０出力の取り込み信号によ
り、入力波形メモリ４と出力波形メモリ１５とにそれぞ
れ入力側と出力側との第１の基準データ信号｛Ｘk ｝、
｛Ｙk ｝が取り込まれる（Ｓ２）。この信号の波形長は
３（Ｎ−１）Ｔ秒、つまり６（Ｎ−１）サンプルであ
る。
プ係数を求めるアルゴリズムを説明する。まず、電源投
入、伝送周波数選択、再動作等が行われると（Ｓ１）、
クロックタイミング回路１０出力の取り込み信号によ
り、入力波形メモリ４と出力波形メモリ１５とにそれぞ
れ入力側と出力側との第１の基準データ信号｛Ｘk ｝、
｛Ｙk ｝が取り込まれる（Ｓ２）。この信号の波形長は
３（Ｎ−１）Ｔ秒、つまり６（Ｎ−１）サンプルであ
る。
【００１０】以後、マイクロプロセッサ１１では予めＲ
ＯＭ１２に格納されているプログラムに従い各種演算が
行われる。まず、マイクロプロセッサ１１でＲＯＭ１２
に格納されている第２の基準データ信号｛Ｒk ｝と第１
の基準データ信号｛Ｘk ｝、｛Ｙk ｝との畳み込み演算
がおこなわれる（Ｓ３）。ここで第１の基準データ信号
｛Ｘk ｝と第２の基準データ信号｛Ｒk ｝との畳み込み
演算の結果を｛ｘk ｝、第１の基準データ信号｛Ｙk ｝
と第２の基準データ信号｛Ｒk ｝との畳み込み演算の結
果を｛ｙk ｝とすると（１）、（２）式のように表記で
きる。 ｘk ＝ Ｘk ＊ Ｒk （１） ｙk ＝ Ｙk ＊ Ｒk （２） ここでａ＊ｂはａとｂとの畳み込み演算を示している。
ＯＭ１２に格納されているプログラムに従い各種演算が
行われる。まず、マイクロプロセッサ１１でＲＯＭ１２
に格納されている第２の基準データ信号｛Ｒk ｝と第１
の基準データ信号｛Ｘk ｝、｛Ｙk ｝との畳み込み演算
がおこなわれる（Ｓ３）。ここで第１の基準データ信号
｛Ｘk ｝と第２の基準データ信号｛Ｒk ｝との畳み込み
演算の結果を｛ｘk ｝、第１の基準データ信号｛Ｙk ｝
と第２の基準データ信号｛Ｒk ｝との畳み込み演算の結
果を｛ｙk ｝とすると（１）、（２）式のように表記で
きる。 ｘk ＝ Ｘk ＊ Ｒk （１） ｙk ＝ Ｙk ＊ Ｒk （２） ここでａ＊ｂはａとｂとの畳み込み演算を示している。
【００１１】ところで第２の基準データ信号｛Ｒk ｝は
送信側で付加された“０”，“１”より構成された疑似
雑音系列において、“０”が“−１”に置換され、かつ
“１”，“−１”で構成された疑似雑音系列の各値の間
に“０”が１つずつ挿入された、長さ２（Ｎ−１）サン
プルのデータ系列である。そして（１），（２）式に示
した畳み込み演算を行うことで｛ｘk ｝，｛ｙk ｝にそ
れぞれ３つのインパルス形状の波形が現れるが、中心の
波形がゴースト等の伝送系の線形歪を示すインパルス応
答である。
送信側で付加された“０”，“１”より構成された疑似
雑音系列において、“０”が“−１”に置換され、かつ
“１”，“−１”で構成された疑似雑音系列の各値の間
に“０”が１つずつ挿入された、長さ２（Ｎ−１）サン
プルのデータ系列である。そして（１），（２）式に示
した畳み込み演算を行うことで｛ｘk ｝，｛ｙk ｝にそ
れぞれ３つのインパルス形状の波形が現れるが、中心の
波形がゴースト等の伝送系の線形歪を示すインパルス応
答である。
【００１２】その後、マイクロプロセッサ１１では畳み
込み結果｛ｘk ｝，｛ｙk ｝それぞれに含まれるインパ
ルス応答のうち、最大のインパルス応答のアドレスが検
出される（Ｓ４）。これによりインパルス波形の時間基
準ｐ1 ，ｐ2 が検出される。
込み結果｛ｘk ｝，｛ｙk ｝それぞれに含まれるインパ
ルス応答のうち、最大のインパルス応答のアドレスが検
出される（Ｓ４）。これによりインパルス波形の時間基
準ｐ1 ，ｐ2 が検出される。
【００１３】以後の演算ではインパルス応答部のみを用
いるため、マイクロプロセッサ１１では（３），（４）
式に示すようなインパルス波形のアドレス（時間）シフ
トが行われる（Ｓ７）。但し、−２Ｉ≦ｋ≦２Ｊであ
る。
いるため、マイクロプロセッサ１１では（３），（４）
式に示すようなインパルス波形のアドレス（時間）シフ
トが行われる（Ｓ７）。但し、−２Ｉ≦ｋ≦２Ｊであ
る。
【００１４】 ｘ′k ＝ ｘk-p1 （３） ｙ′k ＝ ｙk-p2 （４） 次にマイクロプロセッサ１１は所望の総合伝送特性、た
とえばレイズドコサイン（Raised cos）特性に対応する
インパルス応答列｛ｒk ｝を出力インパルス波形列
｛ｙ′k ｝から減じることで誤差波形列｛ｅk ｝が算出
され、作業ＲＡＭ１３に格納される（Ｓ８）。但し、−
２Ｉ≦ｋ≦２Ｊである。 ｅk ＝ ｙ′k − ｒk （５） それから（５）式で求められた誤差波形列｛ｅk ｝をも
とに（６）式に示す相関演算が行われる（Ｓ９）。但
し、−Ｉ≦ｋ≦Ｊであり、相関範囲は時間基準近傍の
［−ａ，ｂ］である。
とえばレイズドコサイン（Raised cos）特性に対応する
インパルス応答列｛ｒk ｝を出力インパルス波形列
｛ｙ′k ｝から減じることで誤差波形列｛ｅk ｝が算出
され、作業ＲＡＭ１３に格納される（Ｓ８）。但し、−
２Ｉ≦ｋ≦２Ｊである。 ｅk ＝ ｙ′k − ｒk （５） それから（５）式で求められた誤差波形列｛ｅk ｝をも
とに（６）式に示す相関演算が行われる（Ｓ９）。但
し、−Ｉ≦ｋ≦Ｊであり、相関範囲は時間基準近傍の
［−ａ，ｂ］である。
【００１５】
【数１】 最後に（７）式に示されたタップ係数の修正がおこなわ
れる（Ｓ１０）。 Ｃnew,n ＝ Ｃold,n − αｄn （７） ここでＣold,nはｎ番目の修正前の古いタップ係数、Ｃn
ew,nはｎ番目の修正後の新しいタップ係数、αは修正時
の比例係数、ｄn はｎ番目のタップ係数を修正するため
の相関結果である。そしてＳ１０終了後はＳ２に戻るこ
とで、相関結果に比例してタップ係数が逐次修正され、
最終的には誤差波形列｛ｅk ｝の二乗平均が最小化され
て線形歪が除去される。
れる（Ｓ１０）。 Ｃnew,n ＝ Ｃold,n − αｄn （７） ここでＣold,nはｎ番目の修正前の古いタップ係数、Ｃn
ew,nはｎ番目の修正後の新しいタップ係数、αは修正時
の比例係数、ｄn はｎ番目のタップ係数を修正するため
の相関結果である。そしてＳ１０終了後はＳ２に戻るこ
とで、相関結果に比例してタップ係数が逐次修正され、
最終的には誤差波形列｛ｅk ｝の二乗平均が最小化され
て線形歪が除去される。
【００１６】このようにして線形歪の除去された波形信
号は等化回路３出力より得られる。一方、データ信号に
関してはＴ／２秒毎の等化回路３出力からシンボル周期
Ｔ秒毎のデータ信号に変換する必要があることは前述の
通りである。
号は等化回路３出力より得られる。一方、データ信号に
関してはＴ／２秒毎の等化回路３出力からシンボル周期
Ｔ秒毎のデータ信号に変換する必要があることは前述の
通りである。
【００１７】ところが文献３に開示されているように、
変換に要する補間制御回路２１及び補間回路２２にはゲ
ートのほかにハード規模の大きな複数の乗算器や加減算
器が必要である。さらにクロック同期信号等をもとに補
間制御は行われるため、クロック周波数成分の補間は正
しく行われるが、クロック周波数成分以外の周波数成分
を持つ本来のデータ信号に対する補間は必ずしも最適で
はなかった。またＳ／Ｎが低下するほど補間制御も正し
く行えなくなるという問題があった。
変換に要する補間制御回路２１及び補間回路２２にはゲ
ートのほかにハード規模の大きな複数の乗算器や加減算
器が必要である。さらにクロック同期信号等をもとに補
間制御は行われるため、クロック周波数成分の補間は正
しく行われるが、クロック周波数成分以外の周波数成分
を持つ本来のデータ信号に対する補間は必ずしも最適で
はなかった。またＳ／Ｎが低下するほど補間制御も正し
く行えなくなるという問題があった。
【００１８】
【発明が解決しようとする課題】上記のように、等化処
理後のデータ信号処理にはハード規模の大きな複数の乗
算器や加減算器を必要とした。またクロック同期信号等
をもとに補間制御は行われるため、クロック周波数成分
以外の周波数成分を持つ本来のデータ信号に対する補間
は必ずしも最適ではなかった。さらにＳ／Ｎが低下する
ほど補間制御も正しく行えなくなるという問題があっ
た。
理後のデータ信号処理にはハード規模の大きな複数の乗
算器や加減算器を必要とした。またクロック同期信号等
をもとに補間制御は行われるため、クロック周波数成分
以外の周波数成分を持つ本来のデータ信号に対する補間
は必ずしも最適ではなかった。さらにＳ／Ｎが低下する
ほど補間制御も正しく行えなくなるという問題があっ
た。
【００１９】本発明は上記問題に鑑み、等化処理後の複
雑な補間を行わず、反射等による線形歪が大きいときで
も、また低Ｓ／Ｎ時でも正確なシンボル周期のデータ信
号を得ることで、データ信号の等化性能の向上とコスト
削減を計りつつ、波形信号の等化も行える自動等化装置
を提供することを目的とする。
雑な補間を行わず、反射等による線形歪が大きいときで
も、また低Ｓ／Ｎ時でも正確なシンボル周期のデータ信
号を得ることで、データ信号の等化性能の向上とコスト
削減を計りつつ、波形信号の等化も行える自動等化装置
を提供することを目的とする。
【００２０】
【課題を解決するための手段】本発明に係る手段は、シ
ンボル周期で伝送し、かつこのシンボル周期の第１の基
準データ信号が挿入されたデータ信号を等化する自動等
化装置において、伝送された前記データ信号が供給さ
れ、前記シンボル周期の整数分の一をタップ間隔とする
トランスバーサルフィルタより構成された等化手段と、
前記等化手段の入力あるいは出力より前記タップ間隔毎
に前記第１の基準データ信号を取り込む取り込み手段
と、前記第１の基準データ信号に対応した第２の基準信
号と、前記取り込み手段で取り込んだ第１の基準データ
信号との畳み込み演算を行う演算手段と、前記演算手段
の結果であるインパルス信号のピーク位置と前記シンボ
ル周期との位相関係を検出する検出手段と、前記検出手
段の出力に基づいて前記等化手段の出力信号から前記シ
ンボル周期毎の出力データ信号を生成手段とを具備す
る。
ンボル周期で伝送し、かつこのシンボル周期の第１の基
準データ信号が挿入されたデータ信号を等化する自動等
化装置において、伝送された前記データ信号が供給さ
れ、前記シンボル周期の整数分の一をタップ間隔とする
トランスバーサルフィルタより構成された等化手段と、
前記等化手段の入力あるいは出力より前記タップ間隔毎
に前記第１の基準データ信号を取り込む取り込み手段
と、前記第１の基準データ信号に対応した第２の基準信
号と、前記取り込み手段で取り込んだ第１の基準データ
信号との畳み込み演算を行う演算手段と、前記演算手段
の結果であるインパルス信号のピーク位置と前記シンボ
ル周期との位相関係を検出する検出手段と、前記検出手
段の出力に基づいて前記等化手段の出力信号から前記シ
ンボル周期毎の出力データ信号を生成手段とを具備す
る。
【００２１】
【作用】上記手段により、等化手段の後で複雑な補間処
理を行わずに、線形歪が大きくとも、また低Ｓ／Ｎ時で
も正確なシンボル周期の出力データ信号が得られる。
理を行わずに、線形歪が大きくとも、また低Ｓ／Ｎ時で
も正確なシンボル周期の出力データ信号が得られる。
【００２２】
【実施例】以下、図面を参照して本発明に係る一実施例
を詳細に説明する。図１は本発明に係る一実施例の構成
を示す図である。この図において従来と同様の構成要素
には同符号を付してある。
を詳細に説明する。図１は本発明に係る一実施例の構成
を示す図である。この図において従来と同様の構成要素
には同符号を付してある。
【００２３】図１において入力端子１には、シンボル周
期Ｔ秒のデータ信号と低域から１／（２Ｔ）Ｈｚ未満ま
での帯域を有する波形信号とを時間軸上で分離した形の
信号が入力される。この入力信号にはクロック同期信号
と等化用の第１の基準データ信号とが挿入されている。
第１の基準データ信号はシンボル周期Ｔ、長さＮ−１
（Ｎは２のべき乗）の疑似雑音系列を３回繰り返したも
のであり、この信号のＨレベルを“１”、Ｌレベルを
“０”とする。
期Ｔ秒のデータ信号と低域から１／（２Ｔ）Ｈｚ未満ま
での帯域を有する波形信号とを時間軸上で分離した形の
信号が入力される。この入力信号にはクロック同期信号
と等化用の第１の基準データ信号とが挿入されている。
第１の基準データ信号はシンボル周期Ｔ、長さＮ−１
（Ｎは２のべき乗）の疑似雑音系列を３回繰り返したも
のであり、この信号のＨレベルを“１”、Ｌレベルを
“０”とする。
【００２４】入力端子１に加えられた入力信号はＡ／Ｄ
変換器２とクロックタイミング回路１０とに供給され
る。クロックタイミング回路１０は自動等化装置全体の
システムクロックＣＫ（周期Ｔ／２秒）と第１の基準信
号をメモリに取り込むための取り込み信号とを発生して
いる。この取り込み信号はゲート３１を介して入出力波
形メモリ４，１５に供給される。
変換器２とクロックタイミング回路１０とに供給され
る。クロックタイミング回路１０は自動等化装置全体の
システムクロックＣＫ（周期Ｔ／２秒）と第１の基準信
号をメモリに取り込むための取り込み信号とを発生して
いる。この取り込み信号はゲート３１を介して入出力波
形メモリ４，１５に供給される。
【００２５】入力信号はＡ／Ｄ変換器２においてクロッ
クＣＫのタイミングで離散値化される。以後、Ａ／Ｄ変
換器２で離散値化された入力信号系列を｛Ｘk ｝と記
す。この入力信号系列｛Ｘk ｝は等化回路３と入力波形
メモリ４とに供給される。等化回路３は伝送路における
反射等で発生した入力信号の線形歪を除去する回路であ
り、この実施例ではトランスバーサルフィルタ（ＴＦ）
のみで構成されている。
クＣＫのタイミングで離散値化される。以後、Ａ／Ｄ変
換器２で離散値化された入力信号系列を｛Ｘk ｝と記
す。この入力信号系列｛Ｘk ｝は等化回路３と入力波形
メモリ４とに供給される。等化回路３は伝送路における
反射等で発生した入力信号の線形歪を除去する回路であ
り、この実施例ではトランスバーサルフィルタ（ＴＦ）
のみで構成されている。
【００２６】等化回路３で等化処理された出力信号は出
力端子２４より装置外部へ出力されるとともに出力波形
メモリ１５、ラッチ３２に供給される。ラッチ３２の出
力はスライサ２３に供給され、所定のＨレベルとＬレベ
ルとに区分された後、出力端子２５より装置外部に出力
される。
力端子２４より装置外部へ出力されるとともに出力波形
メモリ１５、ラッチ３２に供給される。ラッチ３２の出
力はスライサ２３に供給され、所定のＨレベルとＬレベ
ルとに区分された後、出力端子２５より装置外部に出力
される。
【００２７】クロックタイミング回路１０出力のクロッ
クＣＫは分周器２０にも供給されており、周期Ｔ秒毎の
クロックＣＫ２が生成され、ゲート３１にタイミング信
号として供給されるとともにラッチ３４に供給される。
ラッチ３４の出力はラッチ３５とセレクタ３３とに供給
される。またラッチ３５の出力もセレクタ３３に供給さ
れる。ラッチ３４、３５のタイミング信号としてはクロ
ックＣＫが供給されており、セレクタ３３においてラッ
チ３４、３５の出力のうち一方が選択され、ラッチ３２
及びスライサ２３にタイミング信号として供給される。
なお、セレクタ３３はマイクロプロセッサ１１から出力
される選択信号Ｓによって制御されている。
クＣＫは分周器２０にも供給されており、周期Ｔ秒毎の
クロックＣＫ２が生成され、ゲート３１にタイミング信
号として供給されるとともにラッチ３４に供給される。
ラッチ３４の出力はラッチ３５とセレクタ３３とに供給
される。またラッチ３５の出力もセレクタ３３に供給さ
れる。ラッチ３４、３５のタイミング信号としてはクロ
ックＣＫが供給されており、セレクタ３３においてラッ
チ３４、３５の出力のうち一方が選択され、ラッチ３２
及びスライサ２３にタイミング信号として供給される。
なお、セレクタ３３はマイクロプロセッサ１１から出力
される選択信号Ｓによって制御されている。
【００２８】前述した等化回路３はクロックＣＫの周期
（Ｔ／２秒）毎の遅延時間を有する遅延素子群６と、こ
の遅延素子群６の各タップに設けられた乗算器群７と、
この乗算器群７の各出力を合成する加算器８とより構成
されている。なお、乗算器群７の係数（Ｃ-I〜ＣJ ）は
タップ係数と呼ばれており、タップ利得メモリ９に保持
されている。ただし主信号経路を与えるメインタップだ
けには（１＋Ｃ0 ）のタップ係数が与えられる。これら
のタップ係数が適当に設定されることで、インパルス応
答において（−ＩＴ／２〜ＪＴ／２）秒の範囲に存在し
ている線形歪が除去される。
（Ｔ／２秒）毎の遅延時間を有する遅延素子群６と、こ
の遅延素子群６の各タップに設けられた乗算器群７と、
この乗算器群７の各出力を合成する加算器８とより構成
されている。なお、乗算器群７の係数（Ｃ-I〜ＣJ ）は
タップ係数と呼ばれており、タップ利得メモリ９に保持
されている。ただし主信号経路を与えるメインタップだ
けには（１＋Ｃ0 ）のタップ係数が与えられる。これら
のタップ係数が適当に設定されることで、インパルス応
答において（−ＩＴ／２〜ＪＴ／２）秒の範囲に存在し
ている線形歪が除去される。
【００２９】次に図２のフローチャートを参照してタッ
プ係数を求めるアルゴリズムを説明する。まず、電源投
入、伝送周波数選択、再動作等が行われると（Ｓ１）、
クロックタイミング回路１０出力の取り込み信号によ
り、入力波形メモリ４と出力波形メモリ１５とにそれぞ
れ入力側と出力側との第１の基準データ信号｛Ｘk ｝、
｛Ｙk ｝が取り込まれる（Ｓ２）。この信号の波形長は
３（Ｎ−１）Ｔ秒、つまり６（Ｎ−１）サンプルであ
る。
プ係数を求めるアルゴリズムを説明する。まず、電源投
入、伝送周波数選択、再動作等が行われると（Ｓ１）、
クロックタイミング回路１０出力の取り込み信号によ
り、入力波形メモリ４と出力波形メモリ１５とにそれぞ
れ入力側と出力側との第１の基準データ信号｛Ｘk ｝、
｛Ｙk ｝が取り込まれる（Ｓ２）。この信号の波形長は
３（Ｎ−１）Ｔ秒、つまり６（Ｎ−１）サンプルであ
る。
【００３０】以後、マイクロプロセッサ１１では予めＲ
ＯＭ１２に格納されているプログラムに従い各種演算が
行われる。まず、マイクロプロセッサ１１でＲＯＭ１２
に格納されている第２の基準データ信号｛Ｒk ｝と第１
の基準データ信号｛Ｘk ｝、｛Ｙk ｝との畳み込み演算
がおこなわれる（Ｓ２）。ここで第１の基準データ信号
｛Ｘk ｝と第２の基準データ信号｛Ｒk ｝との畳み込み
演算の結果を｛ｘk ｝、第１の基準データ信号｛Ｙk ｝
と第２の基準データ信号｛Ｒk ｝との畳み込み演算の結
果を｛ｙk ｝とすると（８）、（９）式のように表記で
きる。 ｘk ＝ Ｘk ＊ Ｒk （８） ｙk ＝ Ｙk ＊ Ｒk （９） ここでａ＊ｂはａとｂとの畳み込み演算を示している。
ＯＭ１２に格納されているプログラムに従い各種演算が
行われる。まず、マイクロプロセッサ１１でＲＯＭ１２
に格納されている第２の基準データ信号｛Ｒk ｝と第１
の基準データ信号｛Ｘk ｝、｛Ｙk ｝との畳み込み演算
がおこなわれる（Ｓ２）。ここで第１の基準データ信号
｛Ｘk ｝と第２の基準データ信号｛Ｒk ｝との畳み込み
演算の結果を｛ｘk ｝、第１の基準データ信号｛Ｙk ｝
と第２の基準データ信号｛Ｒk ｝との畳み込み演算の結
果を｛ｙk ｝とすると（８）、（９）式のように表記で
きる。 ｘk ＝ Ｘk ＊ Ｒk （８） ｙk ＝ Ｙk ＊ Ｒk （９） ここでａ＊ｂはａとｂとの畳み込み演算を示している。
【００３１】ところで第２の基準データ信号｛Ｒk ｝は
送信側で付加された“０”，“１”より構成された疑似
雑音系列において、“０”が“−１”に置換され、かつ
“１”，“−１”で構成された疑似雑音系列の各値の間
に“０”が１つずつ挿入された、長さ２（Ｎ−１）サン
プルのデータ系列である。そして（８），（９）式に示
した畳み込み演算を行うことで｛ｘk ｝，｛ｙk ｝にそ
れぞれ３つのインパルス形状の波形が現れるが、中心の
波形がゴースト等の伝送系の線形歪を示すインパルス応
答である。
送信側で付加された“０”，“１”より構成された疑似
雑音系列において、“０”が“−１”に置換され、かつ
“１”，“−１”で構成された疑似雑音系列の各値の間
に“０”が１つずつ挿入された、長さ２（Ｎ−１）サン
プルのデータ系列である。そして（８），（９）式に示
した畳み込み演算を行うことで｛ｘk ｝，｛ｙk ｝にそ
れぞれ３つのインパルス形状の波形が現れるが、中心の
波形がゴースト等の伝送系の線形歪を示すインパルス応
答である。
【００３２】その後、マイクロプロセッサ１１では畳み
込み結果｛ｘk ｝，｛ｙk ｝それぞれに含まれるインパ
ルス応答のうち、最大のインパルス応答のアドレスが検
出される（Ｓ４）。これによりインパルス波形の時間基
準ｐ1 ，ｐ2 が検出される。
込み結果｛ｘk ｝，｛ｙk ｝それぞれに含まれるインパ
ルス応答のうち、最大のインパルス応答のアドレスが検
出される（Ｓ４）。これによりインパルス波形の時間基
準ｐ1 ，ｐ2 が検出される。
【００３３】ここで図３を参照して入力データ信号と出
力インパルス波形との関係を説明する。図３（ａ）は入
力データ信号のアイパターンの略図であり、図３（ｂ）
は出力インパルス波形｛ｙk ｝のうち、基準となるイン
パルス波形である。図３（ａ）においてＡ点は正規の同
期ポイントであり、Ｂ点はＡ点からＴ／２秒だけずれた
ポイントである。そして図３（ｂ）に示したように時間
基準ｐ2 がＡ点の場合には、出力インパルス波形の時間
基準ｐ2 が取り込みタイミング信号と同期していること
を示している。これに対し、仮に図３（ｂ）においてＡ
点とＢ点とが入れ替わり、時間基準ｐ2 がＢ点の場合に
は同期がずれていることになり、補正が必要である。補
正が必要かどうかを知るためには出力インパルス波形の
時間基準ｐ2 が取り込みタイミング信号と同期したＡ点
のようなサンプル系列｛Ｙ2k｝によって得られたものな
のか、それよりもＴ／２秒ずれたＢ点のようなサンプル
系列｛Ｙ2k+1｝によって得られたものなのかを判定する
必要がある。この判定は（１０）式により行われる（Ｓ
５）。
力インパルス波形との関係を説明する。図３（ａ）は入
力データ信号のアイパターンの略図であり、図３（ｂ）
は出力インパルス波形｛ｙk ｝のうち、基準となるイン
パルス波形である。図３（ａ）においてＡ点は正規の同
期ポイントであり、Ｂ点はＡ点からＴ／２秒だけずれた
ポイントである。そして図３（ｂ）に示したように時間
基準ｐ2 がＡ点の場合には、出力インパルス波形の時間
基準ｐ2 が取り込みタイミング信号と同期していること
を示している。これに対し、仮に図３（ｂ）においてＡ
点とＢ点とが入れ替わり、時間基準ｐ2 がＢ点の場合に
は同期がずれていることになり、補正が必要である。補
正が必要かどうかを知るためには出力インパルス波形の
時間基準ｐ2 が取り込みタイミング信号と同期したＡ点
のようなサンプル系列｛Ｙ2k｝によって得られたものな
のか、それよりもＴ／２秒ずれたＢ点のようなサンプル
系列｛Ｙ2k+1｝によって得られたものなのかを判定する
必要がある。この判定は（１０）式により行われる（Ｓ
５）。
【００３４】 φ＝ｍｏｄ2（ｐ2） （１０） ここでｍｏｄ2（α） はαを２で割った余りを示してい
る。つまりφ＝０の場合はサンプル系列｛Ｙ2k｝が、ま
たφ＝１の場合はサンプル系列｛Ｙ2k+1｝が選択すべき
データ系列である。
る。つまりφ＝０の場合はサンプル系列｛Ｙ2k｝が、ま
たφ＝１の場合はサンプル系列｛Ｙ2k+1｝が選択すべき
データ系列である。
【００３５】次にマイクロプロセッサ１１出力の選択信
号Ｓの極性がφに合わせて設定される。具体的にはφ＝
０の場合は選択信号ＳはＬレベルとなり、φ＝１の場合
は選択信号ＳはＨレベルとなる（Ｓ６）。この選択信号
Ｓによりセレクタ３３では選択する信号が切り替えら
れ、ラッチ３２、スライサ２３における処理タイミング
が変更される。
号Ｓの極性がφに合わせて設定される。具体的にはφ＝
０の場合は選択信号ＳはＬレベルとなり、φ＝１の場合
は選択信号ＳはＨレベルとなる（Ｓ６）。この選択信号
Ｓによりセレクタ３３では選択する信号が切り替えら
れ、ラッチ３２、スライサ２３における処理タイミング
が変更される。
【００３６】以後の演算ではインパルス応答部のみを用
いるため、マイクロプロセッサ１１では（１１），（１
２）式に示すようなインパルス波形のアドレス（時間）
シフトが行われる（Ｓ７）。但し、−２Ｉ≦ｋ≦２Ｊで
ある。
いるため、マイクロプロセッサ１１では（１１），（１
２）式に示すようなインパルス波形のアドレス（時間）
シフトが行われる（Ｓ７）。但し、−２Ｉ≦ｋ≦２Ｊで
ある。
【００３７】 ｘ′k ＝ ｘk-p1 （１１） ｙ′k ＝ ｙk-p2 （１２） 次にマイクロプロセッサ１１は所望の総合伝送特性、た
とえば−６ｄＢ点が１／（２Ｔ）Ｈｚでロールオフ率
０．１のレイズドコサイン（Raised cos）特性に対応す
るインパルス応答列｛ｒk ｝を出力インパルス波形列
｛ｙ′k ｝から減じることで誤差波形列｛ｅk ｝が算出
され、作業ＲＡＭ１３に格納される（Ｓ８）。但し、−
２Ｉ≦ｋ≦２Ｊである。 ｅk ＝ ｙ′k − ｒk （１３） それから（１３）式で求められた誤差波形列｛ｅk ｝を
もとに（１４）式に示す相関演算が行われる（Ｓ９）。
但し、−Ｉ≦ｋ≦Ｊであり、相関範囲は時間基準近傍の
［−ａ，ｂ］である。
とえば−６ｄＢ点が１／（２Ｔ）Ｈｚでロールオフ率
０．１のレイズドコサイン（Raised cos）特性に対応す
るインパルス応答列｛ｒk ｝を出力インパルス波形列
｛ｙ′k ｝から減じることで誤差波形列｛ｅk ｝が算出
され、作業ＲＡＭ１３に格納される（Ｓ８）。但し、−
２Ｉ≦ｋ≦２Ｊである。 ｅk ＝ ｙ′k − ｒk （１３） それから（１３）式で求められた誤差波形列｛ｅk ｝を
もとに（１４）式に示す相関演算が行われる（Ｓ９）。
但し、−Ｉ≦ｋ≦Ｊであり、相関範囲は時間基準近傍の
［−ａ，ｂ］である。
【００３８】
【数２】 最後に（１５）式に示されたタップ係数修正がおこなわ
れる（Ｓ１０）。 Ｃnew,n ＝ Ｃold,n − αｄn （１５） ここでＣold,nはｎ番目の修正前の古いタップ係数、Ｃn
ew,nはｎ番目の修正後の新しいタップ係数、αは修正時
の比例係数、ｄn はｎ番目のタップ係数を修正するため
の相関結果である。そしてＳ１０終了後はＳ２に戻るこ
とで、相関結果に比例してタップ係数が逐次修正され、
最終的には誤差波形列｛ｅk ｝の二乗平均が最小化され
て線形歪が除去される。
れる（Ｓ１０）。 Ｃnew,n ＝ Ｃold,n − αｄn （１５） ここでＣold,nはｎ番目の修正前の古いタップ係数、Ｃn
ew,nはｎ番目の修正後の新しいタップ係数、αは修正時
の比例係数、ｄn はｎ番目のタップ係数を修正するため
の相関結果である。そしてＳ１０終了後はＳ２に戻るこ
とで、相関結果に比例してタップ係数が逐次修正され、
最終的には誤差波形列｛ｅk ｝の二乗平均が最小化され
て線形歪が除去される。
【００３９】以上記述したように、第１の基準データ信
号と受信側の第２の基準データ信号との間で畳み込み演
算が行われ、その演算結果として得られたインパルス信
号のピーク位置とシンボル周期との位相位置が検出され
る。この検出結果をもとに等化回路の出力信号からシン
ボル周期の信号が選択されることにより、複雑な補間や
低Ｓ／Ｎ時、そして反射等による線形歪の大きいときで
も正確なシンボル周期の等化後データ信号を得ることが
できる。これによりデータ信号と波形信号との両立性を
保ちながらデータ信号の等化処理性能の向上とコスト低
減とを図ることができる。
号と受信側の第２の基準データ信号との間で畳み込み演
算が行われ、その演算結果として得られたインパルス信
号のピーク位置とシンボル周期との位相位置が検出され
る。この検出結果をもとに等化回路の出力信号からシン
ボル周期の信号が選択されることにより、複雑な補間や
低Ｓ／Ｎ時、そして反射等による線形歪の大きいときで
も正確なシンボル周期の等化後データ信号を得ることが
できる。これによりデータ信号と波形信号との両立性を
保ちながらデータ信号の等化処理性能の向上とコスト低
減とを図ることができる。
【００４０】なお、取り込み信号の開始点をクロックＣ
Ｋ２の立上がりと同期させる代わりに、入出力波形メモ
リ４，１５に基準データ信号と同時にクロックＣＫ２を
取り込んでピークアドレスとクロックＣＫ２との位相関
係を計算することで選択信号Ｓを求めても構わない。ま
た第１の基準データ信号を“１”と“−１”とより構成
される疑似雑音系列とし、第２の基準データ信号を第１
の基準データ信号の“−１”を“０”に変更し、さらに
“０”を一つずつ挿入したものであっても、畳み込み演
算が線形演算であることから実施例と同様の結果を得る
ことができる。
Ｋ２の立上がりと同期させる代わりに、入出力波形メモ
リ４，１５に基準データ信号と同時にクロックＣＫ２を
取り込んでピークアドレスとクロックＣＫ２との位相関
係を計算することで選択信号Ｓを求めても構わない。ま
た第１の基準データ信号を“１”と“−１”とより構成
される疑似雑音系列とし、第２の基準データ信号を第１
の基準データ信号の“−１”を“０”に変更し、さらに
“０”を一つずつ挿入したものであっても、畳み込み演
算が線形演算であることから実施例と同様の結果を得る
ことができる。
【００４１】本実施例においてはタップ間隔をシンボル
間隔の半分としたが、１／β（β：整数）でもよい。こ
のときは第２の基準データ信号を得るときに挿入する
“０”の数を（β−１）にすればよい。また、以下に記
す３点を満たしていれば、第１、第２の基準データ信号
の組み合わせはいかなるものでもよい。 (1)第１の基準データ信号のシンボル周期は、データ信
号のシンボル周期と同じであること。 (2)第２の基準データ信号は第１の基準データ信号に対
応しつつシンボル周期とタップ間隔との比から“１”を
減じた分だけ“０”を各データに挿入したものであるこ
と。 (3)第１の基準データ信号と第２の基準データ信号とを
畳み込んだ結果がインパルス応答になること。
間隔の半分としたが、１／β（β：整数）でもよい。こ
のときは第２の基準データ信号を得るときに挿入する
“０”の数を（β−１）にすればよい。また、以下に記
す３点を満たしていれば、第１、第２の基準データ信号
の組み合わせはいかなるものでもよい。 (1)第１の基準データ信号のシンボル周期は、データ信
号のシンボル周期と同じであること。 (2)第２の基準データ信号は第１の基準データ信号に対
応しつつシンボル周期とタップ間隔との比から“１”を
減じた分だけ“０”を各データに挿入したものであるこ
と。 (3)第１の基準データ信号と第２の基準データ信号とを
畳み込んだ結果がインパルス応答になること。
【００４２】なお、本発明は伝送系のインパルス応答を
利用するものであるから、等化回路の出力信号だけを用
いてタップ係数を算出するアルゴリズム（ＺＦ法）で
も、等化回路の入力信号だけから得られるインパルス応
答から時間領域、あるいは周波数領域の一括演算でタッ
プ係数を求めるアルゴリズムでも本発明は有効に適用で
きる。また等化回路の構成は、少なくともトランスバー
サルフィルタを使用していればよい。そして入力信号と
しては波形信号がなくとも、本発明は有効である。
利用するものであるから、等化回路の出力信号だけを用
いてタップ係数を算出するアルゴリズム（ＺＦ法）で
も、等化回路の入力信号だけから得られるインパルス応
答から時間領域、あるいは周波数領域の一括演算でタッ
プ係数を求めるアルゴリズムでも本発明は有効に適用で
きる。また等化回路の構成は、少なくともトランスバー
サルフィルタを使用していればよい。そして入力信号と
しては波形信号がなくとも、本発明は有効である。
【００４３】
【発明の効果】上記構成により、複雑な補間や低Ｓ／Ｎ
時、そして反射等による線形歪の大きいときでも正確な
シンボル周期の等化後データ信号を得ることができる。
これによりデータ信号と波形信号との両立性を保ちなが
らデータ信号の等化処理性能の向上とコスト低減とを図
ることができる。
時、そして反射等による線形歪の大きいときでも正確な
シンボル周期の等化後データ信号を得ることができる。
これによりデータ信号と波形信号との両立性を保ちなが
らデータ信号の等化処理性能の向上とコスト低減とを図
ることができる。
【図１】本発明に係る一実施例の構成を示す構成図
【図２】図１の動作を説明するフローチャート
【図３】入力データ信号と出力インパルス波形との関係
を説明する説明図
を説明する説明図
【図４】従来の構成を示す構成図
【図５】図４の動作を説明するフローチャート
２…Ａ／Ｄ変換器、３…等化回路、４…入力波形メモ
リ、９…タップ利得メモリ １０…クロックタイミング回路、１１…マイクロプロセ
ッサ、１５…出力波形メモリ、２０…分周器、２３…ス
ライサ、３２，３４，３５…ラッチ、３３…セレクタ。
リ、９…タップ利得メモリ １０…クロックタイミング回路、１１…マイクロプロセ
ッサ、１５…出力波形メモリ、２０…分周器、２３…ス
ライサ、３２，３４，３５…ラッチ、３３…セレクタ。
Claims (1)
- 【請求項１】 シンボル周期で伝送され、かつこのシン
ボル周期の第１の基準データ信号が挿入されたデータ信
号を等化する自動等化装置において、 伝送された前記データ信号が供給され、前記シンボル周
期の整数分の一をタップ間隔とするトランスバーサルフ
ィルタより構成された等化手段と、 前記等化手段の入力あるいは出力より前記タップ間隔毎
に前記第１の基準データ信号を取り込む取り込み手段
と、 前記第１の基準データ信号に対応した第２の基準信号
と、前記取り込み手段で取り込んだ第１の基準データ信
号との畳み込み演算を行う演算手段と、 前記演算手段の結果であるインパルス信号のピーク位置
と前記シンボル周期との位相関係を検出する検出手段
と、 前記検出手段の出力に基づいて前記等化手段の出力信号
から前記シンボル周期毎の出力データ信号を生成する手
段とを具備したことを特徴とする自動等化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1545092A JPH05211420A (ja) | 1992-01-30 | 1992-01-30 | 自動等化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1545092A JPH05211420A (ja) | 1992-01-30 | 1992-01-30 | 自動等化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05211420A true JPH05211420A (ja) | 1993-08-20 |
Family
ID=11889142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1545092A Pending JPH05211420A (ja) | 1992-01-30 | 1992-01-30 | 自動等化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05211420A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008190955A (ja) * | 2007-02-02 | 2008-08-21 | Toshiba Corp | パルス信号送信装置、その波形調整方法及びｄｍｅ地上局装置 |
-
1992
- 1992-01-30 JP JP1545092A patent/JPH05211420A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008190955A (ja) * | 2007-02-02 | 2008-08-21 | Toshiba Corp | パルス信号送信装置、その波形調整方法及びｄｍｅ地上局装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701936A (en) | Apparatus and method for adjusting the receivers of data transmission channels | |
| US5790598A (en) | Block decision feedback equalizer | |
| US6563868B1 (en) | Method and apparatus for adaptive equalization in the presence of large multipath echoes | |
| KR100447201B1 (ko) | 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기 | |
| JP2683665B2 (ja) | 最尤系列推定装置 | |
| US5065242A (en) | Deghosting apparatus using pseudorandom sequences | |
| JPH0257373B2 (ja) | ||
| KR20060096856A (ko) | 채널 등화기 및 채널 등화 방법 | |
| WO2013008347A1 (ja) | 等化装置、受信装置及び等化方法 | |
| JPH06334567A (ja) | 改善されたタイミング手段を有する受信機からなる送信方式 | |
| JPH0879135A (ja) | デジタル信号誤り低減装置 | |
| US7720139B2 (en) | Equaliser circuit | |
| US6349112B1 (en) | Adaptive equalizer compensating signal distortion on transmission path | |
| JP2843690B2 (ja) | 波形等化回路 | |
| US20020027952A1 (en) | Method for automatic equalization for use in demodulating a digital multilevel modulation signal and automatic equalization circuit and receiver circuit using the method | |
| JPH05211420A (ja) | 自動等化装置 | |
| US6104769A (en) | Method and apparatus for acquiring and tracking the sampling phase of a signal | |
| JP3866049B2 (ja) | 時間空間等化装置及び等化方法 | |
| JP2807628B2 (ja) | ビデオ受信器、通信システムおよびゴースト消去方法 | |
| JPH0534851B2 (ja) | ||
| JP2801782B2 (ja) | フレーム位相推定方法及び回路 | |
| JPH0152944B2 (ja) | ||
| JPS6028425B2 (ja) | 適応型キヤリヤ位相制御装置 | |
| JPH07203253A (ja) | テレビジョン受信機のゴースト除去装置 | |
| JPS5945251B2 (ja) | サンプリング位相制御装置 |