JPH05315611A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05315611A JPH05315611A JP12025092A JP12025092A JPH05315611A JP H05315611 A JPH05315611 A JP H05315611A JP 12025092 A JP12025092 A JP 12025092A JP 12025092 A JP12025092 A JP 12025092A JP H05315611 A JPH05315611 A JP H05315611A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- type
- semiconductor device
- mos
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 製造プロセス条件の変動によるトランジスタ
の特性変動を補償できる半導体装置を実現する。 【構成】 ＭＯＳトランジスタの１個を制御用トランジ
スタ６として用い、そこに流れる電流に応じた電圧を電
流制御電圧源８から、内部回路７のＭＯＳトランジスタ
のバックゲート電圧として供給し、ＭＯＳトランジスタ
のしきい値電圧を変えることによって、ＭＯＳトランジ
スタの特性変動を補償する。
の特性変動を補償できる半導体装置を実現する。 【構成】 ＭＯＳトランジスタの１個を制御用トランジ
スタ６として用い、そこに流れる電流に応じた電圧を電
流制御電圧源８から、内部回路７のＭＯＳトランジスタ
のバックゲート電圧として供給し、ＭＯＳトランジスタ
のしきい値電圧を変えることによって、ＭＯＳトランジ
スタの特性変動を補償する。
Description
【０００１】
【産業上の利用分野】本発明は高速度回路やアナログ回
路をＭＯＳ型トランジスタ等を用いて構成した半導体装
置に関するものである。
路をＭＯＳ型トランジスタ等を用いて構成した半導体装
置に関するものである。
【０００２】
【従来の技術】近年高速度回路やアナログ回路にもＭＯ
Ｓ型半導体装置が使われるようになった。しかし従来の
ＭＯＳ型半導体装置は製造条件の変動で特性変動が発生
していた。
Ｓ型半導体装置が使われるようになった。しかし従来の
ＭＯＳ型半導体装置は製造条件の変動で特性変動が発生
していた。
【０００３】以下従来のＭＯＳ型半導体装置について説
明する。図３は従来のＰチャンネルＭＯＳ型トランジス
タの断面図であり、１はＮ型半導体基板、２は半導体基
板１の表面に選択的に形成されたＰ型拡散層、３はゲー
ト、４はゲート３とＮ型半導体基板１とを分離する酸化
膜、５はＮ型半導体基板１の電位を供給するＮ型拡散層
である。この時、Ｎ型拡散層５の電位はＰチャンネルＭ
ＯＳ型トランジスタのソース側Ｐ型拡散層と同電位であ
る。
明する。図３は従来のＰチャンネルＭＯＳ型トランジス
タの断面図であり、１はＮ型半導体基板、２は半導体基
板１の表面に選択的に形成されたＰ型拡散層、３はゲー
ト、４はゲート３とＮ型半導体基板１とを分離する酸化
膜、５はＮ型半導体基板１の電位を供給するＮ型拡散層
である。この時、Ｎ型拡散層５の電位はＰチャンネルＭ
ＯＳ型トランジスタのソース側Ｐ型拡散層と同電位であ
る。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、ＭＯＳ型トランジスタのしきい値電圧が製
造時のプロセスパラメータで決定してしまうので、製造
時にプロセスパラメータが変動すると、ＭＯＳ型半導体
装置の特性も変動してしまうという問題があった。
の構成では、ＭＯＳ型トランジスタのしきい値電圧が製
造時のプロセスパラメータで決定してしまうので、製造
時にプロセスパラメータが変動すると、ＭＯＳ型半導体
装置の特性も変動してしまうという問題があった。
【０００５】本発明は上記従来の問題点を解決するもの
で、ＭＯＳ型トランジスタのしきい値電圧の変動による
特性の変動を少なくした半導体装置を提供することを目
的とする。
で、ＭＯＳ型トランジスタのしきい値電圧の変動による
特性の変動を少なくした半導体装置を提供することを目
的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、ＭＩＳ（Metal-Insulator-Se
miconductor）型トランジスタを流れる電流を用いて、
同一半導体基板上のＭＩＳ型トランジスタのバックゲー
ト電圧を制御する構成を有している。
に本発明の半導体装置は、ＭＩＳ（Metal-Insulator-Se
miconductor）型トランジスタを流れる電流を用いて、
同一半導体基板上のＭＩＳ型トランジスタのバックゲー
ト電圧を制御する構成を有している。
【０００７】
【作用】この構成によってＭＩＳ型トランジスタを流れ
る電流を用いて、同一半導体基板上のＭＩＳ型トランジ
スタのバックゲート電圧を制御することにより、ＭＩＳ
型トランジスタのしきい値電圧の変動による特性の変動
を少なくすることができる。
る電流を用いて、同一半導体基板上のＭＩＳ型トランジ
スタのバックゲート電圧を制御することにより、ＭＩＳ
型トランジスタのしきい値電圧の変動による特性の変動
を少なくすることができる。
【０００８】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【０００９】図１は本発明の一実施例におけるＭＯＳ型
半導体装置のブロック図を示すものである。６は、バッ
クゲート電圧を制御する電流を流す制御用ＭＯＳ型トラ
ンジスタで、７はその他の内部回路ブロック、８は電流
制御電圧源で、９は内部回路のバックゲートに接続され
ている端子、１０は内部回路用の電源端子、１１は制御
用ＭＯＳ型トランジスタの電源端子、１２，１３はグラ
ンド端子である。又図２は本発明の一実施例におけるＭ
ＯＳ型半導体装置の断面図である。１はＮ型半導体基
板、２はＰ型拡散層、３はゲート、４は酸化膜、５はＮ
型拡散層で、これらは従来例の構成と同じである。
半導体装置のブロック図を示すものである。６は、バッ
クゲート電圧を制御する電流を流す制御用ＭＯＳ型トラ
ンジスタで、７はその他の内部回路ブロック、８は電流
制御電圧源で、９は内部回路のバックゲートに接続され
ている端子、１０は内部回路用の電源端子、１１は制御
用ＭＯＳ型トランジスタの電源端子、１２，１３はグラ
ンド端子である。又図２は本発明の一実施例におけるＭ
ＯＳ型半導体装置の断面図である。１はＮ型半導体基
板、２はＰ型拡散層、３はゲート、４は酸化膜、５はＮ
型拡散層で、これらは従来例の構成と同じである。
【００１０】以上のように構成された本実施例のＭＯＳ
型半導体装置について、以下その動作を説明する。
型半導体装置について、以下その動作を説明する。
【００１１】まず図１の制御用ＭＯＳ型トランジスタ６
を飽和領域で動作させドレイン電流を流す。そのドレイ
ン電流を電流制御電圧源８に流し、電流値に反比例した
電圧を取り出す。取り出した電圧を内部回路バックゲー
ト端子９に接続する。即ちドレイン電流が多く流れた場
合はバックゲートに低い電圧がかかり、ＭＯＳ型トラン
ジスタの基板バイアス効果により、しきい値電圧が上が
る。逆にドレイン電流が少ない場合、バックゲートに高
い電圧がかかり、同様に基板バイアス効果により、しき
い値電圧が下がりドレイン電流を増加させる。図２に示
すように、Ｎ型半導体基板１とＰチャンネルＭＯＳ型ト
ランジスタのソース側Ｐ型拡散層とは別電位にしている
ため、バックゲートに相当するＮ型半導体基板１を独立
で制御できるのである。
を飽和領域で動作させドレイン電流を流す。そのドレイ
ン電流を電流制御電圧源８に流し、電流値に反比例した
電圧を取り出す。取り出した電圧を内部回路バックゲー
ト端子９に接続する。即ちドレイン電流が多く流れた場
合はバックゲートに低い電圧がかかり、ＭＯＳ型トラン
ジスタの基板バイアス効果により、しきい値電圧が上が
る。逆にドレイン電流が少ない場合、バックゲートに高
い電圧がかかり、同様に基板バイアス効果により、しき
い値電圧が下がりドレイン電流を増加させる。図２に示
すように、Ｎ型半導体基板１とＰチャンネルＭＯＳ型ト
ランジスタのソース側Ｐ型拡散層とは別電位にしている
ため、バックゲートに相当するＮ型半導体基板１を独立
で制御できるのである。
【００１２】以上のように本実施例によれば、ＭＯＳ型
トランジスタを流れる電流を用いて、同一半導体基板上
のＭＯＳ型トランジスタのバックゲート電圧を制御する
ことにより、製造時のＭＯＳ型トランジスタのしきい値
電圧の変動を自己調整し動作特性の変動を少なくするこ
とができる。
トランジスタを流れる電流を用いて、同一半導体基板上
のＭＯＳ型トランジスタのバックゲート電圧を制御する
ことにより、製造時のＭＯＳ型トランジスタのしきい値
電圧の変動を自己調整し動作特性の変動を少なくするこ
とができる。
【００１３】なお上記実施例では、ＭＯＳ型トランジス
タをＰチャンネルＭＯＳ型トランジスタについて述べた
が、無論これに限ったものではない。例えば、Ｎチャン
ネルＭＯＳ型トランジスタを用いてもよいし、ＣＭＯＳ
型トランジスタを用いてもよい。また、ＭＯＳ型トラン
ジスタに限らず、ＭＩＳ型トランジスタを有する半導体
装置であれば広く応用できる。
タをＰチャンネルＭＯＳ型トランジスタについて述べた
が、無論これに限ったものではない。例えば、Ｎチャン
ネルＭＯＳ型トランジスタを用いてもよいし、ＣＭＯＳ
型トランジスタを用いてもよい。また、ＭＯＳ型トラン
ジスタに限らず、ＭＩＳ型トランジスタを有する半導体
装置であれば広く応用できる。
【００１４】
【発明の効果】本発明は、ＭＩＳ型トランジスタを流れ
る電流を用いて、同一半導体基板上のＭＩＳ型トランジ
スタのバックゲート電圧を制御することにより、製造時
のＭＩＳ型トランジスタのしきい値変動を自己調整し動
作特性の変動を少なくすることができる優れた半導体装
置を実現できるものである。
る電流を用いて、同一半導体基板上のＭＩＳ型トランジ
スタのバックゲート電圧を制御することにより、製造時
のＭＩＳ型トランジスタのしきい値変動を自己調整し動
作特性の変動を少なくすることができる優れた半導体装
置を実現できるものである。
【図１】本発明の一実施例におけるＭＯＳ型半導体装置
のブロック図
のブロック図
【図２】本発明の一実施例におけるＰチャンネルＭＯＳ
型半導体装置の断面図
型半導体装置の断面図
【図３】従来のＰチャンネルＭＯＳ型半導体装置の断面
図
図
１ Ｎ型半導体基板 ２ Ｐ型拡散層 ３ ゲート ４ 酸化膜 ５ Ｎ型拡散層 ６ バックゲート電圧制御用ＭＯＳ型トランジスタ ７ 内部回路ブロック ８ 電流制御電圧源 ９ 内部回路のバックゲート接続端子 １０ 内部回路電源端子 １１ バックゲート電圧制御用ＭＯＳ型トランジスタの
電源端子 １２，１３ グランド端子
電源端子 １２，１３ グランド端子
Claims (1)
- 【請求項１】ＭＩＳ（Metal-Insulator-Semiconducto
r）型トランジスタと、そのＭＩＳ型トランジスタに電
流を流す電源手段と、その電流値に応じた電圧をＭＩＳ
型トランジスタのバックゲート電圧として与える手段と
を備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025092A JPH05315611A (ja) | 1992-05-13 | 1992-05-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025092A JPH05315611A (ja) | 1992-05-13 | 1992-05-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315611A true JPH05315611A (ja) | 1993-11-26 |
Family
ID=14781554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12025092A Pending JPH05315611A (ja) | 1992-05-13 | 1992-05-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315611A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035919A (ja) * | 2005-07-27 | 2007-02-08 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｏｓトランジスタ、ｍｏｓトランジスタの制御方法、およびトランスインピーダンスアンプ |
-
1992
- 1992-05-13 JP JP12025092A patent/JPH05315611A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035919A (ja) * | 2005-07-27 | 2007-02-08 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｏｓトランジスタ、ｍｏｓトランジスタの制御方法、およびトランスインピーダンスアンプ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3110262B2 (ja) | 半導体装置及び半導体装置のオペレーティング方法 | |
| JP3661792B2 (ja) | 超低電圧論理回路にバイアスをかけるための装置 | |
| US4435652A (en) | Threshold voltage control network for integrated circuit field-effect trransistors | |
| US5929695A (en) | Integrated circuit having selective bias of transistors for low voltage and low standby current and related methods | |
| US20020190752A1 (en) | High speed semiconductor circuit having low power consumption | |
| JPH0666607B2 (ja) | Ｍｏｓ電流増幅器 | |
| JP2003332456A (ja) | 分割抵抗回路、及び、半導体装置 | |
| JP3503961B2 (ja) | 半導体装置 | |
| JPH05315611A (ja) | 半導体装置 | |
| JP2005032767A (ja) | 半導体集積回路、半導体装置および半導体装置の製造方法 | |
| JPH0794988A (ja) | Ｍｏｓ型半導体クランプ回路 | |
| JPS63179576A (ja) | Ｍｏｓ型半導体装置 | |
| JPH04273716A (ja) | アナログスイッチ | |
| JPH07130869A (ja) | 半導体集積回路装置 | |
| JP3493956B2 (ja) | 論理回路 | |
| US6433618B1 (en) | Variable power device with selective threshold control | |
| JPS6334653B2 (ja) | ||
| JPH0470008A (ja) | 出力回路 | |
| JPH06232642A (ja) | 増幅器装置 | |
| JP2541941B2 (ja) | 半導体集積回路装置 | |
| JPS62272605A (ja) | Ｍｏｓ増幅回路 | |
| JPS59215766A (ja) | Ｍｏｓ集積回路装置 | |
| JPH07153911A (ja) | しきい値規準電圧回路 | |
| JPS6235667A (ja) | 半導体装置の製造方法 | |
| JP2000286345A (ja) | 読み出し増幅器装置 |