JPH05315458A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05315458A
JPH05315458A JP11709592A JP11709592A JPH05315458A JP H05315458 A JPH05315458 A JP H05315458A JP 11709592 A JP11709592 A JP 11709592A JP 11709592 A JP11709592 A JP 11709592A JP H05315458 A JPH05315458 A JP H05315458A
Authority
JP
Japan
Prior art keywords
contact hole
layer
metal layer
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11709592A
Other languages
English (en)
Inventor
Takatoshi Hirota
高敏 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11709592A priority Critical patent/JPH05315458A/ja
Publication of JPH05315458A publication Critical patent/JPH05315458A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の製造方法に関し、コンタクトホ
ールの形状(テーパ角度)に関係なく、コンタクトホー
ル底部に露出する下層配線の表面処理をなす際にコンタ
クトホール底部に絶縁物が再堆積するのを防止して、コ
ンタクトホールを埋めて形成される上層配線とのコンタ
クトが良好になるようにするコンタクトホール底部の表
面処理方法を提供することを目的とする。 【構成】 第1の導電層5上に第1の金属層6を形成し
てその上に絶縁層7を形成し、絶縁層7に第1の金属層
6の表面を選択的に露出するコンタクトホール8を形成
してその側壁を覆うように第2の金属層9を第1の金属
層6より薄く形成し、コンタクトホール8に露出する第
1の金属層6の表面をスパッタエッチングして表面処理
した後、コンタクトホール8を埋めて絶縁層7上に第2
の導電層10を形成するように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に、半導体集積回路の多層配線構造におけるコン
タクトホール底部の表面処理方法とコンタクトホールの
配線埋め込み方法とに関する。
【0002】
【従来の技術】半導体集積回路の集積度向上に伴って層
間絶縁層に形成されるコンタクトホールが微細化し、微
細化したコンタクトホールを埋めて形成されるアルミニ
ウム配線の信頼性が大きな問題となってきた。微細コン
タクトホールそのものは異方性エッチングによって実現
できるが、必然的にアスペクト比が大きくなるためそこ
に形成されるアルミニウム配線の被覆性が極端に悪くな
る。
【0003】被覆性の低下を防ぐ方法として、コンタク
トホールにテーパーをつける方法が知られている。ま
た、アルゴンイオンスパッタエッチング法を使用してコ
ンタクトホール底部をクリーニングして、コンタクトホ
ールに露出する下層アルミニウム配線表面の酸化物を除
去してからコンタクトホールを埋めて上層アルミニウム
配線を形成する方法が広く使用されている。
【0004】
【発明が解決しようとする課題】ところで、コンタクト
ホール底部をクリーニングするためにアルゴンイオンス
パッタエッチングを実施すると、コンタクトホール側壁
のテーパ部でスパッタされた絶縁物の原子がコンタクト
ホール底部に再堆積して薄い絶縁層が形成され、下層配
線と上層配線とのコンタクト不良発生の原因となる。そ
して、この再堆積の量はテーパーの角度に依存し、60
〜70°付近で最大となる。さらに、コンタクトホール
の微細化が進むとその傾向はますます顕著になる。
【0005】本発明の目的は、この欠点を解消すること
にあり、コンタクトホールの形状(テーパ角度)に関係
なく、コンタクトホール底部に露出する下層配線の表面
処理をなす際にコンタクトホール底部に絶縁物が再堆積
するのを防止して、コンタクトホールを埋めて形成され
る上層配線とのコンタクトが良好になるようにするコン
タクトホール底部の表面処理方法を提供することにあ
る。
【0006】
【課題を解決するための手段】上記の目的は、第1の導
電層(5)上に第1の金属層(6)を形成し、この第1
の金属層(6)上に絶縁層(7)を形成する工程と、こ
の絶縁層(7)に前記の第1の金属層(6)の表面を選
択的に露出するコンタクトホール(8)を形成する工程
と、このコンタクトホール(8)の側壁を覆うように第
2の金属層(9)を前記の第1の金属層(6)より薄く
形成する工程と、前記のコンタクトホール(8)に露出
する前記の第1の金属層(6)の表面をスパッタエッチ
ングして表面処理する工程と、前記のコンタクトホール
(8)を埋めて前記の絶縁層(7)上に第2の導電層
(10)を形成する工程とを有する半導体装置の製造方法
によって達成される。
【0007】なお、前記の第1の導電層(5)及び前記
の第2の導電層(10)はアルミニウム層であってよく、
前記の第1の金属層(6)の表面処理はアルゴンイオン
スパッタエッチング法を使用することが好ましい。
【0008】また、前記の第1の金属層(6)は、チタ
ン、タングステン、モリブデン、タンタル等の高融点金
属の群から選ばれた金属よりなることが好ましく、ま
た、前記の第2の金属層(9)は、チタン、タングステ
ン、モリブデン、タンタルの高融点金属の群から選ばれ
た金属または前記の高融点金属の窒化物よりなることが
好ましい。
【0009】そして、前記のコンタクトホール(8)の
側壁に第2の金属層(9)を形成する工程は、前記のコ
ンタクトホール(8)を含む前記の絶縁層(7)上に第
2の金属層(9)を形成し、アルゴン、ヘリウム、クセ
ノン、ネオン、クリプトン、ラドンを使用してなす反応
性プラズマエッチング法を使用して前記のコンタクトホ
ール(8)の側壁を除く領域から前記の第2の金属層
(9)を除去するようにするとよい。
【0010】
【作用】図1(a)に示すように、コンタクトホール8
の側壁に第2の金属層9が形成され、コンタクトホール
8の底部に第2の金属層9より厚さの厚い第1の金属層
6が形成されている状態でアルゴンイオン等を使用して
スパッタエッチングをなすと、コンタクトホール8の側
壁上部のエッジ部が第2の金属層9で覆われているた
め、たとえこのエッジ部分がエッチングされてコンタク
トホール8の底部に再堆積しても、再堆積物が金属であ
るためコンタクト不良が発生することはない。さらに、
コンタクトホール8の上部エッジ部の第2の金属層9が
コンタクトホール8の下部に再堆積することによって、
コンタクトホール8内に図1(b)に示す形状の金属層
6+9が形成され、コンタクトホール8に埋め込まれる
第2の導電層10と第1の導電層5とが良好に密着するよ
うになる。なお、コンタクトホールの形状は垂直、テー
パ状いずれの場合にも同様の効果が得られることが確認
されている。
【0011】
【実施例】以下、図面を参照して、本発明の一実施例に
係る多層配線の形成方法について説明する。
【0012】図2参照 シリコン基板1の一部領域に拡散層2を形成し、次い
で、全面に二酸化シリコン層3を1.0μm厚に形成
し、拡散層2上の二酸化シリコン層3にコンタクトホー
ル4を形成する。
【0013】スパッタ法を使用して、コンタクトホール
4を埋めて二酸化シリコン層3上にアルミニウム層5を
7000Å厚に堆積し、続いてチタン層6を500Å厚
に堆積し、アルミニウム層5とチタン層6とをパターニ
ングして下層配線を形成する。次に、ECR(電子サイ
クロトロン共鳴)法を使用して、シラン(SiH4 )ガ
ス10SCCMと酸素(O2 )30SCCMとを反応室に供給し
て反応室圧力を1.0mTorrとし、500Wの電力を印
加してECRを発生させて1.0μm厚の二酸化シリコ
ン層7を形成する。
【0014】二酸化シリコン層7にコンタクトホール8
を形成し、スパッタ法を使用してコンタクトホール8内
を含む二酸化シリコン層7上に窒化チタン層9をチタン
層6より薄く300Å厚に堆積する。
【0015】以下、コンタクトホール8近傍を拡大した
図1を参照して以降の工程を説明する。なお、図2で示
したものと同一のものは同一記号で示してある。
【0016】図1(a)参照 プラズマエッチング法を使用して、反応室に塩素ガスを
100SCCM供給して反応室圧力を1.0mTorrとし、3
00Wのプラズマ放電電力を印加してプラズマエッチン
グをなし、コンタクトホール8側壁を除く領域から窒化
チタン層9を除去する。
【0017】図1(b)参照 アルゴンイオンスパッタエッチング法を使用して、反応
室にアルゴンガスを80SCCM供給して反応室圧力2.5
mTorrとし、200Wの電力を印加してアルゴンイオン
を発生させ、全面をスパッタエッチングする。この結
果、コンタクトホール側壁の窒化チタン層9上部がスパ
ッタされて図1(b)に示す形状にコンタクトホール8
内に再堆積する。
【0018】図1(c)参照 スパッタ法を使用して、コンタクトホール8を埋めて二
酸化シリコン層7上にアルミニウム層10を形成し、これ
をパターニングして下層配線5に接続する上層配線を形
成する。
【0019】
【発明の効果】以上説明したとおり、本発明に係る半導
体装置の製造方法においては、コンタクトホールの側壁
と底部とに金属層を形成してコンタクトホール底部の表
面処理を実行するので、表面処理時にコンタクトホール
底部に絶縁物が再堆積してコンタクト不良が発生するこ
とがなくなり、また、コンタクトホール下部にコンタク
トホール側壁に形成されていた金属がスパッタされて埋
め込まれて、カバレージの良好な上層配線を形成するこ
とが可能になる。
【図面の簡単な説明】
【図1】本発明に係る多層配線形成工程説明図である。
【図2】本発明に係る多層配線形成工程説明図である。
【符号の説明】
1 シリコン基板 2 拡散層 3 二酸化シリコン層 4 コンタクトホール 5 第1の導電層(アルミニウム層) 6 第1の金属層(チタン層) 7 絶縁層(二酸化シリコン層) 8 コンタクトホール 9 第2の金属層(窒化チタン層) 10 第2の導電層(アルミニウム層)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第1の導電層(5)上に第1の金属層
    (6)を形成し、 該第1の金属層(6)上に絶縁層(7)を形成する工程
    と、 該絶縁層(7)に前記第1の金属層(6)の表面を選択
    的に露出するコンタクトホール(8)を形成する工程
    と、 該コンタクトホール(8)の側壁を覆うように第2の金
    属層(9)を前記第1の金属層(6)より薄く形成する
    工程と、 前記コンタクトホール(8)に露出する前記第1の金属
    層(6)の表面をスパッタエッチングして表面処理する
    工程と、 前記コンタクトホール(8)を埋めて前記絶縁層(7)
    上に第2の導電層(10)を形成する工程とを有すること
    を特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記第1の導電層(5)及び前記第2の
    導電層(10)はアルミニウム層であり、前記第1の金属
    層(6)の表面処理はアルゴンイオンスパッタエッチン
    グ法を使用してなすことを特徴とする請求項1記載の半
    導体装置の製造方法。
  3. 【請求項3】 前記第1の金属層(6)は、チタン、タ
    ングステン、モリブデン、タンタルの高融点金属の群か
    ら選ばれた金属よりなることを特徴とする請求項1また
    は2記載の半導体装置の製造方法。
  4. 【請求項4】 前記第2の金属層(9)は、チタン、タ
    ングステン、モリブデン、タンタルの高融点金属の群か
    ら選ばれた金属または前記高融点金属の窒化物よりなる
    ことを特徴とする請求項1、2、または、3記載の半導
    体装置の製造方法。
  5. 【請求項5】 前記コンタクトホール(8)の側壁に第
    2の金属層(9)を形成する工程は、前記コンタクトホ
    ール(8)を含む前記絶縁層(7)上に第2の金属層
    (9)を形成し、アルゴン、ヘリウム、クセノン、ネオ
    ン、クリプトン、ラドンを使用してなす反応性プラズマ
    エッチング法を使用して前記コンタクトホール(8)の
    側壁を除く領域から前記第2の金属層(9)を除去して
    なすことを特徴とする請求項1、2、3、または、4記
    載の半導体装置の製造方法。
JP11709592A 1992-05-11 1992-05-11 半導体装置の製造方法 Withdrawn JPH05315458A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11709592A JPH05315458A (ja) 1992-05-11 1992-05-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11709592A JPH05315458A (ja) 1992-05-11 1992-05-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05315458A true JPH05315458A (ja) 1993-11-26

Family

ID=14703277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11709592A Withdrawn JPH05315458A (ja) 1992-05-11 1992-05-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05315458A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356252B2 (en) 2012-01-18 2016-05-31 Joled Inc. Electronic device and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356252B2 (en) 2012-01-18 2016-05-31 Joled Inc. Electronic device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
EP1041614B1 (en) Plasma cleaning process for openings formed in one or more low dielectric constant insulation layers over copper metallization integrated circuit structures
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
TWI236099B (en) A method for depositing a metal layer on a semiconductor interconnect structure
US7799693B2 (en) Method for manufacturing a semiconductor device
US20020041028A1 (en) Method for forming damascene interconnection of semiconductor device and damascene interconnection fabricated thereby
US7241696B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
KR20020072996A (ko) 금속 플러그 형성방법
US5918150A (en) Method for a chemical vapor deposition of copper on an ion prepared conductive surface
US6294457B1 (en) Optimized IMD scheme for using organic low-k material as IMD layer
US8377821B2 (en) Method for forming contact hole structure
JP2003273212A (ja) 積層構造体およびその製造方法
US6169036B1 (en) Method for cleaning via openings in integrated circuit manufacturing
JPH08298288A (ja) 半導体装置の製造方法
JP2001053026A (ja) 半導体装置の製造方法
US6548410B2 (en) Method of fabricating wires for semiconductor devices
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JP2009004633A (ja) 多層配線構造および製造方法
JPH05315458A (ja) 半導体装置の製造方法
US7488681B2 (en) Method for fabricating Al metal line
JP4207113B2 (ja) 配線構造の形成方法
KR100613337B1 (ko) 텅스텐 연결 콘택 형성 방법
JPH1154507A (ja) 半導体装置の製造方法
JP3402937B2 (ja) 半導体装置の製造方法
JPH05335425A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803